JP7394889B2 - 送信装置、受信装置及び通信方法 - Google Patents
送信装置、受信装置及び通信方法 Download PDFInfo
- Publication number
- JP7394889B2 JP7394889B2 JP2021574437A JP2021574437A JP7394889B2 JP 7394889 B2 JP7394889 B2 JP 7394889B2 JP 2021574437 A JP2021574437 A JP 2021574437A JP 2021574437 A JP2021574437 A JP 2021574437A JP 7394889 B2 JP7394889 B2 JP 7394889B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- error
- data
- transmission
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 10
- 238000001514 detection method Methods 0.000 claims description 58
- 230000005540 biological transmission Effects 0.000 claims description 48
- 238000012937 correction Methods 0.000 claims description 48
- 238000012546 transfer Methods 0.000 claims description 32
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 230000006870 function Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
また、データをバッファに記憶しておき再送する場合には、バッファと再送制御とのための回路を用意しなければならない。そのため、通信装置における回路の規模が大きくなってしまう。また、データが再送されるまでに時間がかかってしまい、リアルタイム性が失われてしまう。
本開示は、回路の規模を抑えつつ、通信の信頼性及びリアルタイム性を高くすることを目的とする。
複数のデータの組に対する誤り訂正符号を生成する訂正符号部と、
前記複数のデータそれぞれに対して誤り検出符号を付して複数の送信データを生成する検出符号部と、
前記検出符号部によって生成された前記複数の送信データと、前記訂正符号部によって生成された前記誤り訂正符号とを、それぞれ異なる転送ラインで送信する送信部と
を備える。
***構成の説明***
図1を参照して、実施の形態1に係る通信システム10の構成を説明する。
通信システム10は、送信装置20と受信装置30と複数のSerDes40とを備える。送信装置20と受信装置30とは、複数のSerDes40を介して接続されている。各SerDes40は、Ser41(Serializer)と、Des42(Deserializer)とを備え、Ser41とDes42との間がシリアル転送用の転送ライン43で接続されている。
実施の形態1では、通信システム10は、n台のSerDes40を備える。n,kは整数であり、n>k>2である。
送信装置20は、電子回路21と、通信インタフェース22とのハードウェアを備える。送信装置20は、通信インタフェース22を介して各SerDes40におけるSer41と接続される。
受信装置30は、電子回路31と、通信インタフェース32とのハードウェアを備える。受信装置30は、通信インタフェース32を介して各SerDes40におけるDes42と接続される。
各機能構成要素を1つの電子回路21,31で実現してもよいし、各機能構成要素を複数の電子回路21,31に分散させて実現してもよい。
図4から図6を参照して、実施の形態1に係る通信システム10の動作を説明する。
実施の形態1に係る通信システム10の動作手順は、実施の形態1に係る通信方法に相当する。また、実施の形態1に係る通信システム10の動作を実現するプログラムは、実施の形態1に係る通信プログラムに相当する。
(図5のステップS11:訂正符号生成処理)
訂正符号部211は、転送対象の複数のデータを取得する。実施の形態1では、訂正符号部211は、k個のデータを取得する。各データは、複数のビットから構成される。例えば、各データは、32ビットである。訂正符号部211は、取得された複数のデータの組に対する誤り訂正符号を生成する。
検出符号部212は、ステップS11で取得された複数のデータそれぞれに対して誤り検出符号を付して複数の送信データを生成する。また、検出符号部212は、ステップS11で生成された1つ以上の誤り訂正符号それぞれに対して誤り検出符号を付して複数の送信符号を生成する。
送信部213は、ステップS12で生成された複数の送信データと、ステップS11で生成された誤り訂正符号とを、それぞれ異なる転送ラインで送信する。ここでは、送信部213は、誤り訂正符号として、ステップS12で生成された送信符号を送信する。
(図6のステップS21:受信処理)
受信部311は、図5のステップS13で送信された複数の送信データと誤り訂正符号とを受信する。ここでは、受信部311は、誤り訂正符号として、送信符号を受信する。
誤り検出部312は、複数の送信データそれぞれを検出対象として、検出対象に付された誤り検出符号により検出対象に誤りがあるか否かを判定する。また、誤り検出部312は、送信符号を検出対象として、検出対象に付された誤り検出符号により検出対象に誤りがあるか否かを判定する。
つまり、誤り検出部312は、送信データtd1,...,tdkそれぞれと、送信符号tp1,...,tp(n-k)それぞれとについて誤りがあるか否かを判定する。
誤り訂正部313は、誤りがあると判定された送信データについて、誤りがないと判定された送信符号の誤り訂正符号を用いて誤りの訂正を行う。
以上のように、実施の形態1に係る通信システム10では、送信装置20がそれぞれ異なる転送ラインで送信される複数のデータの組に対する誤り訂正符号を生成するとともに、複数のデータそれぞれに対して誤り検出符号を付す。これにより、回路の規模を抑えつつ、通信の信頼性及びリアルタイム性を高くすることが可能である。
単純にRS符号といった誤り訂正符号で誤りがあるデータを特定した上で、誤りがあるデータを訂正することも可能である。しかし、RS符号を用いる場合には、誤りがある箇所が特定されていないと、RS符号の数を2で除した数だけしか訂正ができない。つまり、(n-k)/2個のデータについてしか訂正ができない。
これに対して、誤りの箇所が特定されている場合には、RS符号の数だけ訂正が可能である。つまり、(n-k)個のデータについての訂正が可能である。そのため、CRC符号といった誤り検出符号により誤りがあるデータを特定することにより、RS符号の数を減らすことができる。
実施の形態1に係る通信システム10では、RS符号である誤り訂正符号の数だけ転送ライン43が必要である。そのため、RS符号の数を減らすことで、転送ライン43の数を減らすことが可能である。その結果、回路の規模を抑えることが可能である。
これに対して、CRC符号といった誤り検出符号を用いて効率的に誤りがあるデータを特定することが可能である。そのため、実施の形態1に係る通信システム10は、リアルタイム性を高くすることが可能である。
これに対して、実施の形態1に係る通信システム1では、誤り訂正符号を送信するための転送ライン43は、故障が同時に発生すると想定される転送ライン43の数だけ必要になる。故障が同時に発生すると想定される転送ライン43の数は、通信の信頼性をどの程度にするかに応じて定められる。しかし、全ての転送ライン43に同時に故障が発生することが想定されることはほとんどない。そのため、追加する必要がある転送ライン43の数は、同一のデータを送信するための2つの転送ラインを用意する場合よりも少なくなる。
<変形例1>
実施の形態1では、各機能構成要素がハードウェアで実現された。しかし、変形例1として、各機能構成要素はソフトウェアで実現されてもよい。この変形例1について、実施の形態1と異なる点を説明する。
各機能構成要素がハードウェアで実現される場合には、送信装置20は、電子回路21に代えて、プロセッサとメモリとを備える。
メモリには、送信装置20の各機能構成要素の機能を実現するプログラムが格納されている。このプログラムは、プロセッサによりメモリに読み込まれ、プロセッサによって実行される。これにより、送信装置20の各機能構成要素の機能が実現される。
各機能構成要素がハードウェアで実現される場合には、受信装置30は、電子回路31に代えて、プロセッサとメモリとを備える。
メモリには、受信装置30の各機能構成要素の機能を実現するプログラムが格納されている。このプログラムは、プロセッサによりメモリに読み込まれ、プロセッサによって実行される。これにより、受信装置30の各機能構成要素の機能が実現される。
変形例2として、一部の各機能構成要素がハードウェアで実現され、他の各機能構成要素がソフトウェアで実現されてもよい。
Claims (4)
- kが2より大きい整数であり、nがkよりも大きい整数であるとし、
k個のデータm1,...,mkの組に対して、RS(Reed-Solomon)符号である(n-k)個の誤り訂正符号p1,...,p(n-k)を生成する訂正符号部と、
前記データm1,...,mkそれぞれに対して、CRC(Cyclic Redundancy Check)符号である誤り検出符号を付して送信データtd1,...,tdkを生成するとともに、前記訂正符号部によって生成された前記誤り訂正符号p1,...,p(n-k)それぞれに対して、CRC符号である誤り検出符号を付して送信符号tp1,...,tp(n-k)を生成する検出符号部と、
前記検出符号部によって生成された前記送信データtd1,...,tdkと前記送信符号tp1,...,tp(n-k)とを、それぞれ異なる転送ラインで送信する送信部と
を備える送信装置。 - 前記送信部は、前記誤り検出符号により、前記送信データtd 1 ,...,td k 及び前記送信符号tp 1 ,...,tp (n-k) に誤りがあるか否かを判定する誤り検出部と、前記送信データtd 1 ,...,td k のうち前記誤り検出部によって誤りがあると判定された送信データについて、前記送信符号tp 1 ,...,tp (n-k) のうち前記誤り検出部によって誤りがないと判定された前記送信符号に含まれる前記誤り訂正符号を用いて誤りの訂正を行う誤り訂正部とを備える受信装置に対して、前記送信データtd 1 ,...,td k 及び前記送信符号tp 1 ,...,tp (n-k) を、それぞれ異なる転送ラインで送信する
請求項1に記載の送信装置。 - kが2より大きい整数であり、nがkよりも大きい整数であるとし、
k個のデータm1,...,mkそれぞれに対して、CRC(Cyclic Redundancy Check)符号である誤り検出符号が付された送信データtd1,...,tdkと、前記データm1,...,mkの組に対するRS(Reed-Solomon)符号である(n-k)個の誤り訂正符号p1,...,p(n-k)それぞれに対して、CRC符号である誤り検出符号が付された送信符号tp1,...,tp(n-k)とを、それぞれ異なる転送ラインで受信する受信部と、
前記送信データtd1,...,tdkそれぞれと、前記送信符号tp1,...,tp(n-k)それぞれとを検出対象として、前記検出対象に付された前記誤り検出符号により前記検出対象に誤りがあるか否かを判定する誤り検出部と、
前記誤り検出部によって誤りがあると判定された送信データについて、誤りがないと判定された送信符号に含まれる誤り訂正符号を用いて誤りの訂正を行う誤り訂正部と
を備える受信装置。 - kが2より大きい整数であり、nがkよりも大きい整数であるとし、
送信装置が、k個のデータm1,...,mkの組に対して、RS(Reed-Solomon)符号である(n-k)個の誤り訂正符号p1,...,p(n-k)を生成し、
前記送信装置が、前記データm1,...,mkそれぞれに対して、CRC(Cyclic Redundancy Check)符号である誤り検出符号を付して送信データtd1,...,tdkを生成し、
前記送信装置が、前記誤り訂正符号p1,...,p(n-k)それぞれに対して、CRC符号である誤り検出符号を付して送信符号tp1,...,tp(n-k)を生成し、
前記送信装置が、前記送信データtd1,...,tdkと前記送信符号tp1,...,tp(n-k)とをそれぞれ異なる転送ラインで送信し、
受信装置が、前記送信装置によって送信された前記送信データtd1,...,tdkと前記送信符号tp1,...,tp(n-k)とを受信し、
前記受信装置が、前記送信データtd1,...,tdkそれぞれと、前記送信符号tp1,...,tp(n-k)それぞれとを検出対象として、前記検出対象に付された前記誤り検出符号により前記検出対象に誤りがあるか否かを判定し、
前記受信装置が、誤りがあると判定された送信データについて、誤りがないと判定された送信符号に含まれる誤り訂正符号を用いて誤りの訂正を行う通信方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020010479 | 2020-01-27 | ||
JP2020010479 | 2020-01-27 | ||
PCT/JP2020/013331 WO2021152870A1 (ja) | 2020-01-27 | 2020-03-25 | 送信装置、受信装置及び通信方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JPWO2021152870A1 JPWO2021152870A1 (ja) | 2021-08-05 |
JPWO2021152870A5 JPWO2021152870A5 (ja) | 2022-09-29 |
JP7394889B2 true JP7394889B2 (ja) | 2023-12-08 |
Family
ID=77079828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021574437A Active JP7394889B2 (ja) | 2020-01-27 | 2020-03-25 | 送信装置、受信装置及び通信方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7394889B2 (ja) |
WO (1) | WO2021152870A1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320087A (ja) | 2003-04-10 | 2004-11-11 | Nec Corp | 伝送システム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10262098A (ja) * | 1997-03-19 | 1998-09-29 | Nec Corp | ラインプロテクションシステム |
-
2020
- 2020-03-25 WO PCT/JP2020/013331 patent/WO2021152870A1/ja active Application Filing
- 2020-03-25 JP JP2021574437A patent/JP7394889B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004320087A (ja) | 2003-04-10 | 2004-11-11 | Nec Corp | 伝送システム |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021152870A1 (ja) | 2021-08-05 |
WO2021152870A1 (ja) | 2021-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7712010B2 (en) | Systems, methods and computer program products for utilizing a spare lane for additional checkbits | |
EP1929637B1 (en) | Method and apparatus for error management | |
US7734980B2 (en) | Mitigating silent data corruption in a buffered memory module architecture | |
KR102399843B1 (ko) | 결함 탐지를 가진 오류 정정 하드웨어 | |
US11108499B2 (en) | System and method for transferring data and a data check field | |
US20060156191A1 (en) | Memory addressing error protection systems and methods | |
US7480847B2 (en) | Error correction code transformation technique | |
US20220415428A1 (en) | Memory system with error detection | |
US7137057B2 (en) | Method and apparatus for performing error correction code (ECC) conversion | |
US7721178B2 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code | |
US20230370193A1 (en) | Data transmission method, apparatus, device, and system, and computer-readable storage medium | |
KR101141437B1 (ko) | 에러 응답확인 커맨드 프로토콜의 순방향 에러 보정 | |
US6981200B2 (en) | Interconnect system with error correction | |
US20040098654A1 (en) | FIFO memory with ECC function | |
JP7394889B2 (ja) | 送信装置、受信装置及び通信方法 | |
US6834362B2 (en) | Apparatus and method for error detection on source-synchronous buses | |
US6601217B1 (en) | System and method for error correction in an electronic communication | |
US20070283208A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features | |
US11929834B2 (en) | Redundant communication apparatus, method, and program | |
US20090150727A1 (en) | Data transmission method | |
JP2023101200A (ja) | プロセッサおよびシステム | |
JP2007235621A (ja) | データ伝送システムおよびデータ伝送方法 | |
JPH05108508A (ja) | データ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230606 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7394889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |