KR100264750B1

KR100264750B1 - 멀티레벨 인버터

Info

Publication number: KR100264750B1
Application number: KR1019970022788A
Authority: KR
Inventors: 신지 사또
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1996-06-03
Filing date: 1997-06-03
Publication date: 2000-09-01
Also published as: DE69736575T2; US5841645A; JP3262495B2; EP0812055A3; EP0812055A2; CN1173765A; EP0812055B1; DE69736575D1; KR980006769A; CN1060601C; JPH09322547A

Abstract

1개의 AC 출력단자와, 제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와, 제1의 DC 입력단자와 AC 출력단자간에 접속된 정측 암과, 제2의 DC 입력단자와 AC 출력단자간에 접속된 부측 암을 구비한 멀티레벨 인버터를 제공한다. 각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성된다. 또한 멀티레벨 인버터는 상기 이외에 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 DC 입력단자중의 하나와 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와, 각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며 스위칭소자중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로(snubber circuit: 억제회로)와, 각각 1개 이상의 저항으로 되며 제1의 스너버회로중의 하나와 DC 입력단자 사이에 각각 접속된 복수의 방전회로를 구비한다.

Description

멀티레벨 인버터

본 발명은 멀티레벨 인버터, 특히 스너버손실을 억제할 수 있는 멀티레벨 인버터에 관한 것이다.

DC 전력을 AC 전력으로 변환하는 인버터는 무정전 전원장치, 주파수 변환장치 등에 사용된다. 인버터중에서도 3레벨 출력 이상의 멀티레벨 인버터는 멀티레벨 인버터를 구성하는 스위치에 의해 취급할 수 있는 전압보다 큰 전압을 변환할 수 있고, 또한 통상의 2레벨 출력의 인버터에 비해서 중간의 전위를 출력할 수 있기 때문에 양질의 출력파형을 얻을 수가 있다.

인버터에는 과전압 방지용의 스너버회로를 설치한다. 스너버회로를 인버터에 설치하지 않을 경우에는 스위칭동작시에 각 스위치에 서지전압이 발생하기 때문에 스위치를 파괴할 우려가 있다.

도 11은 충방전 스너버회로를 사용한 4레벨 인버터를 나타낸다. 도 11에는 DC 입력단자(1A∼1D), AC 출력단자(2), 정측 역도통 스위치(3A∼3C), 부측 역도통 스위치(4A∼4C)가 설치되어 있다. 그 이외에도 각각 부유 인덕턴스(5A∼5D), 충방전 커패시터(6A∼5F)로 구성된 충방전회로, 충방전 스너버 다이오드(7A∼7F), 충방전 스너버 저항(8A∼8F) 및 크램프 다이오드(11A∼11D)가 설치되어 있다.

역도통 스위치(3A∼3C, 4A∼4C)가 ON/OFF 되면, 4개의 DC 입력단자(1A∼1D)의 전위에 상당한 4레벨의 전위가 AC 출력단자(2)에 발생된다.

부유 인덕턴스(5A) 및 정측 역도통 스위치(3A, 3B, 3C)를 통해서 AC 출력단자(2)에 전류가 흐르고 있는 상태에서 정측 역도통 스위치(3A)를 OFF로 전환하면, 부유 인덕턴스(5A)의 잔류 에너지에 의해 정측 역도통 스위치(3A)의 전압은 상승한다. 이 전압이 충방전 스너버 커패시터(6A)의 전압을 넘으면, 충방전 스너버 다이오드(7A)에 순방향의 전압이 인가되어 ON 상태가 된다. 이에 따라 부유 인덕턴스(5A)의 잔류 에너지 충방전 스너버 커패시터(6A)에 흘러들어가서 흡수된다. 이 때에 정측 역도통 스위치(3A)의 전압은 충방전 스너버 커패시터(6A)의 전압에에 의해 클램프된다. 충방전 스너버 커패시터(6A)의 전압은 정측 역도통 스위치(3A)가 ON 상태일 때, 충방전 스너버 저항(8A)에 의해 0V까지 방전한다.

도 12 및 도 13은 클램프 스너버회로를 사용한 3레벨 인버터를 나타내며, 이들 회로의 일부는 1995년의 일본국 전기학회 전국대회 보고서 1178에 각각 기재되어 있다.

도 12에는 DC 입력단자(1A∼1C), AC 출력단자(2), 정측 역도통 스위치(3A, 3B) 및 부측 역도통 스위치(4A, 4B)가 설치되어 있다. 그 이외에도 부유 인덕턴스(5A∼5C), 클램프 스너버 커패시터(10A∼10D) 및 클램프 스너버 다이오드(12A∼12D)로 각각 구성된 클램프 스너버회로, 클램프 다이오드(11A, 11B), 클램프 스너버 저항(9A∼9D) 및 다이오도(13A, 13B)가 설치되어 있다.

도 12에서 DC 입력단자(1A∼1C)간의 각 전압을 VDC라 하면, 클램프 스너버 커패시터(10A)의 전압은 클램프 스너버 저항(9A)에 의해 VDC로 유지되고, 정측 역도통 스위치(3A)의 최대전압은 VDC가 된다. 마찬가지로 클램프 스너버 저항(9B)에 의해 부측 역도통 스위치(3B)의 최대전압도 VDC가 된다.

도 13에는 DC 입력단자(1A∼1C), AC 출력단자(2), 정측 역도통 스위치(3A, 3B) 및 부측 역도통 스위치(4A, 4B)가 설치되어 있다. 그 이외에도 부유 인덕턴스(5A∼5C), 클램프 스너버 커패시터(10A∼10D) 및 클럼프 스너버 다이오드(12A, 12B)로 각각 구성된 클램프 스너버회로, 클램프 다이오드(11A, 11B), 클램프 스너버 저항(9A, 9B)이 설치되어 있다.

도 13에서 DC 입력단자(1A∼1C)간의 각 전압을 VDC라 하면, 클램프 스너버 커패시터(10A)의 전압은 클램프 스너버 저항(9A)에 의해 VDC로 유지되고, 클램프 다이오드(11A)의 최대전압은 VDC가 된다. 마찬가지로 클램프 스너버 커패시터(10B)의 전압은 클램프 스너버 저항(9B)에 의해 VDC로 유지되고, 클램프 다이오드(11B)의 최대전압도 VDC가 된다.

그러나 도 11에 나타낸 바와 같이 종래의 충방전 스너버회로를 사용한 종래의 멀티레벨 인버터에서는 충방전 스너버 저항에 의한 스너버손실이 커져서, 전력변환의 효율을 높일 수 없는 문제가 있었다.

또한 도 12 및 도 13에 나타낸 바와 같이 종래의 클램프 스너버회로를 사용한 종래의 멀티레벨 인버터에서는 4레벨 이상의 인버터에는 적용되지 않았었다. 그러므로 4레벨 출력 이상의 인버터에는 충방전 스너버회로를 사용하고 있었다.

따라서 본 발명은 서지전압을 클램프 스너버회로를 사용하여 서지전압을 억제하여, 스너버손실을 억제 할 수 있는 4레벨 이상의 멀티레벨 인버터를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 제1실시예에 의한 4레벨 인버터를 나타낸 회로도.

도 2는 본 발명의 제2실시예에 의한 6레벨 인버터를 나타낸 회로도.

도 3은 본 발명의 제3실시예에 의한 4레벨 인버터를 나타낸 회로도.

도 4는 본 발명의 제4실시예에 의한 4레벨 인버터를 나타낸 회로도.

도 5는 본 발명의 제5실시예에 의한 4레벨 인버터를 나타낸 회로도.

도 6은 본 발명의 제6실시예에 의한 4레벨 인버터를 나타낸 회로도.

도 7은 본 발명의 제7실시예에 의한 4레벨 인버터를 나타낸 회로도.

도 8은 본 발명의 제8실시예에 의한 6레벨 인버터를 나타낸 회로도.

도 9는 본 발명의 제9실시예에 의한 4레벨 인버터를 나타낸 회로도.

도 10은 본 발명의 제10실시예에 의한 3상 인버터를 나타낸 회로도.

도 11은 종래의 충방전 스너버회로를 갖는 종래의 4레벨 인버터의 예를 나타낸 회로도.

도 12는 클램프 스너버회로를 갖는 종래의 3레벨 인버터의 예를 나타낸 회로도.

도 13은 클램프 스너버회로를 갖는 종래의 3레벨 인버터의 다른 예를 나타낸 회로도.

도 14는 종래의 4레벨 인버터의 다른 예를 나타낸 회로도.

본 발명의 상기 및 기타의 목적을 달성하기 위하여 AC 출력단자와, 제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와, 제1의 DC 입력단자와 AC 출력단자간에 접속된 정측 암과, 제2의 DC 입력단자와 AC 출력단자간에 접속된 부측 암을 구비한 멀티레벨 인버터를 제공한다. 각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성된다. 또한 멀티레벨 인버터는 상기 이외에 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 DC 입력단자중의 하나와 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와, 각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며 스위칭소자중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로와, 각각 1개 이상의 저항으로 되며 제1의 스너버회로중의 하나와 DC 입력단자 사이에 각각 접속된 복수의 방전회로를 구비한다.

본 발명의 1양태에 의하면, 제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와, 복수의 스택(stack)을 구비한 다상 멀티레벨 인버터를 제공한다. 각 스택은 AC 출력단자와, 제1의 DC 입력단자와 AC 출력단자간에 접속된 정측 암과, 제2의 DC 입력단자와 AC 출력단자간에 접속된 부측 암을 구비한다. 각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성된다. 또한 각 스택은 상기 이외에 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 DC 입력단자중의 하나와 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와, 각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며 스위칭소자중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로를 구비한다. 다상 멀티레벨 인버터는 상기 이외에 각각 1개 이상의 저항으로 되며 스택중의 하나의 제1의 스너버회로중의 하나와 DC 입력단자 사이에 각각 접속된 복수의 방전회로를 구비한다.

본 발명의 다른 양태에 의하면, AC 출력단자와, 제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와, 제1의 DC 입력단자와 AC 출력단자간에 접속된 정측 암과, 제2의 DC 입력단자와 AC 출력단자간에 접속된 부측 암을 구비한 멀티레벨 인버터를 제공한다. 각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성된다. 또한 멀티레벨 인버터는 상기 이외에 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 DC 입력단자중의 하나와 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와, 각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며 클램프 다이오중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로와, 각각 1개 이상의 저항으로 되며 제1의 스너버회로중의 하나와 제1 및 제2의 DC 입력단자중의 하나 사이에 각각 접속된 복수의 방전회로를 구비한다.

본 발명의 또 다른 양태에 의하면, 제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와, 복수의 스택을 구비한 다상 멀티레벨 인버터를 제공한다. 각 스택은 AC 출력단자와, 제1의 DC 입력단자와 AC 출력단자간에 접속된 정측 암과, 제2의 DC 입력단자와 AC 출력단자간에 접속된 부측 암을 구비한다. 각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성된다. 또한 각 스택은 상기 이외에 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 DC 입력단자중의 하나와 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와, 각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며 클램프 다이오드중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로를 구비한다. 다상 멀티레벨 인버터는 상기 이외에 각각 1개 이상의 저항으로 되며 스택중의 하나의 제1의 스너버회로중의 하나와 제1 및 제2의 DC 입력단자 사이에 각각 접속된 복수의 방전회로를 구비한다.

실시예

하기에 동일한 부분에는 동일한 부호를 붙인 각 도면을 참조하여 본 발명의 실시예를 설명한다.

본 발명의 제1실시예를 도 1에 의해 설명한다. 도 1에는 DC 입력단자(1A∼1D)와, AC 출력단자(2)와, 직렬접속된 정측 역도통 스위치(3A∼3C)로 구성된 정측 암과, 직렬접속된 부측 역도통 스위치(4A∼4C)로 구성된 부측 암이 설치되어 있다. 상기 이외에 부유 인덕턴스(5A∼5D)와, 클램프 다이오드(11A∼11D)와, 역도통 스위치(3A∼3C, 4A∼4C)에 병렬로 접속되며 직렬접속된 클램프 스너버 커패시터(10A∼10F)와 클램프 스너버 다이오드(12A∼12F)로 각각 구성된 클램프 스너버회로 등의 제1의 스너버회로와, 클램프 스너버 저항(9A∼9F)과 다이오드(13A∼13F)로 각각 구성된 방전회로도 설치되어 있다.

이 멀티레벨 인버터에서 AC 출력단자(2)는 역도통 스위치(3A∼3C, 4A∼4C)가 ON/OFF 되면 4개의 DC 입력단자(1A∼1D)의 전위에 상당한 4개 레벨의 전위를 발생할 수가 있다. 다음에는 회로의 동작을 설명한다. 그리고 여기서는 DC 입력단자 1A, 1B, 1C 및 1D의 전위를 각각 VA, VB, VC 및 VD로 하고, 인접한 DC 입력단자(1A∼1D)간의 전압은 VA ＝ 3×VDC, VB ＝ 2×VDC, VC ＝ VDC 및 VD ＝ 0로 한다.

정측 역도통 스위치(3A)를 OFF로 전환하면, 정측 역도통 스위치(3A)의 전압은 부유 인덕턴스(5A)의 에너지에 의해 상승한다. 정측 역도통 스위치(3A)의 전압이 클램프 스너버 커패시터(10A)의 전압을 넘을 경우에는, 클램프 스너버 다이오드(12A)에 순방향의 전압이 인가되어, 클램프 스너버 다이오드(12A)가 ON 상태로 된다. 이에 따라 부유 인덕턴스(5A)의 에너지는 클램프 스너버 커패시터(10A)에 흐르게 된다. 이 때에 정측 역도통 스위치(3A)의 전압은 클램프 스너버 커패시터(10A)에 의해 클램프된다. 클램프 스너버 커패시터(10A)의 전압은 부유 인덕턴스(5A)의 에너지를 흡수하기 위해 약간 상승하나, 다이오드(13A)를 통해서 클램프 스너버 저항(9A)에 의해 전압(VA－VB)까지 방전한다.

클램프 스너버 커패시터(10A)의 전압상승은 클램프 스너버 커패시터(10A)의 용량을 증가시키면 억제할 수 있으므로, 정측 역도통 스위치(3A)에 인가되는 최대전압은 전압((VA－VB), 즉 VDC까지 감소시킬 수가 있다.

또한 상술한 정측 역도통 스위치(3A)에 관한 것은 정측 역도통 스위치(3B, 3C) 및 부측 역도통 스위치(4A∼4C)에도 적용된다.

그리고 상기에서는 역도통 스위치(3A∼3C, 4A∼4C)가 OFF 되었을 때의 동작을 설명하였으나, 역도통 스위치(3A∼3C, 4A∼4C)가 정상상태 또는 ON 상태일 때에도 역도통 스위치(3A∼3C, 4A∼4C)의 최대인가전압은 각각의 클램프 스너버 커패시터(10A∼10F)의 최대전압에 의해 클램프된다.

상술한 바와 같이 역도통 스위치(3A∼3C, 4A∼4C)의 최대인가전압을 감소시킬 수가 있으므로, 서지전압을 억제하여 스너버회로의 손실을 억제할 수가 있다.

또한 각 역도통 스위치(3A∼3C, 4A∼4C)의 전압이용률(상용전압/역도통내압)을 증가시킬 수 있으므로, 인버터의 최대변환전압을 높일 수도 있다.

다음에 본 발명의 제2실시예를 도 2에 의해 설명한다. 본 제2실시예는 제1실시예를 6레벨 인버터에 적용한 것이다. 도 2에는 DC 입력단자(1A∼1F)와, AC 출력단자(2)와, 직렬접속된 정측 역도통 스위치(3A∼3E)로 구성된 정측 암과, 직렬접속된 부측 역도통 스위치(4A∼4E)로 구성된 부측 암이 설치되어 있다. 상기 이외에 부유 인덕턴스(5A∼5F)와, 클램프 다이오드(11A∼11H)와, 역도통 스위치(3A∼3E, 4A∼4E)에 병렬로 접속되며 직렬접속된 클램프 스너버 커패시터(10A∼10J)와 클램프 스너버 다이오드(12A∼12J)로 각각 구성된 클램프 스너버회로 등의 제1의 스너버회로와, 클램프 스너버 저항(9A∼9J)과 다이오드(13A∼13J)로 각각 구성된 방전회로도 설치되어 있다.

제2실시예의 회로동작은 제1실시예의 경우와 마찬가지이다. 본 발명을 6레벨 인버터에 적용한 경우에도 스너버회로의 손실을 억제할 수 있을 뿐 아니라, 인버터의 최대변환전압도 증가시킬 수가 있다.

다음에 본 발명의 제3실시예를 도 3에 의해 설명한다. 본 제3실시예는 제1실시예를 3상 4레벨 인버터에 적용한 것이다. 도 3에서 (A)∼(F) 및 (a)∼(f)는 동일 부호간에 각각 접속되어 있는 것으로 한다. 도 3에는 DC 입력단자(1A∼1D)와, 부유 인덕턴스(5A∼5D)와, 각기 3상 U, V, W의 클램프 스너버 저항(9A∼10F)이 설치되어 있다. U, V, W 각상의 스택으로서는 AC 출력단자(2U, 2V, 2W)와, 직렬접속된 정측 역도통 스위치(3AU∼3CU, 3AV∼3CV, 3AW∼3CW)로 구성된 정측 암과, 직렬접속된 부측 역도통 스위치(4AU∼4CU, 4AV∼4CV, 4AW∼4CW)로 구성된 부측 암과, 상기 이외에 부유 인덕턴스(5A∼5F)와, 클램프 다이오드(11AU∼11DU, 11AV∼11DV, 11AW∼11DW)와, 역도통 스위치(3AU∼3CU, 3AV∼3CV, 3AW∼3CW, 4AU∼4CU, 4AV∼4CV, 4AW∼4CW)에 병렬로 접속되며 직렬접속된 클램프 스너버 커패시터(10AU∼10FU, 10AV∼10FV, 10AW∼10FW)와 클램프 스너버 다이오드(12AU∼12FU, 12AV∼12FV, 12AW∼12FW)로 각각 구성된 클램프 스너버회로 등의 제1의 스너버회로와, 다이오드(13AU∼13FU, 13AV∼13FV, 13AW∼13FW)가 각각 설치되어 있다. 여기서 U, V, W 각상의 방전회로로서는 각기 3상의 클램프 스너버 저항(9A∼9F)과 각 상의 다이오드(13AU∼13FU, 13AV∼13FV, 13AW∼13FW)가 U, V, W 각상의 방전회로를 각각 구성한다.

제3실시예의 회로동작은 제1실시예의 경우와 마찬가지이다. 방전에 있어서는 클램프 스너버 저항(9A)이 U, V, W 각상의 다이오드(13AU, 13AV, 13AW)를 거쳐서 클램프 스너버 커패시터(10AU, 10AV, 10AW)를 각각 방전하게 된다. 마찬가지로 클램프 스너버 저항(9B∼9F)도 U, V, W 각상의 다이오드(13BU, 13BV, 13BW)를 거쳐서 클램프 스너버 커패시터(10BU, 10BV, 10BW)를 각각 방전한다.

이와 같이 3상의 클램프 스너버 저항을 하나로 모으면 클램프 스너버 저항(9A∼9F)의 수를 감소할 수가 있으므로, 3상 인버터회로를 간략하게 할 수가 있다. 본 실시예에서는 본 발명을 3상 인버터에 적용한 것을 나타내었다. 그러나 본 발명은 2상 인버터 또는 4상 이상의 인버터에도 적용할 수도 있다.

다음에 본 발명의 제4실시예를 도 4에 의해 설명한다.

본 제4실시예는 제1실시예의 4레벨 인버터에 충방전 스너버회로 등의 제2의 스너버회로를 부가한 것이다. 정측 역도통 스위치(3A)에 대한 충방전 스너버회로는 충방전 스너버 커패시터(6A)와, 충방전 스너버 다이오드(7A)와, 충방전 스너버 저항(8A)으로 구성된다. 다른 역도통 스위치(3B, 3C, 4A∼4C)에 대한 충방전 스너버회로도 마찬가지 구성으로 된다.

정측 역도통 스위치(3A)를 OFF로 전환하면, 충방전 스너버 캐퍼시터(6A)와 충방전 스너버 다이오드(7A)의 작용에 의해 그 전압이 0V로부터 상승한다. 정측 역도통 스위치(3A)의 전압이 클램프 스너버 커패시터(10A)의 전압을 넘을 경우에는, 클램프 스너버 다이오드(12A)는 ON 상태가 되어, 정측 역도통 스위치(3A)의 전압은 클램프 스너버 커패시터(10A)의 전압에 의해 클램프된다. 클램프 스너버 커패시터(10A)의 전압변화는 클램프 스너버 커패시터(10A)의 용량을 크게 함으로써 억제할 수 있으므로, 정측 역도통 스위치(3A)의 최대전압을 전압(VA－VB), 즉 VDC까지 감소시킬 수가 있다.

상술한 구성과 동작은 역도통 스위치(3B, 3C, 4A∼4C)에도 적용된다.

본 발명에 의하면, 상기와 같이 충방전 스너버회로와 클램프 스너버회로를 병용함으로써, OFF로 전환되었을 때 역도통 스위치(3A∼3C, 4A∼4C)의 전압을 0V로부터 각각 상승시킬 수가 있다. 또한 역도통 스위치(3A∼3C, 4A∼4C)의 최대전압은 클램프 스너버 커패시터(10A∼10F)에 의해 각각 억제할 수가 있으므로, 종래의 충방전 스너버회로에 있었던 AC 출력단자(2)에 가까운 역도통 스위치(3C, 4A)의 전압이 높아지는 결점 등을 방지할 수가 있다.

다음에 본 발명의 제5실시예를 도 5에 의해 설명한다.

본 제5실시예는 다이오드(13A∼13F)를 생략한 이외에는 제1실시예의 4레벨 인버터와 동일한 구성이다. 본 실시예에서는 클램프 스너버 커패시터(10A, 10F)의 방전은 다이오드(13A, 13F)를 거치지 않고, 클램프 스너버 저항(9A, 9F)에 의해 이루어진다. 이에 따라 보다 소수의 다이오드(13B∼13E)에 의해 스너버손실을 억제할 수 있는 4레벨 이상의 멀티레벨 인버터를 제공할 수가 있다. 또한 다른 클램프 스너버 저항(9B∼9E)은 제1실시예와 마찬가지로 다이오드(13B∼13E)통해서 클램프 스너버 커패시터(10B∼10F)를 각각 방전한다. 그리고 본 실시예는 제4실시예에도 적용할 수가 있다.

다음에 본 발명의 제6실시예를 도 6에 의해 설명한다.

제6실시예는 제5실시예의 4레벨 인버터를 3상 인버터에 적용한 것이다. 도 6에서 (A)∼(F) 및 (a)∼(f)는 동일 부호간에 각각 접속되어 있는 것으로 한다.

제6실시예의 회로동작은 제3실시예에서 설명한 것과 동일하다. 클램프 스너버 저항(9A∼9F)이 U, V, W 각상의 클램프 스너버 커패시터(10AU, 10AV, 10AW∼10FU, 10FV, 10FW)를 각각 방전하게 된다. 그러나 클램프 스너버 커패시터(10AU∼10AW, 10FU∼10FW)의 방전은 제5실시예에 설명한 바와 같은 다이오드(13AU∼13AW, 13FU∼13FW)를 거치는 일이 없이 각각 이루어진다.

상술한 바와 같이 본 실시예에서도 클램프 스너버 저항의 수를 감소시키고, 클램프 스너버 저항을 하나로 모음으로써 3상 인버터회로를 간략하게 할 수가 있다. 또한 보다 소수의 다이오드에 의해 스너버손실을 감소시킬 수가 있다. 그리고 본 실시예에서는 본 발명을 3상 인버터를 예로 들어 설명하였으나, 본 발명은 2상 또는 4상 이상의 4레벨 인버터에도 적용할 수가 있다.

다음에 본 발명의 제7실시예를 도 7에 의해 설명한다. 도 7은 클램프 스너버회로가 있는 4레벨 인버터를 나타낸다. 도 7에는 DC 입력단자(1A∼1D)와, AC 출력단자(2)와, 직렬접속된 정측 역도통 스위치(3A∼3C)로 구성된 정측 암과, 직렬접속된 부측 역도통 스위치(4A∼4C)로 구성된 부측 암이 설치되어 있다. 상기 이외에 부유 인덕턴스(5A∼5D)와, 클램프 다이오드(11A∼11D)와, 클램프 다이오드(11A∼11D)에 병렬로 접속되고 직렬접속된 클램프 스너버 커패시터(10A∼10D) 및 스너버 다이오드(12A∼12D)로 각각 구성된 클램프 스너버회로 등의 제1의 스너버회로와, 클램프 스너버 저항(9A∼9D)으로 각각 구성된 방전회로가 설치되어 있다.

부유 인덕턴스(5B), 클램프 다이오드(11A), 정측 역도통 스위치(3B)를 통해 전류가 흐르고 있는 상태에서 정측 역도통 스위치(3A)를 ON으로 전환하면, 전류는 부유 인덕턴스(5A), 정측 역도통 스위치(3A), 클램프 다이오드(11A), 부유 인덕턴스(5B)의 경로로 흐른다. 일반적으로 다이오드는 역전류가 흐른 후 OFF 상태가 될 때까지에는 수 μs의 지연이 있다. 그러므로 부유 인덕턴스(5B)를 통해 전류가 흐른(전류가 부유 인덕턴스(5B)로부터 DC 입력단자(1B)로 흐르는 상태) 후에 클램프 다이오드(11A)가 OFF 상태로 된다. 따라서 부유 인덕턴스(5B)의 잔류 에너지에 의해 클램프 다이오드(11A)의 전압이 상승한다. 이 전압이 클램프 스너버 커패시터(10A)의 전압을 넘을 경우에는, 클램프 스너버 다이오드(12A)에 순방향의 전압이 인가되어, ON 상태로 전환된다. 이에 따라 부유 인덕턴스(5B)의 에너지가 클램프 스너버 커패시터(10A)에 흡수되고, 클램프 다이오드(11A)의 최대전압이 클램프 스너버 커패시터(10A)의 전압에 의해 클램프된다. 이 때에 클램프 스너버 커패시터(10A)의 전압은 상승하나, 클램프 스너버 저항(9A)에 의해 VDC까지 방전한다. 클램프 스너버 커패시터(10A)의 용량을 충분히 크게 하면, 클램프 스너버 커패시터(10A)의 전압변화를 감소시킬 수 있으므로, 클램프 다이오드(11A)의 최대전압을 VDC까지 억제할 수가 있다.

마찬가지로 클램프 스너버 커패시터(10B∼10D)의 전압은 각각 2×VDC, 2×VDC, VDC가 되도록 충방전된다.

이와 같이 4레벨 인버터에서는 클램프 스너버 커패시터(10A∼10D)에 의해 클램프 다이오드(11A∼11D)의 최대전압을 감소시킬 수가 있다. 또한 내압이 낮은 클램프 다이오드를 사용할 수 있게 되어, 인버터의 최대전압을 상승시킬 수가 있다.

또한 본 실시예를 제3실시예와 같이 2상 이상의 인버터에 적용할 수도 있다.

그리고 제4실시예와 같이 각 역도통 스위치(3A∼3C, 4A∼4C)에 병렬로 충방전 스너버회로를 부가할 수도 있다.

다음에 본 발명의 제8실시예를 도 8에 의해 설명한다. 도 8에는 DC 입력단자(1A∼1F)와, AC 출력단자(2)와, 직렬접속된 정측 역도통 스위치(3A∼3E)로 구성된 정측 암과, 직렬접속된 부측 역도통 스위치(4A∼4E)로 구성된 부측 암이 설치되어 있다. 상기 이외에 부유 인덕턴스(5A∼5F)와, 클램프 다이오드(11A∼11H)와, 클램프 다이오드(11A∼11H)에 병렬로 접속되고 직렬접속된 클램프 스너버 커패시터(10A∼10H) 및 스너버 다이오드(12A∼12H)로 각각 구성된 클램프 스너버회로 등의 제1의 스너버회로와, 클램프 스너버 저항(9A∼9H)으로 각각 구성된 방전회로가 설치되어 있다.

제8실시예에서의 회로동작은 제7실시예의 경우와 마찬가지이다. 클램프 다이오드(11A∼11H)의 최대전압은 클램프 스너버 커패시터(10A∼10H)에 의해 각각 클램프된다. 클램프 스너버 커패시터(10A∼10H)의 전압은 각각 클램프 스너버 저항(9A∼9H)에 의해 4×VDC, 2×VDC, 3×VDC, 3×VDC, 2×VDC, 4×VDC, VDC가 되도록 충방전된다.

다음에 본 발명의 제9실시예를 도 9에 의해 설명한다.

도 7에 나타낸 제7실시예에서는 클램프 스너버 저항(9A∼9D)이 각 클램프 스너버 커패시터(10A-10D)에 각기 개별적으로 접속되었었다. 그러나 본 제9실시예에서는 클램프 스너버 저항이 클램프 스너버 커패시터에 공통으로 접속된다. 즉 클램프 저항(9I)은 클램프 스너버 커패시터(10A, 10C)에 공통으로 접속되고, 클램프 스너버 저항(9J)은 클램프 스너버 커패시터(10B, 10D)에 공통으로 접속된다.

본 실시예에 의하면 클램프 스너버 저항의 수를 감소시킬 수 있으므로, 회로의 구조를 간략하게 할 수가 있다. 이에 따라 보다 소수의 클램프 스너버 저항으로 스너버손실을 억제할 수 있는 4레벨 이상의 멀티레벨 인버터를 제공할 수가 있다.

다음에 본 발명의 제10실시예를 도 10에 의해 설명한다.

본 제10실시예는 제9실시예를 3상 인버터에 적용한 것이다. 도 10에서 (A)∼(D) 및 (a)∼(d)는 동일 부호간에 각각 접속되어 있는 것으로 한다. 본 실시예에 의하면 클램프 스너버 저항의 수를 감소시킬 수 있고, 3상 클램프 스너버 저항(9I, 9J)을 공유화함으로써 회로의 구조를 간략하게 할 수가 있다. 그리고 본 실시예에서는 본 발명을 3상 인버터에 적용한 예를 들었으나, 본 발명은 2상 또는 4상 이상의 인버터에도 적용할 수가 있다.

본 발명의 상기 모든 실시예에서는 본 발명을 클램프 다이오드가, 예를 들어 도 1에 나타낸 바와 같이 접속된 구조의 멀티레벨 인버터에 적용한 예를 들었었다. 그러나 본 발명은 이들 실시예에 한정되는 것은 아니다. 본 발명은 클램프 다이오드(11a∼11f)가 도 14에 나타낸 바와 같이 접속된 구조의 멀티레벨 인버터에도 적용할 수가 있다.

본 발명은 상기 취지에 비추어서 각종의 변형이나 변화를 가할 수가 있음은 물론이다. 그러므로 본 발명의 청구범위내에서는 특히 상술한 실시예 이외의 실시도 가능하다는 것을 양해하여야 할 것이다.

상술한 바와 같이 본 발명에 의하면, 스너버회로에 의해 서지전압을 억제함으로써 멀티레벨 인버터의 스너버회로의 손실을 억제할 수 있는 4레벨 이상의 멀티레벨 인버터를 제공할 수가 있다.

Claims

AC 출력단자와;

제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와;

상기 제1의 DC 입력단자와 상기 AC 출력단자간에 접속된 정측 암과;

상기 제2의 DC 입력단자와 상기 AC 출력단자간에 접속된 부측 암과;

상기 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성되고;

상기 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 상기 D C 입력단자중의 하나와 상기 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와;

각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며, 상기 스위칭소자중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로와;

각각 1개 이상의 저항으로 되며, 상기 제1의 스너버회로중의 하나와 상기 DC 입력단자 사이에 각각 접속된 복수의 방전회로를 구비한 멀티레벨 인버터.
제1항에 있어서, 각각 스너버 커패시터, 스너버 다이오드 및 스너버 전항으로 되며, 상기 스위칭소자중의 하나에 병렬로 접속된 복수의 제2의 스너버회로를 더 구비한 멀티레벨 인버터.
제1항 또는 제2항에 있어서, 상기 방전회로의 각각은 다이오드를 더 구비된 멀티레벨 인버터.
제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와;

각 스택이

AC 출력단자와,

상기 제1의 DC 입력단자와 상기 AC 출력단자간에 접속된 정측 암과,

상기 제2의 DC 입력단자와 상기 AC 출력단자간에 접속된 부측 암과,

상기 각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성되고,

상기 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 상기 DC 입력단자중의 하나와 상기 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와,

각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며, 상기 스위칭소자중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로로 구성된 복수의 스택과;

각각 1개 이상의 저항으로 되며, 상기 스택중의 하나의 상기 제1의 스너버회로중의 하나와 상기 DC 입력단자 사이에 각각 접속된 복수의 방전회로를 구비한 다상 멀티레벨 인버터.
제4항에 있어서, 상기 각 스택은 각각 스너버 커패시터, 스너버 다이오드 및 스너버 저항으로 되며, 상기 스위칭소자중의 하나에 병렬로 접속된 복수의 제2의 스너버회로를 더 구비한 다상 멀티레벨 인버터.
AC 출력단자와;

제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와;

상기 제1의 DC 입력단자와 상기 AC 출력단자간에 접속된 정측 암과,

상기 제2의 DC 입력단자와 상기 AC 출력단자간에 접속된 부측 암과;

각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성되고;

상기 상기 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 상기 DC 입력단자중의 하나와 상기 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와;

각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며, 상기 클램프 다이오중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로와;

각각 1개 이상의 저항으로 되며, 상기 제1의 스너버회로중의 하나와 상기 제1 및 제2의 DC 입력단자중의 하나 사이에 각각 접속된 복수의 방전회로를 구비한 멀티레벨 인버터.
제6항에 있어서, 상기 각 스택은 각각 스너버 커패시터, 스너버 다이오드 및 스너버 저항으로 되며, 상기 스위칭소자중의 하나에 병렬로 접속된 복수의 제2의 스너버회로를 더 구비한 멀티레벨 인버터.
제1의 DC 입력단자가 최대전위이고 제2의 DC 입력단자가 최소전위인 상이한 전위를 갖는 4개 이상의 DC 입력단자와;

각 스택이

AC 출력단자와,

상기 제1의 DC 입력단자와 상기 AC 출력단자간에 접속된 정측 암과,

상기 제2의 DC 입력단자와 상기 AC 출력단자간에 접속된 부측 암과,

상기 각 정측 암과 부측 암은 복수의 직렬접속된 스위칭소자로 각각 구성되고,

상기 제1의 DC 입력단자와 제2의 DC 입력단자를 제외한 상기 DC 입력단자중의 하나와 상기 정측 암과 부측 암중의 하나 사이에 각각 접속된 복수의 클램프 다이오드와,

각각 스너버 커패시터와 스너버 다이오드의 직렬회로로 되며, 상기 스위칭소자중의 하나와 각각 병렬로 접속된 복수의 제1의 스너버회로로 구성된 복수의 스택과;

각각 1개 이상의 저항으로 되며, 상기 스택중의 하나의 상기 제1의 스너버회로중의 하나와 상기 DC 입력단자 사이에 각각 접속된 복수의 방전회로를 구비한 다상 멀티레벨 인버터.
제8항에 있어서, 상기 각 스택은 각각 스너버 커패시터, 스너버 다이오드 및 스너버 저항으로 되며, 상기 스위칭소자중의 하나에 병렬로 접속된 복수의 제2의 스너버회로를 더 구비한 다상 멀티레벨 인버터.