KR100263240B1 - 반도체 메모리 소자의 멀티 라이트 장치 - Google Patents

반도체 메모리 소자의 멀티 라이트 장치 Download PDF

Info

Publication number
KR100263240B1
KR100263240B1 KR1019970017500A KR19970017500A KR100263240B1 KR 100263240 B1 KR100263240 B1 KR 100263240B1 KR 1019970017500 A KR1019970017500 A KR 1019970017500A KR 19970017500 A KR19970017500 A KR 19970017500A KR 100263240 B1 KR100263240 B1 KR 100263240B1
Authority
KR
South Korea
Prior art keywords
write
signal
bit
bit write
data bus
Prior art date
Application number
KR1019970017500A
Other languages
English (en)
Other versions
KR19980082522A (ko
Inventor
정동식
이명돈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970017500A priority Critical patent/KR100263240B1/ko
Publication of KR19980082522A publication Critical patent/KR19980082522A/ko
Application granted granted Critical
Publication of KR100263240B1 publication Critical patent/KR100263240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 소자의 멀티 라이트 장치에 관한 것으로 멀티-비트 라이트(Multi-Bits Whte) 방식을 도입하여 웨이퍼 테스트시 라이팅 타임을 감소시켜 테스트 비용을 줄이기 위한 반도체 메모리 소자의 멀티 라이트 장치에 관한 것이다. 종래에는 한번의 라이트 싸이클(Write Cycle) 타임 동안 한 셀씩 라이팅을 진행시켜 테스트 타임이 길어지는 문제점이 있었으며 이를 보완하기 위한 방안으로 병렬 테스트 장치를 칩 내부에 장착하였으나 멀티-비트 라이트(Multi-Bits Write)와 멀티-비트 리드(Multi-Bits Read)를 수행하는 모드(이를 WCBR Test Mode라 한다.)에서는 테스트 모드로 진입하는데 불편한 점이 있고 멀티-비트 리드시 여러개의 비트를 통합하므로 결함이 발생된 셀을 정확하게 스크린(Screen)을 할 수 없다는 단점들이 있었다. 본 발명은 이러한 아쉬움들을 충족시킴과 아울러 테스트 타임을 줄여 테스트 비용을 절약하고자 한 것이다.

Description

반도체 메모리 소자의 멀티 라이트 장치
본 발명은 반도체 메모리 소자의 멀티 라이트 장치에 관한 것으로, 특히 웨이퍼 테스트시 멀티-라이팅 방식을 이용하므로서 테스트 비용을 절약하기 위한 반도체 메모리 소자의 멀티 라이트 장치에 관한 것이다.
일반적으로 반도체 메모리 소자가 고집적화 되면 이에 따라 웨이퍼상의 칩의 수량 또한 증가하게 되는데 이들 칩을 테스트하는 테스트 비용을 줄이는 것이 문제가 된다.
먼저, 종래에 있어서의 웨이퍼 테스트 방식을 알아보고 그에 따른 문제점들을 살펴본 다음 본 발명에서 제시한 해결과제 및 그 구성과 동작 그리고 발생되는 효과를 순서적으로 알아보기로 한다.
도 1은 일반적인 데이타의 라이트 및 리드시 데이타의 입·출력 관계를 나타낸 블럭도로서, 한개의 데이타가 입·출력되는 관계를 일예로 든 것으로 데이타 입·출력 버퍼가 하나로 구성되며 데이타 입력 버퍼의 출력은 라이트 데이타 버스 라인(WD, /WD)에 전달되고 이 라이트 데이타 버스 라인상의 데이타는 내부 제어 신호인 라이트 데이타 선택신호(WDS)의 제어를 받아 데이타버스 라인(DB, /DB)에 전달되고 선택된 컬럼 어드레스의 출력인 컬럼라인 선택 신호(YI)가 인에이블되면 비트라인(BL, /BL)상에 라이트 동작이 완료된다. 여기서 라이트 데이타 선택신호(WDS)는 내부의 어드레스 디코더의 출력과 라이트 인에이블 신호의 조합에 의헤 만들어진다.
도 2는 종래기술에 따른 라이트 제어 회로도로서, 두 어드레스 신호 (AY89, AX89)를 입력받아 데이타 버스 선택신호(DBSEL)를 출력하는 데이타 버스 선택신호 발생부(10)와, 상기 데이타 버스 선택신호(DBSEL)와 라이트 인에이블 신호(/WYG)를 두 입력으로 하여 라이트 데이타 선택신호(WDS)를 제1노드(N1)로 출력하는 라이트 데이타 제어신호 발생부(20)와, 게이트가 상기 제1노드(N1)에 접속되고 라이트 데이타 버스라인(WD)과 제2 노드(N2) 사이에 접속되는 제1 엔모스형 트랜지스터(MN1)와, 게이트가 상기 제1 노드(Nl)에 접속되고 라이트 데이타 버스라인(/WD)과 제3 노드(N3) 사이에 접속되는 제2 엔모스형 트랜지스터(MN2)와, 게이트가 상기 제1 노드(N1)에 접속되고 전원전압 단자와 상기 제2 노드(N2) 사이에 접속되는 제1 피모스형 트랜지스터(MP1)와, 게이트가 상기 제1 노드(N1)에 접속되고 전원전압 단자와 상기 제3 노드(N3)에 접속되는 제2 피모스형 트랜지스터(MP2)와, 상기 제2 노드(N2)와 제4 노드(N4)사이에 접속되는 제5 인버터(IV5)와, 상기 제3 노드(N3)와 제5 노드(N5) 사이에 접속되는 제7 인버터(IV7)와, 상기 제4 노드(N4)와 제6 노드(N6) 사이에 접속되는 제6 인버터(IV6)와, 상기 제5 노드(N5)와 제7 노드(N7) 사이에 접속되는 제8인버터(lV8)와, 게()1트가 상기 제6 노드(N6)에 접속되고 전원전압 단자와 데이타 버스라인(/DB) 사이에 접속되는 제3 피모스형 트랜지스터(MP3)와, 게이트가 상기 제5 노드(N5)에 접속되고 상기 데이타 버스라인(/DB)과 접지전압 단자 사이에 접속되는 제3 엔모스형 트랜지스터(MN3)와, 게이트가 상기 제7 노드(N7)에 접속되고 전원진압 단가와 데이타 버스라인(DB) 사이에 접속뇌는 제4 피모스형 트랜지스터(MP4)와, 게이트가 상기 제4 노드(N4)에 접속되고 상기 데이타 버스라인(DB)과 접지전압 단자 사이에 접속되는 제4 엔모스형 트랜지스터(MN4)로 구성된다.
상기 데이타 버스 선택신호 발생부(10)는 어드레스 신호(AX89)를 일정시간 지연시켜 제1 낸드 게이트(NDl) 일측 입력단자로 출력하는 직렬접속된 제1, 제2 인버터(IV1, IV2)와, 상기 제2 인버터 출력신호와 어드레스 신호(AY89)를 논리연산하여 데이타 버스 선택신호(DBSEL)를 출력하는 제1 낸드 게이트(NDl)로 구성된다.
상기 라이트 데이타 제어신호 발생부(20)는 라이트 인에이블 신호 (/WYG)를 일정시간 지연시켜 제1 노아 게이트(NRl) 일측 입력단자로 출력하는 직렬접속된 제3, 제4 인버터(IV3, IV4)와, 상기 제4 인버터 출력신호와 상기 데이타 버스 선택선호(DBSEL)를 논리연산하여 라이트 데이타 선택신호(WDS)를 출력하는 제1 노아 게이트(NR1)로 구성된다.
상술한 구성으로 이루어진 종래의 라이트 제어 회로의 노멀 라이트 및 리드 동작을 설명하면 다음과 같다.
먼저, 한번의 라이트 싸이클 동안에 데이타 입력 패드에 소정의 신호가 인가되고 상기 두 어드레스 신호가 입력되면 제1 낸드 게이트(ND1) 출력단에 "로우'' 레벨의 데이타 버스 선택신호(DBSEL)가 출력된다. 상기 "로우" 레벨의 데이타 버스 선택(DBSEL)는 제1 노아 게이트(NRl) 일측 단자로 입력되고 "로우" 레벨의 라이트 인에이블 신호가 또한 제1 노아 게이트(NR1) 타측 단자로 입력되어 제l 노드(Nl)상에는 "하이" 레벨의 라이트 데이타 선택신호(WDS)가 출력된다. 따라서 제1 엔모스형 트랜지스터(MNl) 및 제2 엔모스형 트렌지스터(MN2)가 턴-온되어 라이트 데이타 버스라인상의 데이타가 제2 노드(N2) 및 제3 노드(N3)로 각각 전달된다. 여기서, 라이트 데이타 버스라인(WD)상의 데이타 레벨이 "하이" 라고 하면 제4 노드(N4)상은 "로우", 제6 노드(N6)상은 "하이" 레벨의 전위가 출력되어 제3 피모스형 트랜지스터(MP3) 및 제4 엔모스형 트랜지 스터(MN4)는 턴-오프된다.
한편, 라이트 데이타 버스라인(/WD)상의 "로우" 레벨의 전위는 제7 인버터(IV7)에 의해 반전되어 상기 제5 노드(N5)상에는 "하이", 상기 제7 노드(N7)상에는 "로우"의 레벨이 각각 출력되어 제3 엔모스형 트랜지스터(MN3) 및 제4 피모스형 트랜지스터(MP4)가 턴-온된다. 따라서 데이타 버스라인(/DB) 출력단에는 "로우" 레벨의 전위가 출력되고 데이타 버스라인(DB) 출력단에는 "하이"의 전위가 출력되며 상기 데이타는 컬럼 어드레스의 출력신호인 컬럼라인 선택 신호에 의해 제어되어 비드라인상으로 전달되어 결국 메모리 셀 어레이로 전달되므로서 라이트 동작이 완료되는 것이다.
이와같이 한번의 라이팅 싸이클 동안에 한 셀씩 데이타를 라이팅하는 종래기술에 있어서는 메가 디램의 경우 메가번의 라이팅 싸이클이 진행되어야 전체 셀에 대한 웨이퍼의 테스트 과정이 끝나게 된다.
따라서, 한번의 라이트 싸이클 동작을 수행하는 종래의 웨이퍼 테스트 장치에 있어서는 테스트 타임이 매우 길어지는 난점이 있었으며 또한 이러한 테스트 타임을 줄이기 위하여 병렬 테스트를 칩 내부에 장착하였는 바 멀티-비트 라이트와 멀티-비트 리드를 수행하는 모드는 테스트 모드로 진입하는 불편한 점이 발생되고 멀티-비트 리드시 여러개의 비트를 통합하여야 하므로 결함이 발생된 셀을 정확하게 스크린 할 수 없다는 문제점이 있었다.
따라서 본 발명은 이러한 종래의 문제점을 해결하기 위하여 창안된 것으로 멀티-비트 라이트 동작을 인식할 수 있도록 테스트 패드에 전원을 인가시키고 상기 테스트 패드에 접속된 멀티-비트 라이트 신호 발생기의 출력전위에 따라 멀티 라이트 동작을 수행시켜 테스트 비용을 줄일 수 있는 반도체 메모리 소자의 멀티 라이트 장치를 제공함에 그 목적이 있다.
제 1 도는 일반적인 데이타의 라이트 및 리드시 데이타의 입·출력 관계를 나타낸 블럭도.
제 2 도는 종래기술에 따른 라이트 제어 회로도.
제 3 도는 본 발명의 일실시예에 따른 멀티-비트 라이팅 관계를 나타낸 블럭도.
제 4 도는 본 발명의 일실시예에 따른 멀티-비트 라이트 제어 회로도.
제 5 도는 상기 제 4 도에 대한 노멀 라이트, 노멀 리드 동작타이밍도.
제 6 도는 상기 제 4 도에 대한 멀티 라이트 동작타이밍도.
* 도면의 주요부분에 대한 부호의 설명
10,30 : 데이타 버스 선택신호 발생부
20,50 : 라이트 데이타 선택신호 발생부
40 : 멀티 라이트 제어부 MWS : 멀티-비트 라이트 신호
WDS : 라이트 데이타 선택신호 DBSEL : 데이타 버스 선택신호
/WYG : 라이트 인에이블 제어신호
상기 목적 달성을 위한 본 발명의 멀티 라이트 장치는 멀티-비트 라이트 동작을 인식하기 위해 전원전압이 인가되는 테스트 패드와,
상기 테스트 패드에 인가된 전위에 따라 멀티-비트 라이트 신호를 생성하는 멀티-비트 라이트 신호 발생부와,
상기 멀티-비트 라이트 신호에 의해 제어되어 멀티-비트 라이트 동작을 수행하는 멀티-비트 라이트 제어부를 포함하여 구성되고,
여기서, 상기 멀티-비트 라이트 제어부는,
소정의 어드레스 신호에 의해 동작하여 데이타 버스 선택 신호틀 발생시키는 데이타 버스 선택신호 발생부와,
상기 데이타 버스 선택신호 및 상기 멀티-비트 라이트 신호를 논리조합하여 소정의 출력전위를 발생시키는 멀티 라이트 제어부와,
상기 소정의 출력전위 및 라이트 인에이블 신호를 논리조합하여 라이트 데이타 션택신호를 발생시키는 라이트 데이타 선택신호 발생부를 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
도 3은 본 발명의 일실시예에 따른 멀티-비트 라이팅 관계를 나타낸 블럭도로서, 멀티-비트 라이트 기능을 인식할 수 있도록 전위를 공급하기 위한 테스트 패드와, 상기 테스트 패드에 접속되어 멀티-비트 라이트 동작을 감지하여 멀티-비트 라이트 신호(MWS)를 출력하기 위한 멀티-비트 라이트 신호 발생기와, 상기 멀티-비트 라이트 신호(MWS)를 입력받아 멀티-비트 라이트 동작을 제어하는 멀티-비트 라이트 제어부로 이루어져 있다.
여기서, 테스트 패드가 플로우팅 상태(대기상태)로 존재하면 정상의 리드, 라이트 동작을 진행하여 상기 멀티-비트 라이트 신호 발생기 출력단에는 "로우" 레벨의 멀티-비트 라이트 신호(MWS)가 발생되어 노멀 라이트· 노멀 리드 동작을 진행하고, 상기 테스트 패드에 전원전압 전위(VCC)가 인가되면 멀티-비트 라이트 동작이 진행되어 상기 멀티-비트 라이트 신호 발생기 출력단에은 "하이" 레벨의 멀티-비트 라이트 신호가 발생된다.
도 4는 본 발명의 일실시예에 따른 멀티-비트- 라이트 제어 회로도로서, 소정의 두 어드레스 신호(AY89, AX89)를 입력받아 데이타 버스라인 선택신호를 출력하는 데이타 버스 선택신호 발생부(30)와, 상기 데이타 버스 선택신호(DBSEL)와 멀티-비트 라이트 신호(MWS)를 두 입력으로 하여 소정의 출력전위를 발생시키는 멀티 라이트 제어부(40)와, 상기 소정의 출력전위와 라이트 인에이블 신호(/WYG)를 두 입력으로 받아 제11 노드(Nl1)로 라이트 데이타 선택 신호(WDS)를 발생시키는 라이트 데이타 선택신호 발생부(50)와, 게이트가 상기 제11 노드(N11)에 접속되고 라이트 데이타 버스라인(WD)과 제12 노드(N12) 사이에 접속되는 제11 엔모스형 트랜지스터(MN11)와, 게이트가 상기 제11 노드(N11)에 접속되고 라이트 데이타 버스라인(/WD)과 제13 노드(N13) 사이에 접속되는 제12 엔모스형 트랜지스터(MN12)와, 게이트가 상기 제11 노드(N11)에 접속되고 전원전압 단자와 상기 제12 노드(N12) 사이에 접속되는 제11 피모스형 트랜지스터(MP11)와, 게이트가 상기 제11 노드(N11)에 접속되고 전원전압 단자와 상기 제13 노드(N13) 사이에 접속되는 제12 피모스형 트랜지스터(MP12)와, 상기 제12 노드(N12)와 제14 노드(N14) 사이에 접속되는 제16 인버터(IV16)와, 상기 제14 노드(N14)와 제16 노드(N16) 사이에 접속되는 제17 인버터(IV17)와, 상기 제13 노드(N13)와 제15 노드(N15) 사이에 접속되는 제18 인버터(IV18)와, 상기 제15 노드(N15)와 제17 노드(N17) 사이에 접속되는 제19 인버터(IV19)와, 게이트가 상기 제16 노드(N16)에 접속되고 전원전압 단자와 데이타 버스라인(/DB) 사이에 접속되는 제13 피모스형 트랜지스터(MIP13)와, 게이트가 상기 제15 노드(N15)에 접속되고 상기 데이타 버스라인(/DB)과 접지전압 단자 사이에 접속되는 제13 엔모스형 트랜지스터(MN13)와, 게이트가 상기 제17 노드(N17)에 접속되고 전원전압 단자와 데이타 버스라인(DB) 사이에 접속되는 제14 피모스형 트랜지스터(MP14)와, 게이트가 상기 제14 노드(N14)에 접속되고 상기 데이타 버스라인(DB)과 접지전압 단자 사이에 접속되는 제14 엔모스형 트랜지스터(MN14)로 구성된다.
상기 데이타 버스 선택신호 발생부(30)는 소정의 어드레스 신호(AX89)를 일정시간 지연시켜 제2 낸드 게이트(ND2) 일측 단자로 출력하는 직렬접속된 제11, 제12 인버터(IV11, IV12)와, 상기 제12 인버터의 출력신호와 소정의 어드레스 신호(AY89)를 논리 연산하여 데이타 버스 선택신호(DBSEL)를 출력하는 제2 낸드 게이트(ND2)로 구성된다.
상기 멀티 라이트 제어부(40)는 상기 데이타 버스 선택신호(DBSEL)를 반전시켜 제2 노아 게이트(NR2) 일측 단자로 출력하는 제13 인버터(IV13)와, 상기 제13 인버터(IV13) 출력신호와 멀티-비트 라이트 신호(MWS)를 논리연산하여 소정의 출력전위를 발생시키는 제2 노아 게이트(NR2)로 구성된다.
상기 라이트 데이타 선택신호 발생부(50)는 라이트 인에이블 신호 (/WYG)를 일정시간 지연시켜 제3 노아 게이트(NR3) 일측 단자로 출력하는 직렬접속된 제14, 제15 인버터(IV14, IV15)와, 상기 제15 인버터 출력신호와 상기 소정의 출력전위를 논리연산하여 상기 제11 노드(N11)로 라이트 데이타 제어신호(WDS)를 출력하는 제3 노아 게이트(NR3)로 구성된다.
상기 구성으로 이루어진 본 발명의 일실시예에 따른 멀티 라이트 장치의 노멀 라이트와 노멀 리드 동작 및 멀티 라이트 등작관계를 도 5 및 도 6 에 도시된 동작 타이밍도를 참조하여 살펴보면 다음과 같다.
우선, 노멀 라이트 동작시(한 셀씩 라이트 하는 경우)는 도 5(e)에 도시된 바와 같이 멀티-비트 라이트 신호(MWS)는 "로우" 레벨이 되고, 도 5(f)에 도시된 바와 같은 라이트 인에이블 신호(八VYG)는 "로우" 전위가 된다. 따라서 제11 노드(N11)상에는 도 5(g)에 도시된 바와 같이 "하이" 레벨의 라이트 데이타 제어신호(WDS)가 출력되어 제11 엔모스형 트랜지스터(NINl1) 및 제12 엔모스형 트랜지스터(MN12)를 턴-온시켜 라이트 데이타 버스라인상의 데이타를 데이타 버스라인으로 전달하게 된다.
즉, 도 5(d)에 도시된 바와 같은 데이타 버스 선택신호(DBSEL)에 의하여 1/16(X1), 4/16(X4), 8/16(X8)만 인에이블 되고 라이트 인에이블 신호와의 조합으로 1개의 셀(X1), 4개의 셀(X4), 8개의 셀(X8)만 라이트 동작이 진행된다.
한편, 멀티-비트 라이트 동작에서는 우선 테스트 패드에 전원전압을 공급하고 도 6(e)에 도시된 바와 같이 멀티-비트 라이트 신호(NIWS)의 출력전위는 인에이블(하이 레벨)된다.
이 멀티-비트 라이트 신호(MWS)가 "하이"가 되면 도 6(d)에 도시된 바와 같은 데이타 버스 선택신호(DBSEL)가 1/16(X1), 4/16(X4)...만 인에이블 된다 하더라도 멀티-비트 라이트 신호(NWS)와 데이타 버스 선택신호(DBSEL)의 조합으로 16/16이 항상 인에이블 된다. 상기 출력과 라이트 인에이블 신호의 조합으로 라이트 기능이 진행되고 라이트 데이타 버스라인상의 라이트 데이타는 16개의 멀티 데이타 라인에 전달되며 컬럼 어드레스 신호의 출력조합인 컬럼라인 선택신호에 의해 모두 라이트 된다.
요약하면, 노멀 라이트 동작시는 멀티-비트 라이트 신호(MWS)가 "로우"레벨을 갖게 되어 한 셀씩 라이트 과정이 진행되고 멀티 라이트 동작시는 상기 멀티-비트 라이트 신호(MWS)가 "하이" 레벨을 갖게 되어 다수개의 셀을 동시에 라이트 하게 되는 것이다.
이상에서 설명한 바와 같이, 본 발명을 반도체 메모리 소자의 웨이퍼 테스트 장치에 구현하게 되면 다수개의 셀을 동시에 테스트 할 수 있어 테스트 시간이 절약되고 따라서 테스트에 따른 비용이 절감되는 효과가 있다.

Claims (7)

  1. 멀티-비트 라이트 동작을 인식하기 위해 전원전압이 인가되는 테스트 패드와,
    상기 테스트 패드에 인가된 전위에 따라 멀티-비트 라이트 신호를 생성하는 멀티-비트 라이트 신호 발생수단과,
    상기 멀티-비트 라이트 신호에 의해 제어되어 멀티-비트 라이트 동작을 수행하는 멀티-비트 라이트 제어수단을 포함하여 구성되고,
    여기서, 상기 멀티-비트 라이트 제어수단은,
    소정의 어드레스 신호에 의해 동작하여 데이타 버스 선택 신호를 발생시키는 데이타 버스 선택신호 발생수단과,
    상기 데이타 버스 선택신호 및 상기 멀티-비트 라이트 신호를 논리조합하여 소정의 출력전위를 발생시키는 멀티 라이트 제어수단과,
    상기 소정의 출력전위 및 라이트 인에이블 신호를 논리조합하여 라이트 데이타 선택 신호를 발생시키는 라이트 데이타 선택신호 발생수단을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 멀티 라이트 장치
  2. 제 1 항에 있어서,
    상기 데이타 버스 선택신호 발생수단은 소정의 한 어드레스 신호를 일정 시간 지연시키기 위한 지연수단과,
    상기 지연수단의 출력신호와 소정의 어드레스 신호를 논리조합하여 데이타 버스 선택신호를 출력하는 논리 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 멀티 라이트 장치
  3. 제 2 항에 있어서,
    상기 논리 게이트는 낸드 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 멀티 라이트 장치.
  4. 제 1 항에 있어서, 상기 멀티 라이트 제어수단은 상기 데이타 버스 선택신호를 반전시키는 반전수단과,
    상기 반전수단의 출력신호와 멀티-비트 라이트 신호를 논리조합하여 소정의 출력전위를 발생시키는 논리 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 멀티 라이트 장치.
  5. 제 4 항에 있어서,
    상기 논리 게이트는 노아 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 멀티 라이트 장치.
  6. 제 1 항에 있어서,
    상기 라이트 데이타 선택신호 발생수단은 상기 라이트 인에이블 신호를 일정시간 지연시키는 지연수단과,
    상기 지연수단의 출력신호와 상기 소정의 출력전위를 논리조합하여 라이트 데이타 제어신호를 발생시키는 논리 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 멀티 라이트 장치
  7. 제 6 항에 있어서,
    상기 논리 게이트는 노아 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 멀티 라이트 장치.
KR1019970017500A 1997-05-07 1997-05-07 반도체 메모리 소자의 멀티 라이트 장치 KR100263240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970017500A KR100263240B1 (ko) 1997-05-07 1997-05-07 반도체 메모리 소자의 멀티 라이트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017500A KR100263240B1 (ko) 1997-05-07 1997-05-07 반도체 메모리 소자의 멀티 라이트 장치

Publications (2)

Publication Number Publication Date
KR19980082522A KR19980082522A (ko) 1998-12-05
KR100263240B1 true KR100263240B1 (ko) 2000-08-01

Family

ID=19505057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017500A KR100263240B1 (ko) 1997-05-07 1997-05-07 반도체 메모리 소자의 멀티 라이트 장치

Country Status (1)

Country Link
KR (1) KR100263240B1 (ko)

Also Published As

Publication number Publication date
KR19980082522A (ko) 1998-12-05

Similar Documents

Publication Publication Date Title
US7321517B2 (en) Semiconductor memory device
US6366507B1 (en) High speed semiconductor memory device with short word line switching time
US6823485B1 (en) Semiconductor storage device and test system
KR100592349B1 (ko) 반도체 장치, 그 시험 방법 및 반도체 집적 회로
KR0180265B1 (ko) 반도체 장치
KR100732241B1 (ko) 테스트 효율이 높은 반도체 메모리 장치, 반도체 메모리장치의 테스트 방법, 및 이를 구비한 테스트 시스템
US6185141B1 (en) Semiconductor device allowing efficient evaluation of fast operation
KR100650845B1 (ko) 소비 전력을 감소시키는 버퍼 제어 회로와, 이를 포함하는메모리 모듈용 반도체 메모리 장치 및 그 제어 동작 방법
US5953267A (en) Synchronous dynamic random access memory for stabilizing a redundant operation
KR100258981B1 (ko) 반도체 메모리장치의 동작제어회로 및 그 동작제어방법
JP2002076879A (ja) 半導体装置
US10411707B1 (en) Systems and methods for improving signal margin for input buffer circuits
KR100263240B1 (ko) 반도체 메모리 소자의 멀티 라이트 장치
KR20000020963A (ko) 반도체 메모리 장치의 어레이 내부 전원 전압 발생 회로
US7006395B2 (en) Semiconductor integrated circuit
KR100200766B1 (ko) 반도체 메모리장치의 칼럼디코더
US6553520B1 (en) Integrated circuit devices with mode-selective external signal routing capabilities and methods of operation therefor
US6496433B2 (en) Semiconductor device and semiconductor device testing method
KR100224773B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR101048891B1 (ko) 테스트인에이블신호 생성회로 및 이를 이용한 반도체 메모리 장치
KR100225949B1 (ko) 싱크로너스 디램의 초기 프리차지 발생장치
KR100303994B1 (ko) 이디오 디램의 스페셜 테스트 모드 진입 회로
KR100374520B1 (ko) 테스트 기능을 갖는 반도체 집적 회로
JP2022025846A (ja) 半導体装置
KR100713934B1 (ko) 테스트시 초기값 오류를 줄이기 위한 반도체 메모리 장치의파워 업 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080425

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee