KR100260300B1 - Apparatus for testing digital data transmitting state - Google Patents

Apparatus for testing digital data transmitting state Download PDF

Info

Publication number
KR100260300B1
KR100260300B1 KR1019970018518A KR19970018518A KR100260300B1 KR 100260300 B1 KR100260300 B1 KR 100260300B1 KR 1019970018518 A KR1019970018518 A KR 1019970018518A KR 19970018518 A KR19970018518 A KR 19970018518A KR 100260300 B1 KR100260300 B1 KR 100260300B1
Authority
KR
South Korea
Prior art keywords
data
clock
generation circuit
outputting
random
Prior art date
Application number
KR1019970018518A
Other languages
Korean (ko)
Other versions
KR19980083271A (en
Inventor
김재평
김재영
Original Assignee
강병호
대우통신주식회사
조백제
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사, 조백제, 한국전기통신공사 filed Critical 강병호
Priority to KR1019970018518A priority Critical patent/KR100260300B1/en
Publication of KR19980083271A publication Critical patent/KR19980083271A/en
Application granted granted Critical
Publication of KR100260300B1 publication Critical patent/KR100260300B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Abstract

PURPOSE: A device for confirming the transfer of digital data is provided to confirm the transfer path state of digital data without using any memory. CONSTITUTION: A device for confirming the transfer of digital data includes the following units. A clock generating circuit(10) outputs a clock of a predetermined frequency. The first data generating circuit(20) is synchronized with the clock of the clock generating circuit(10) and sends data(tx_data) for confirming the transfer state of digital data to a testing system. The second data generating circuit(30) is synchronized with the clock of the clock generating circuit(10) and outputs the same data as the first data generating circuit(20) upon receipt of loop back data(rx_data) from the testing system. A comparison circuit(40) selectively outputs an error signal by comparing the loop back data(rx_data) with the data of the second data generating circuit(30).

Description

디지탈 데이터 전송 확인 장치{APPARATUS FOR TESTING DIGITAL DATA TRANSMITTING STATE}Digital data transmission confirmation device {APPARATUS FOR TESTING DIGITAL DATA TRANSMITTING STATE}

본 발명은 디지탈 통신을 행하는 장치에 관한 것으로서, 더욱 상세하게는 디지탈 데이터의 송신 상태를 확인할 수 있는 장치에 관한 것이다.The present invention relates to an apparatus for performing digital communication, and more particularly, to an apparatus capable of confirming a transmission state of digital data.

디지탈 통신을 행하는 장치 예컨데, 전전자 교환기등에서는 전송로의 이상 또는 내부 전송 장치 등에 의하여 전송 데이터에 오류가 발생할 수 있으므로 전송로의 이상 여부를 점검할 필요가 있다.A device for performing digital communication For example, in an electronic switchgear or the like, an error may occur in transmission data due to an abnormality in a transmission path or an internal transmission device, and so it is necessary to check whether the transmission path is abnormal.

이러한 필요성에 의하여 종래에는 임의의 비트 레이트를 갖는 데이터를 생성하여 메모리에 일시 저장하는 한편 시험하고자 하는 시스템에 전송하고, 메모리에 일시 저장되었던 데이터와 시험 대상 시스템에서 루프백되어 돌아온 데이터를 비교하는 방법을 채용하였다.Due to this necessity, a method of generating data having an arbitrary bit rate and storing it temporarily in a memory, transmitting the data to a system to be tested, and comparing the data temporarily stored in the memory with data looped back from the test target system Adopted.

그러나, 이러한 종래의 방법은 상술한 바와 같이 별도의 메모리가 사용되어야 하는 등의 문제가 있었다.However, this conventional method has a problem that a separate memory must be used as described above.

본 발명은 이러한 문제를 해결하기 위한 것으로서, 본 발명의 목적은 별도의 메모리를 사용하지 않고도 디지탈 데이터의 전송로 상태를 확인할 수 있는 디지탈 데이터 전송 확인 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and an object of the present invention is to provide an apparatus for confirming digital data transmission that can confirm the state of a transmission path of digital data without using a separate memory.

본 발명에 따른 디지탈 데이터 전송 확인 장치는, 시험 시스템에 대한 디지탈 데이터의 전송 상태를 확인하는 장치에 관한 것으로서, 소정 주파수의 클럭을 출력하는 클럭 발생 회로와; 클럭 발생 회로의 클럭에 동기되어 디지탈 데이터의 전송 상태를 확인하기 위한 데이터(tx_data)를 시험 시스템에 송신하는 제 1 데이터 발생 회로와; 데이터(tx_data)가 시험 시스템으로부터 루프백되어(rx_data) 입력되면, 클럭 발생 회로의 클럭에 동기되어 제 1 데이터 발생 회로와 동일한 데이터를 출력하는 제 2 데이터 발생 회로와; 루프백된 데이터(rx_data)와 제 2 데이터 발생 회로의 데이터를 비교하여 에러 신호를 선택적으로 출력하는 비교 회로와; 에러 신호의 인가시에 디지탈 데이터의 전송에 에러가 발생됨을 알리는 에러 표시부를 구비한다.A digital data transmission confirmation apparatus according to the present invention relates to an apparatus for confirming a transmission state of digital data for a test system, comprising: a clock generation circuit for outputting a clock of a predetermined frequency; A first data generating circuit for transmitting data (tx_data) to the test system for confirming the transmission state of the digital data in synchronization with the clock of the clock generating circuit; A second data generation circuit for outputting the same data as the first data generation circuit in synchronization with the clock of the clock generation circuit when the data tx_data is looped back from the test system (rx_data); A comparison circuit for comparing the looped-back data rx_data with data of the second data generating circuit and selectively outputting an error signal; An error display unit for informing that an error occurs in the transmission of digital data upon application of an error signal is provided.

도 1 은 본 발명에 따른 디지탈 데이터 전송 확인 장치의 블럭도.1 is a block diagram of a digital data transmission confirmation apparatus according to the present invention.

＜도면의 주요부분에 대한 부호의 설명＞<Description of the code | symbol about the principal part of drawing>

10 : 클럭 발생 회로 20 : 제 1 데이터 발생 회로10: clock generating circuit 20: first data generating circuit

30 : 제 2 데이터 발생 회로 40 : 비교 회로30 second data generating circuit 40 comparison circuit

50 : 에러 표시부50: error display unit

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 디지탈 데이터 전송 확인 장치의 블록도로서, 도시된 바와 같이 클럭 발생 회로(10), 제 1 데이터 발생 회로(20), 제 2 데이터 발생 회로(30) 및 비교 회로(40)를 구비한다.1 is a block diagram of an apparatus for confirming digital data transmission according to the present invention, wherein the clock generation circuit 10, the first data generation circuit 20, the second data generation circuit 30, and the comparison circuit 40 are shown as shown. ).

클럭 발생 회로(10)는 도시된 바와 같이 시험 대상 시스템에서 클럭을 수신하지 않을 경우를 대비하여 소정 주파수의 클럭을 발진하는 발진기(11)와 클럭 선택부(12)를 구비하며, 클럭 선택부(12)는 도시된 바와 같이 클럭 선택 신호에 따라 발진기(11)의 클럭 또는 수신 데이터(rx_data)의 수신 클럭(rx_clk)을 선택하여 출력하도록 구성되어 있다.The clock generation circuit 10 includes an oscillator 11 and a clock selector 12 for oscillating a clock of a predetermined frequency in preparation for not receiving a clock in the system under test, as shown in the drawing. 12 is configured to select and output the clock of the oscillator 11 or the reception clock rx_clk of the reception data rx_data according to the clock selection signal.

클럭 발생 회로(10)에서 출력되는 클럭은 1 데이터 발생 회로(20) 및 제 2 데이터 발생 회로(30)에 각각 인가되며, 제 1 데이터 발생 회로(20)는 이 클럭에 동기되어 랜덤 데이터 또는 고정 데이터를 발생시켜 출력한다. 즉, 랜덤 데이터 발생부(21)는 클럭에 동기되어 임의의 랜덤 데이터를 출력하며, 고정 데이터 발생부(22)는 클럭에 동기되어 고정된 즉, 설정된 데이터를 발생시켜 출력하는 것이다.The clock output from the clock generation circuit 10 is applied to the first data generation circuit 20 and the second data generation circuit 30, respectively, and the first data generation circuit 20 is synchronized with this clock and fixed or random data. Generate and output data. That is, the random data generator 21 outputs random random data in synchronization with the clock, and the fixed data generator 22 generates and outputs fixed data, that is, fixed data in synchronization with the clock.

이와 같이 랜덤 데이터 발생부(21) 및 고정 데이터 발생부(22)의 데이터들은 선택부(23)에 인가되며, 선택부(23)의 제 1 데이터 선택 신호에 따라 랜덤 또는 고정 데이터가 출력된다.As described above, the data of the random data generator 21 and the fixed data generator 22 are applied to the selector 23, and random or fixed data is output according to the first data selection signal of the selector 23.

제 1 데이터 발생 회로(20)의 데이터는 도시된 바와 같이 시험하고자 하는 시스템에 송신 데이터(tx_data)로 전송되며, 이 데이터는 시험 시스템에서 다시 제 2 데이터 발생 회로(30)에 수신 데이타(rx_data)로 입력된다.The data of the first data generation circuit 20 is transmitted as transmission data (tx_data) to the system to be tested as shown, and the data is received data (rx_data) to the second data generation circuit 30 again in the test system. Is entered.

제 2 데이터 발생 회로(30)에는 데이터 선택부(31)가 구성되어 있고, 이 데이터 선택부(31)는 제 2 데이터 선택 신호에 따라 시험 시스템으로부터의 수신 데이터(rx_data) 또는 제 1 데이터 발생 회로(20)의 송신 데이터(tx_data)를 선택하여 출력한다.The second data generating circuit 30 is provided with a data selecting section 31, which receives the data from the test system (rx_data) or the first data generating circuit in accordance with the second data selecting signal. The transmission data tx_data of (20) is selected and output.

데이터 선택부(31)로부터의 데이터는 도시된 바와 같이 비교 회로(40) 및 헤더 검출기(32)에 인가되며, 헤더 검출기(32)는 데이터 선택부(31)의 데이터로부터 헤더를 클럭 발생 회로(10)의 클럭에 동기되어 검출하고, 헤더가 검출되었을 때에 데이터 출력 신호를 데이터 발생부(33)에 인가한다. 데이터 발생부(33)는 데이터 출력 신호에 의하여 소정 데이터 신호를 출력하되, 이때 출력하는 데이터는 상술한 랜덤 데이터 발생부(21) 및 고정 데이터 발생부(22)의 데이터에 대응한다. 즉, 제 1 데이터 발생 회로(20)의 데이터가 랜덤 데이터인 경우에는 이 랜덤 데이터에 대응하는(즉, 랜덤 데이터 발생부(21)가 출력한 랜덤 데이터와 동일한 데이터를) 데이터를 출력하며, 제 1 데이터 발생 회로(20)의 데이터가 고정 데이터인 경우에는 이와 동일한 고정 데이터를 출력하는 것이다.Data from the data selector 31 is applied to the comparison circuit 40 and the header detector 32 as shown, and the header detector 32 adds a header from the data of the data selector 31 to the clock generation circuit ( 10 is detected in synchronization with the clock, and the data output signal is applied to the data generator 33 when the header is detected. The data generator 33 outputs a predetermined data signal by the data output signal, and the output data corresponds to the data of the random data generator 21 and the fixed data generator 22 described above. That is, when the data of the first data generation circuit 20 is random data, the data corresponding to the random data (that is, the same data as the random data output by the random data generation unit 21) is output. When the data of one data generation circuit 20 is fixed data, the same fixed data is output.

제 2 데이터 발생 회로(30)의 데이터는 도시된 바와 같이 비교 회로(40)에 인가되며, 비교 회로(40)는 데이터 출력 신호에 인에이블되어 데이터 선택부(31)의 데이터와 데이터 발생부(33)의 데이터를 상호 비교하고 비교 결과, 데이터들이 상이한 경우에는 에러 신호를 출력하여 에러 표시부(50)로 하여금 에러 상태를 표시하도록 한다.The data of the second data generation circuit 30 is applied to the comparison circuit 40 as shown, and the comparison circuit 40 is enabled to the data output signal so that the data of the data selector 31 and the data generator ( The data of 33) is compared with each other, and as a result of the comparison, when the data are different, an error signal is output so that the error display unit 50 displays an error state.

즉, 제 2 데이터 선택 신호에 의하여 데이터 선택부(31)가 상기 데이터 (tx_data)를 선택한 경우에는 상기 제 1 데이터 발생 회로(20)와 제 2 데이터 발생부(30)간의 데이터가 일치하는가를 확인할 수 있으며, 데이터 선택부(31)가 데이터(rx_data)를 선택한 경우에는 제 1 데이터 발생 회로(20)의 데이터가 시험 시스템에 전송 후 다시 루프백되어온 데이터와 제 2 데이터 발생 회로(30)간의 데이터의 일치 여부를 확인할 수 있는 것이다.That is, when the data selector 31 selects the data tx_data according to the second data selection signal, it is determined whether the data between the first data generator 20 and the second data generator 30 matches. When the data selector 31 selects the data rx_data, the data between the first data generator 20 and the data between the second data generator circuit 30 and the second loop data are looped back after being transferred to the test system. You can check the match.

여기서, 데이터(rx_data)와 제 2 데이터 발생 회로(30)의 데이타가 일치한다는 것은 시험 시스템과 본 발명의 장치 사이의 데이터 전송 상태가 양호하다는 것을 의미하므로 사용자는 시험 시스템에 대한 데이터 전송 상태를 용이하게 확인할 수 있다.Here, the coincidence of the data rx_data and the data of the second data generating circuit 30 means that the data transmission state between the test system and the apparatus of the present invention is good, so that the user can easily facilitate the data transmission state for the test system. You can check it.

이와 같이 본 발명에서는 별도의 메모리 장치를 사용하지 않고 디지탈 데이터의 전송 상태를 확인할 수 있다는 효과가 있다.As described above, the present invention has an effect of confirming the transmission state of digital data without using a separate memory device.

Claims (4)

시험 시스템에 대한 디지탈 데이터의 전송 상태를 확인하는 장치로서,A device for checking the transmission status of digital data to a test system, 소정 주파수의 클럭을 출력하는 클럭 발생 회로(10)와;A clock generation circuit 10 for outputting a clock of a predetermined frequency; 상기 클럭 발생 회로(10)의 클럭에 동기되어 디지탈 데이터의 전송 상태를 확인하기 위한 데이터(tx_data)를 상기 시험 시스템에 송신하는 제 1 데이터 발생 회로(20)와;A first data generation circuit (20) for synchronizing with the clock of the clock generation circuit (10) to transmit data (tx_data) for confirming the transmission state of the digital data to the test system; 상기 데이터(tx_data)가 상기 시험 시스템으로부터 루프백(rx_data)되어 입력되면, 상기 클럭 발생 회로(10)의 클럭에 동기되어 상기 제 1 데이터 발생 회로(20)와 동일한 데이터를 출력하는 제 2 데이터 발생 회로(30)와;A second data generation circuit configured to output the same data as the first data generation circuit 20 in synchronization with a clock of the clock generation circuit 10 when the data tx_data is looped back from the test system and inputted as a loopback rx_data. 30; 상기 루프백되어 입력된 데이터(rx_data)와 상기 제 2 데이터 발생 회로(30)의 데이터를 비교하여 에러 신호를 선택적으로 출력하는 비교 회로(40)와;A comparison circuit (40) for selectively outputting an error signal by comparing the looped-back input data (rx_data) with data of the second data generation circuit (30); 상기 에러 신호의 인가시에 상기 디지탈 데이터의 전송에 에러가 발생됨을 알리는 에러 표시부(50)를 구비하는 디지탈 데이터 전송 확인 장치.And an error display unit (50) for informing that an error occurs in the transmission of the digital data when the error signal is applied. 제 1 항에 있어서,The method of claim 1, 상기 클럭 발생 회로(10)는,The clock generation circuit 10, 소정 주파수의 클럭을 발진하는 발진기(11)와;An oscillator 11 for oscillating a clock of a predetermined frequency; 클럭 선택 신호에 따라 발진기(11)의 클럭 또는 수신 데이터의 수신 클럭(rx_clk)을 선택하여 출력하는 클럭 선택부(12)를 구비하는 디지탈 데이터 전송 확인 장치.And a clock selector (12) for selecting and outputting the clock of the oscillator (11) or the reception clock (rx_clk) of the received data according to the clock selection signal. 제 1 항에 있어서,The method of claim 1, 상기 제 1 데이터 발생 회로(20)는,The first data generation circuit 20, 임의의 랜덤 데이터를 상기 클럭에 동기되어 출력하는 랜덤 데이터 발생부(21)와;A random data generator 21 for outputting random random data in synchronization with the clock; 클럭에 동기되어 고정 데이터를 출력하는 고정 데이터 발생부 (22)와;A fixed data generator 22 outputting fixed data in synchronization with a clock; 제 1 데이터 선택 신호에 따라 랜덤 데이터 발생부(21) 또는 고정 데이터 발생부(22)의 출력을 상기 데이터(tx_data)로서 출력하는 선택부(23)를 구비하는 디지탈 데이터 전송 확인 장치.And a selection unit (23) for outputting the output of the random data generation unit (21) or the fixed data generation unit (22) as the data (tx_data) in accordance with the first data selection signal. 제 1 항에 있어서,The method of claim 1, 상기 제 2 데이터 발생 회로(30)는The second data generation circuit 30 is 제 2 데이터 선택 신호에 따라 시험 시스템으로부터의 수신 데이터(rx_data) 또는 제 1 데이터 발생 회로(20)의 송신 데이터(tx_data)를 선택하여 출력하는 데이터 선택부(31)와;A data selector 31 for selecting and outputting the received data rx_data from the test system or the transmit data tx_data of the first data generating circuit 20 in accordance with the second data selection signal; 상기 데이터 선택부(31)의 데이터로부터 헤더를 클럭 발생 회로(10)의 클럭에 동기되어 검출하고, 상기 헤더가 검출되었을 때에 데이터 출력 신호를 출력하는 헤더 검출기(32)와;A header detector (32) which detects a header from the data of the data selector (31) in synchronization with a clock of the clock generation circuit (10) and outputs a data output signal when the header is detected; 상기 데이터 출력 신호에 의하여 상기 랜덤 데이터 발생부(21) 및 고정 데이터 발생부(22)의 데이터에 대응하는 데이터를 출력하는 데이터 발생부(33)를 구비하는 디지탈 데이터 전송 확인 장치.And a data generator (33) for outputting data corresponding to the data of the random data generator (21) and the fixed data generator (22) in response to the data output signal.
KR1019970018518A 1997-05-13 1997-05-13 Apparatus for testing digital data transmitting state KR100260300B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018518A KR100260300B1 (en) 1997-05-13 1997-05-13 Apparatus for testing digital data transmitting state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018518A KR100260300B1 (en) 1997-05-13 1997-05-13 Apparatus for testing digital data transmitting state

Publications (2)

Publication Number Publication Date
KR19980083271A KR19980083271A (en) 1998-12-05
KR100260300B1 true KR100260300B1 (en) 2000-07-01

Family

ID=19505738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018518A KR100260300B1 (en) 1997-05-13 1997-05-13 Apparatus for testing digital data transmitting state

Country Status (1)

Country Link
KR (1) KR100260300B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007578A (en) * 1993-08-26 1995-03-21 정장호 Electronic exchange data link test method
KR19980083272A (en) * 1997-05-13 1998-12-05 유기범 Digital data transmission confirmation device of cable

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950007578A (en) * 1993-08-26 1995-03-21 정장호 Electronic exchange data link test method
KR19980083272A (en) * 1997-05-13 1998-12-05 유기범 Digital data transmission confirmation device of cable

Also Published As

Publication number Publication date
KR19980083271A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
US5485470A (en) Communication circuit fault detector
US6920591B2 (en) Measuring an error rate in a communication link
US20120017118A1 (en) Method and apparatus for testing an integrated circuit including an i/o interface
US20020040459A1 (en) Semiconductor integrated circuit having a self-testing function
KR100260300B1 (en) Apparatus for testing digital data transmitting state
US6657953B1 (en) Signal loopback device
JPS5890849A (en) Encryption test equipment
JPS62185424A (en) Digital line test equipment
KR0130416B1 (en) Apparatus for testing space division switch of exchange
JP3792556B2 (en) Communication line test method
JPH07307772A (en) Interface tester
KR100456116B1 (en) A device and a method for compensation bus clock delay
KR920005012B1 (en) Signalling service functions testing method
KR19980083272A (en) Digital data transmission confirmation device of cable
KR0140304B1 (en) Apparatus for matching protocol analyzer
KR100321003B1 (en) Apparatus for distributing synchronization signal using a digital trunk
KR100286224B1 (en) Switch network bit error detecting apparatus of whole electronic telephone exchange
JPH0951317A (en) Loop back test method
KR960009775A (en) Standard clock selection device and control method of local exchange
KR100290724B1 (en) Loopback Device and its Method Using Random Pattern in 64KBPS × N High-Speed Data Network
KR100264858B1 (en) Method of checking section error in data transmission system
JPH06224876A (en) Communication path monitoring circuit
JPH08274763A (en) Delay time measuring instrument
KR20030054740A (en) Frame Synchronous Signal Output Apparatus And Method In Multi System
KR20000021658A (en) Device for generating clocks

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 17

EXPY Expiration of term