KR100290724B1 - Loopback Device and its Method Using Random Pattern in 64KBPS × N High-Speed Data Network - Google Patents
Loopback Device and its Method Using Random Pattern in 64KBPS × N High-Speed Data Network Download PDFInfo
- Publication number
- KR100290724B1 KR100290724B1 KR1019980043428A KR19980043428A KR100290724B1 KR 100290724 B1 KR100290724 B1 KR 100290724B1 KR 1019980043428 A KR1019980043428 A KR 1019980043428A KR 19980043428 A KR19980043428 A KR 19980043428A KR 100290724 B1 KR100290724 B1 KR 100290724B1
- Authority
- KR
- South Korea
- Prior art keywords
- loopback
- signal
- data
- pattern
- random pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
Abstract
본 발명은 64kbps×N 고속 데이터망에서 DCE (Data Circuit terminating Equipment)장비간 루프백 구현시, DACS(Digital Access and Cross connect System) 망과 연동시 신호방식에 관계없이 대국 제어 루프백에 관한 것으로, 특히 가입자 신호가 전달되지 않더라도 대국제어 루프백을 할 수 있는 루프백 신호발생과 감시에 관한 것으로 신호방식이 다른 망에서도 루프백 기능을 실행할 수 있으며, T1(1.5M)과 E1(2M)의 혼합망에서도 64kbps×N 고속데이타의 루프백 기능도 수행할 수도 있다. 또한 신호 비트의 오류에 관계없이 루프백에 대한 안정성이 매우 강하며 DACS 연동시 신호교환 기능의 로드를 줄일수 있다.The present invention relates to a power control loopback regardless of the signaling method when interworking with a digital access and cross connect system (DACS) network when implementing loopback between DCE (Data Circuit terminating equipment) equipment in a 64kbps × N high-speed data network. It is related to loopback signal generation and monitoring that can carry out international language loopback even if signal is not transmitted.It can execute loopback function even in networks with different signaling methods, and 64kbps × N even in mixed network of T1 (1.5M) and E1 (2M). The loopback function of high speed data can also be performed. In addition, the stability of loopback is very strong regardless of error of signal bit, and it can reduce the load of signal exchange function when DACS interworking.
Description
본 발명은 64kbps×N 고속 데이터망에서 DCE (Data Circuit terminating Equipment)장비간 루프백 구현시, DACS(Digital Access and Cross connect System) 망과 연동시 그 신호방식에 관계없는 랜덤패턴을 이용한 대국 제어 루프백 장치 및 그 방법에 관한 것으로, 특히 가입자 신호가 전달되지 않더라도 대국제어 루프백을 수행할 수 있는 루프백 장치 및 그 방법에 관한 것이다.The present invention provides a loopback device using a random pattern irrelevant to the signaling method when implementing loopback between DCE (Data Circuit terminating equipment) devices in a 64kbps × N high-speed data network and interworking with a DACS network. And a method, and more particularly, to a loopback apparatus capable of performing international language loopback even when a subscriber signal is not transmitted.
기존의 대국제어 루프백 방식은 E1 프레임내의 16번 타임슬럿에 있는 가입자 신호방식의 신호비트 a,b,c,d 비트중 a,b 비트를 이용하여 구현하였다.Conventional international loopback scheme is implemented by using a, b bits among the signal bits a, b, c, d bits of subscriber signaling in time slot 16 in E1 frame.
그러나 이러한 종래의 루프백 방식은 전용망 구성시 DACS 시스팀을 통하여 64kbps×N 망을 구성할때 DACS 기능중 a,b 신호가 교차 결합 (cross connection) 되지 않는 경우가 있었으며, T1(1.5M)망으로 연동시에는 루프백 구현이 불가능하기 때문에, 이를 해결하기 위한 새로운 루프백 방법이 요구된다.However, in the conventional loopback scheme, when a dedicated network is constructed, when a 64kbps × N network is configured through a DACS system, a and b signals are not cross-connected among DACS functions, and a T1 (1.5M) network is connected. At the same time, loopback implementation is not possible, so a new loopback method is required to solve this problem.
상기 문제점을 해결하기 위한 본 발명의 목적은 가입자 신호가 전달되지 않더라도 대국제어 루프백을 할 수 있는 루프백 장치와 루프백 방법을 제공하는 것이다.An object of the present invention for solving the above problems is to provide a loopback device and a loopback method that can perform international language loopback even if a subscriber signal is not transmitted.
상기 목적을 달성하기 위하여 본 발명은 64kbps×N 고속 데이터망에서 DCE 장비간 루프백 구현시, 또는 DACS 망과 연동시 신호방식에 관계없이 대국 제어 루프백을 할 수 있는 랜던 패턴을 이용한 루프백 장치 및 그 방법을 제공한다.In order to achieve the above object, the present invention provides a loopback apparatus and method using a random pattern capable of performing loopback control when the loopback is implemented between DCE devices in a 64kbps × N high-speed data network or when interworking with a DACS network. To provide.
도 1 은 랜덤패턴을 이용한 루프백 송신부 구성도1 is a block diagram of a loopback transmitter using a random pattern
도 2 는 랜덤패턴을 이용한 루프백 수신부 구성도2 is a block diagram of a loopback receiver using a random pattern
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
1. 패턴 발생기 2. 반전회로1. Pattern Generator 2. Inverting Circuit
3. 데이타 선택부 4. 직렬/병렬 데이타 저장회로3. Data selector 4. Serial / parallel data storage circuit
5. 루프백 감지부 6. 루프백 해제 감지부5. Loopback detector 6. Loopback release detector
7. 루프백 래칭부 8. 루프백 실행부7. Loopback latching section 8. Loopback execution section
9. 동일데이타감지부 10. 제어클럭부9. Same data detection part 10. Control clock part
상기 목적을 달성하기 위한 본 발명의 실시예는Embodiment of the present invention for achieving the above object
X6+ X4+ 1 의 랜덤 패턴을 발생시키는 랜덤 패턴 발생기(1)와 루프백 선택신호의 제어에 의하여 상기 랜덤 패턴을 루프백요구신호 또는 루프백 해제신호로 선택하여 출력하는 반전부(2)와, 데이타 선택신호의 제어에 의하여 주데이타와 반전부에서 출력되는 신호중의 하나를 선택하여 송신하는 데이타 선택부 (3) 와, 데이타 선택부 (3) 에서 보내온 데이터를 직렬 변환 저장하는 직렬/병렬 데이터 저장회로(4)와 저장된 데이터로부터 X6+ X4+ 1 루프백 패턴이 맞는지를 검사를 하는 루프백 감시부(5)와 루프백 해제 신호를 감시하는 루프백 해제 감시부(6)와 루프백 요구신호가 일정시간 들어오면 루프백 요구가 래칭이 되어 계속 유지되는 루프백 래칭부(7)와 루프백 기능을 실행하는 루프백 실행부(8)와 루프백 패턴의 오류 방지를 위한 동일 데이터 감시부(9)와 수신클럭으로부터 시스팀에 필요한 클럭을 발생 및 제어하는 제어클럭부(10)로 구성되는 루프백 장치를 제공한다.A random pattern generator 1 for generating a random pattern of X 6 + X 4 + 1 and an inverting unit 2 for selecting and outputting the random pattern as a loopback request signal or a loopback release signal under the control of a loopback selection signal, Data selection unit (3) for selecting and transmitting one of the main data and the signal output from the inverting unit under control of the data selection signal, and serial / parallel data storage for serially converting and storing data sent from the data selection unit (3). The loopback monitoring unit 5 for checking whether the X 6 + X 4 + 1 loopback pattern is correct from the circuit 4 and the stored data, the loopback release monitoring unit 6 for monitoring the loopback release signal, and the loopback request signal for a predetermined time The loopback latching unit 7 keeps loopback requests latched upon entering, loopback execution unit 8 that executes the loopback function, and the same data monitoring unit 9 for preventing errors of the loopback pattern. And a control clock unit 10 for generating and controlling a clock required for the system from the reception clock.
본 발명의 또 다른 실시예는Another embodiment of the present invention
(a) 랜덤 패턴을 발생시키는 단계와,(a) generating a random pattern,
(b) 루프백 선택신호의 제어에 의하여 상기 랜덤 패턴을 루프백요구신호 또는 루프백 해제신호로 선택하여 출력하는 단계와,(b) selecting and outputting the random pattern as a loopback request signal or a loopback release signal by controlling the loopback selection signal;
(c) 데이타 선택신호의 제어에 의하여 주데이타와 단계 (b) 에서 출력되는 신호중의 하나를 선택하여 송신하는 단계와,(c) selecting and transmitting one of main data and a signal output in step (b) by controlling the data selection signal;
(d) 단계 (c) 에서 직렬로 출력되는 데이타 신호를 수신하여 병렬 데이타 신호로 변환하는 단계와,(d) receiving a data signal output in series in step (c) and converting the data signal into a parallel data signal;
(e) 단계 (d) 의 출력 신호가 상기 루프백 요구신호 또는 루프백 해제신호중에서 어느 것인지를 감지하는 단계와,(e) detecting whether the output signal of step (d) is the loopback request signal or the loopback release signal;
(f) 상기 루프백 요구신호가 일정시간 들어오면 루프백 요구 신호를 계속 유지하여 래칭시키는 단계와,(f) maintaining and latching the loopback request signal when the loopback request signal comes in for a predetermined time;
(g) 단계 (f) 의 래칭된 신호를 수신하여 루프백 기능을 실행하는 단계를 구비하는 루프백 방법을 제공한다.(g) providing a loopback method comprising receiving the latched signal of step (f) and executing a loopback function.
본 발명의 또 다른 실시예에서는, 동일한 패턴의 데이터가 연속적으로 수신되었을 경우, 이를 루프백 패턴으로 오인함을 방지하기 위하여 동일 데이타 여부를 감지하는 단계를 단계 (e) 와 단계 (f) 사이에 더 구비한다.In another embodiment of the present invention, if data of the same pattern is received continuously, detecting whether or not the same data is included between step (e) and step (f) to prevent a mistake in the loopback pattern. Equipped.
이하 도면을 참조하여 본 발명에 대하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1 은 랜덤패턴을 이용한 루프백 송신부 구성도이다.1 is a block diagram of a loopback transmitter using a random pattern.
도시된 바와같이, 랜덤 패턴 발생기(1) 는 송신 클럭(64kbps×N 클럭) 으로부터 시프트되는 데이터 되돌려짐 효과로 X6+ X4+ 1 패턴을 발생시킨다. 본 발명의 실시에 있어서, X6+ X4+ 1 패턴을 사용하였지만, 다른 종류의 랜덤 패턴도 가능하다.As shown, the random pattern generator 1 generates an X 6 + X 4 + 1 pattern with a data return effect shifted from the transmission clock (64 kbps x N clock). In the practice of the present invention, although the X 6 + X 4 + 1 pattern is used, other kinds of random patterns are possible.
랜덤 패턴 발생기(1) 로부터 발생된 패턴 신호는 반전회로(2) 에 인가된다. 반전회로 (2)는 루프백 선택신호도 수신하며, 패턴신호와 루프백 선택신호를 XOR 연산처리한다.The pattern signal generated from the random pattern generator 1 is applied to the inversion circuit 2. The inversion circuit 2 also receives a loopback selection signal and performs an XOR operation on the pattern signal and the loopback selection signal.
데이타 선택부 (3)는 반전회로(2) 의 출력신호와 주데이타 신호를 수신한다. 이 두개의 신호중 하나가 제어신호인 데이타 선택신호에 의하여 선택되어 송신 데이타로 출력된다.The data selector 3 receives the output signal of the inverting circuit 2 and the main data signal. One of these two signals is selected by a data selection signal which is a control signal and output as transmission data.
랜덤 패턴을 이용한 루프백 송신부의 동작은 다음과같다.The operation of the loopback transmitter using the random pattern is as follows.
랜덤 패턴 발생기(1) 로부터 발생되는 패턴은 루프백 요구 패턴이고 이는 반전회로(2)에 인가된다.The pattern generated from the random pattern generator 1 is a loopback request pattern which is applied to the inversion circuit 2.
루프백 선택신호가 0인 경우, 반전회로(2) 의 출력은 루프백 패턴이 된다. 루프백 선택신호가 1인 경우, XOR 연산을 수행하는 반전회로(2)에 의하여 패턴발생기로부터의 출력신호는 반전되어 루프백 해제 요구 패턴으로 출력된다.When the loopback selection signal is zero, the output of the inversion circuit 2 becomes a loopback pattern. When the loopback selection signal is 1, the output signal from the pattern generator is inverted by the inversion circuit 2 performing the XOR operation and outputted as the loopback release request pattern.
그 다음, 루프백 해제 요구 패턴 또는 루프백 패턴을 데이터 선택부(3) 에 인가하여 주 데이터 대신에 일정시간 데이터 선택신호를 1로 선택하여 루프백 요구나 해제 패턴을 상대방측으로 전송할 수 있다. 이때, 주 데이터를 전송할 것인지 루프백 패턴 또는 루프백 해제 패턴을 전송할 것인지는 데이터전송부에서 선택신호에 의해 선택된다.Then, the loopback release request pattern or the loopback pattern is applied to the data selector 3 to select the data selection signal as 1 instead of the main data to transmit the loopback request or release pattern to the other party. At this time, whether to transmit the main data, the loopback pattern, or the loopback release pattern is selected by the selection signal in the data transmitter.
도 2 는 랜덤패턴을 이용한 루프백 수신부 구성도이다.2 is a block diagram of a loopback receiver using a random pattern.
수신부에서는 송신부에서 보내온 데이터를 직렬/병렬 변환 저장하는 직렬/병렬 데이터 저장회로(4) 를 구비한다. 직렬/병렬 데이터 저장회로(4) 에서 출력되는 신호는 루프백 감시부(5)는 X6+ X4+ 1 패턴이 맞는지 여부를 검사한다. 저장된 데이터로부터 검사를 하여 에러가 없을 시, 이 에러가 없는 시간이 일정시간 흐르는 경우 루프백 감시 신호는 루프백 요구를 한다.The receiver includes a serial / parallel data storage circuit 4 for serial / parallel conversion and storing the data sent from the transmitter. For the signal output from the serial / parallel data storage circuit 4, the loopback monitor 5 checks whether the X 6 + X 4 + 1 pattern is correct. If there is no error after checking from the stored data, if the error free time passes for a certain time, the loopback monitoring signal makes a loopback request.
이와 반대로 X6+ X4+ 1 의 반전된 신호를 감지하는 루프백 해제 감지부(6)는 루프백 해제 신호 X6+ X4+ 1 의 반전 패턴이 일정시간 수신되었을 때 루프백 해제 요구를 한다.In contrast to the loop-back release detection section 6 loop-back release request when the inverted pattern of the loop-back release signal X 6 + X 4 + 1 is received a predetermined time to sense the inverted signal of the X 6 + X 4 + 1.
루프백 감지부(5)와 루프백 해제 감지부(6)로부터 각각 출력되는 루프백 요구신호와 루프백 해제신호는 루프백 래칭부(7)에 인가된다.The loopback request signal and the loopback release signal respectively output from the loopback detector 5 and the loopback release detector 6 are applied to the loopback latching unit 7.
루프백 요구신호가 루프백 래칭부(7)에 일정시간 들어오면 루프백 요구가 래칭이 되어 루프백 요구가 계속 유지된다. 반대로, 루프백 해제 요구신호가 들어왔을 경우에는 루프백 해제 상태로 계속 유지된다. 루프백 래칭부 (7) 로부터 출력되는 루프백 감지 신호 (루프백 요구신호 또는 루프백 해제 요구신호)는 루프백 실행부(8)로 인가된다. 루프백 실행부(8) 는 루프백 래칭부를 통하여 일정시간 루프백 신호를 감지하여 루프백 요구신호가 입력되면 수신된 데이타를 송신 데이타로 되돌려 주거나, 루프백 감지신호가 일정시간 감지되면 주데이타를 그대로 송신 데이타에 인가함으로써 루프백, 루프백 해제를 구현할 수 있다.When the loopback request signal enters the loopback latching section 7 for a predetermined time, the loopback request is latched and the loopback request is maintained. On the contrary, when the loopback release request signal is received, the loopback release state is maintained. The loopback detection signal (loopback request signal or loopback release request signal) output from the loopback latching section 7 is applied to the loopback execution section 8. The loopback execution unit 8 detects the loopback signal for a predetermined time through the loopback latching unit and returns the received data to the transmission data when the loopback request signal is input, or applies the main data to the transmission data as it is when the loopback detection signal is detected for a predetermined time. By doing so, loopback and loopback cancellation can be implemented.
동일데이타감시부(9)에서는 연속적으로 동일한 패턴인 데이터 (예를들어 전부 0)가 수신되었을 때, 이를 루프백 패턴으로 오인함을 방지하기 위해서 동일한 데이터일 경우 루프백 감지부 (5) 또는루프백 해제 감지부(6)에 1 을 인가하여 오류를 방지할 수 있다.The same data monitoring unit 9 detects the loopback detection unit 5 or the loopback release when the same data is received in order to prevent a mistake in the data of the same pattern (for example, all 0s) in the loopback pattern. The error can be prevented by applying 1 to the unit 6.
제어클럭부(10)에서는 수신클럭으로부터 클럭을 분주하여 시스팀에 필요한 클럭으로 만들고 제어하는 역할을 수행한다.The control clock unit 10 divides the clock from the reception clock to make a clock required for the system and controls the clock.
이상에서 알 수 있는 바와같이, 랜덤 패턴을 이용한 본 발명의 루프백 신호방식은 다른 망에서도 루프백 기능을 실행할 수 있으며, T1(1.5M)과 E1(2M)의 혼합망에서도 64kbps×N 고속데이타의 루프백 기능도 수행할 수도 있다. 또한 신호 비트의 오류에 관계없이 루프백에 대한 안정성이 매우 강하며 DACS 연동시 신호교환 기능의 로드를 줄일수 있다.As can be seen from the above, the loopback signaling method of the present invention using a random pattern can execute the loopback function in another network, and loopback of 64 kbps × N fast data even in a mixed network of T1 (1.5M) and E1 (2M). It can also perform a function. In addition, the stability of loopback is very strong regardless of error of signal bit, and it can reduce the load of signal exchange function when DACS interworking.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980043428A KR100290724B1 (en) | 1998-10-17 | 1998-10-17 | Loopback Device and its Method Using Random Pattern in 64KBPS × N High-Speed Data Network |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980043428A KR100290724B1 (en) | 1998-10-17 | 1998-10-17 | Loopback Device and its Method Using Random Pattern in 64KBPS × N High-Speed Data Network |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000026056A KR20000026056A (en) | 2000-05-06 |
KR100290724B1 true KR100290724B1 (en) | 2001-07-12 |
Family
ID=19554325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980043428A KR100290724B1 (en) | 1998-10-17 | 1998-10-17 | Loopback Device and its Method Using Random Pattern in 64KBPS × N High-Speed Data Network |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100290724B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0176401B1 (en) * | 1996-03-19 | 1999-05-15 | 유기범 | Data receive circuit of loop back test |
-
1998
- 1998-10-17 KR KR1019980043428A patent/KR100290724B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0176401B1 (en) * | 1996-03-19 | 1999-05-15 | 유기범 | Data receive circuit of loop back test |
Also Published As
Publication number | Publication date |
---|---|
KR20000026056A (en) | 2000-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1270539A (en) | Fault location system for a digital transmission line | |
US4200838A (en) | Apparatus for evaluating the error rate of binary digital signals | |
US4756005A (en) | Digital signal regenerator arranged for fault location | |
KR980007155A (en) | Method and apparatus using data processing system for multilevel data communication providing self clocking | |
KR100290724B1 (en) | Loopback Device and its Method Using Random Pattern in 64KBPS × N High-Speed Data Network | |
US5619532A (en) | Digital communication system | |
US6192093B1 (en) | Enhanced CIMT coding system and method with automatic word alignment for simplex operation | |
DK162675B (en) | DIGITAL TRANSMISSION SYSTEM | |
US6657953B1 (en) | Signal loopback device | |
JPS6334662B2 (en) | ||
US5072448A (en) | Quasi-random digital sequence detector | |
US5347522A (en) | Method and apparatus for detecting pseudo noise pattern for remote loopback test | |
KR100199959B1 (en) | Method and apparatus for ghecking parity in cdma system | |
JPS5840383B2 (en) | Line control method for data transmission equipment | |
KR100246560B1 (en) | Error detecting device | |
JPS63108828A (en) | Monitoring method for digital line | |
KR970002188B1 (en) | A monitoring device of pseudo container path | |
KR0130416B1 (en) | Apparatus for testing space division switch of exchange | |
KR0176401B1 (en) | Data receive circuit of loop back test | |
KR100260300B1 (en) | Apparatus for testing digital data transmitting state | |
KR100213256B1 (en) | 5 bit and 16 bit cyclic redundancy check circuit | |
KR100425986B1 (en) | Method for Loop-Back Cut-over of AMI-coded Link in Communication System | |
JPH08274763A (en) | Delay time measuring instrument | |
DK154250B (en) | ALPHABET / CODE CONVERSION FOR A DIGITAL TRANSMISSION PLANT | |
KR19990017963U (en) | Internal processing communication path test apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20100302 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |