KR100257674B1 - 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법 - Google Patents

이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법 Download PDF

Info

Publication number
KR100257674B1
KR100257674B1 KR1019970082204A KR19970082204A KR100257674B1 KR 100257674 B1 KR100257674 B1 KR 100257674B1 KR 1019970082204 A KR1019970082204 A KR 1019970082204A KR 19970082204 A KR19970082204 A KR 19970082204A KR 100257674 B1 KR100257674 B1 KR 100257674B1
Authority
KR
South Korea
Prior art keywords
processor board
flash memory
program
response message
received
Prior art date
Application number
KR1019970082204A
Other languages
English (en)
Other versions
KR19990061911A (ko
Inventor
황성근
이금영
Original Assignee
송재인
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 송재인, 엘지정보통신주식회사 filed Critical 송재인
Priority to KR1019970082204A priority Critical patent/KR100257674B1/ko
Priority to US09/190,614 priority patent/US6072726A/en
Priority to CN98125612A priority patent/CN1132101C/zh
Publication of KR19990061911A publication Critical patent/KR19990061911A/ko
Application granted granted Critical
Publication of KR100257674B1 publication Critical patent/KR100257674B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 플레쉬 메모리 복사방법에 관한 것으로, 특히 플레쉬 메모리(Flash Memory)를 사용하는 이중화된 프로세서 보드에서 플레쉬 메모리를 복사함으로써 별도의 플레쉬 메모리 복사장치를 사용하지 않더라도 플레쉬 메모리를 신속, 정확하게 복사하도록 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법에 관한 것이다.
종래에는 플레쉬 메모리에 프로그램을 복사하여 사용하는 경우 이피롬 라이터를 이용하여 복사하는데, 한 번에 다량의 플레쉬 메모리를 복사하는 이피롬 라이터는 매우 고가이므로 경제성이 저하되고, 또한 복사된 플레쉬 메모리에 해당 내용을 표시하는 ID라벨을 부착하는 과정에서 실수로 인하여 ID라벨이 바뀌어 부착되는 경우 해당 오류를 발견해 내기까지 장시간이 소요되어 프로세서 보드의 조립 효율성이 저하되며, 복사된 플레쉬 메모리를 프로세서 보드에 삽입하는 과정에서 다른 위치에 삽입하거나 플레쉬 메모리의 핀이 구부러져서 해당 프로세서 보드가 오동작하는 경우에 해당 원인을 찾아내기가 대단히 어렵기 때문에 프로세서 보드를 효율적으로 가동할 수 없다는 문제점이 있다.
본 발명은 플레쉬 메모리를 사용하는 이중화된 프로세서 보드에서 플레쉬 메모리를 복사하므로, 별도의 플레쉬 메모리 복사장치를 사용하지 않더라도 다량의 플레쉬 메모리를 복사할 수 있어 경제성이 향상된다. 또한, 이중화된 프로세서 보드상에 플레쉬 메모리를 삽입하여 복사해서 해당 프로세서 보드를 시스템에 그대로 실장하여 사용하므로, 복사된 플레쉬 메모리를 프로세서 보드에 삽입하는 과정에서 다른 위치에 삽입하거나 플레쉬 메모리의 핀이 구부러져서 해당 프로세서 보드가 오동작하는 등의 현상을 방지할 수 있어 프로세서 보드의 조립 효율성이 증가되는 효과가 있다.

Description

이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법
본 발명은 플레쉬 메모리 복사방법에 관한 것으로, 특히 플레쉬 메모리(Flash Memory)를 사용하는 이중화된 프로세서 보드에서 플레쉬 메모리를 복사함으로써 별도의 플레쉬 메모리 복사장치를 사용하지 않더라도 플레쉬 메모리를 신속, 정확하게 복사하도록 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법에 관한 것이다.
일반적으로 전전자 교환장치 등과 같은 시스템에는 다수개의 프로세서 보드를 구비하고 있는데, 이들 프로세서 보드에는 프로그램을 저장하고 있는 플레쉬 메모리가 장착되어 있다.
종래에는 이와같은 다량의 플레쉬 메모리에 프로그램을 복사하는 경우 이피롬 라이터(EPROM writer)와 같은 장비를 사용하여 복사하여 사용하였는데, 도1에 도시된 바와 같은 순서로 플레쉬 메모리에 프로그램을 복사하여 사용하였다.
먼저, 이피롬 러이터의 RAM에 프로그램을 로딩(loading)하고(스텝 S1), 이피롬 라이터에 플레쉬 메모리를 삽입한 후(스텝 S2), 이피롬 라이터의 RAM에 저장되어 있는 프로그램을 플레쉬 메모리에 복사하고(스텝 S3), 해당 플레쉬 메모리의 내용을 구별하기 위하여 플레쉬 메모리에 ID라벨을 부착한다(스텝 S4). 그리고, 해당 복사된 플레쉬 메모리를 프로세서 보드에 삽입하고(스텝 S5), 해당 프로세서 보드를 시스템에 실장한 후(스텝 S6), 플레쉬 메모리의 프로그램이 정상 동작하는 지의 여부를 시험하는데(스텝 S7), 플레쉬 메모리의 프로그램이 정상 동작하지 않는 경우에는 플레쉬 메모리의 핀(pin)이 정상적인지의 여부를 확인하여(스텝 S8), 플레쉬 메모리의 핀이 정상적이지 않으면 핀을 바르게 수정하고, 플레쉬 메모리의 핀이 정상적인 경우 플레쉬 메모리가 프로세서 보드상의 정확한 위치에 삽입되어 있는지의 여부를 확인한다(스텝 S9). 이때, 플레쉬 메모리가 프로세서 보드상의 정확한 위치에 삽입되어 있지 않은 경우에는 플레쉬 메모리의 위치를 수정하여 삽입하고(스텝 S13), 플레쉬 메모리가 프로세서 보드상의 정확한 위치에 삽입되어 있는 경우에는 플레쉬 메모리에 복사된 프로그램에 대응하는 ID라벨이 부착되어 있는지의 여부를 확인하여(스텝 S10), 복사된 프로그램에 대응하는 ID라벨이 부착되어 있지 않고 다른 ID라벨이 부착되어 있는 경우에는 ID라벨을 수정하여 부착하고 해당 플레쉬 메모리를 수정된 정확한 위치에 삽입하며(스텝 S14), 복사된 프로그램에 대응하는 ID라벨이 부착되어 있는 경우에는 프로그램 자체가 잘못된 것으로 판단하여 플레쉬 메모리에 복사된 프로그램을 수정한다(스텝 S11).
이상 설명한 바와같이 종래에는 플레쉬 메모리에 프로그램을 복사하여 사용하는 경우 이피롬 라이터를 이용하여 복사하는데, 한 번에 다량의 플레쉬 메모리를 복사하는 이피롬 라이터는 매우 고가이므로 경제성이 저하되고, 또한 복사된 플레쉬 메모리에 해당 내용을 표시하는 ID라벨을 부착하는 과정에서 실수로 인하여 ID라벨이 바뀌어 부착되는 경우 해당 오류를 발견해 내기까지 장시간이 소요되어 프로세서 보드의 조립 효율성이 저하되며, 복사된 플레쉬 메모리를 프로세서 보드에 삽입하는 과정에서 다른 위치에 삽입하거나 플레쉬 메모리의 핀이 구부러져서 해당 프로세서 보드가 오동작하는 경우에 해당 원인을 찾아내기가 대단히 어렵기 때문에 프로세서 보드를 효율적으로 가동할 수 없다는 문제점이 있다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 플레쉬 메모리를 사용하는 이중화된 프로세서 보드에서 플레쉬 메모리를 복사함으로써 별도의 플레쉬 메모리 복사장치를 사용함이 없이 플레쉬 메모리를 신속, 정확하게 복사해서 사용하도록 하는데 목적이 있다.
도1은 종래의 플레쉬 메모리 복사방법을 나타낸 흐름도.
도2는 본 발명에 따른 플레쉬 메모리 복사장치 구성도.
도3은 프로세서 보드의 실장 상태를 도시한 도.
도4는 본 발명에 따른 플레쉬 메모리 복사 과정을 도시한 흐름도.
도5는 액티브 프로세서 보드의 동작 과정을 나타낸 흐름도.
도6은 스탠바이 프로세서 보드의 동작 과정을 나타낸 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
PB1, PB2 : 프로세서 보드 10 : PC
본 발명에서는 이중화된 프로세서 보드를 사용하여 플레쉬 메모리를 복사하고 있는데, 본 발명에 따른 플레쉬 메모리 복사장치는 도2에 도시된 바와같이 이중화된 2개의 프로세서 보드(PB1, PB2)를 통신채널(CCH)을 통해 상호 접속하고, 해당 프로세서 보드(PB1, PB2)의 직렬 입출력 포트(SP)를 PC(10; Personal Computer)에 접솝하여 구성된다. 프로세서 보드(PB1, PB2)는 프로세서, RAM, ROM, 플레쉬 메모리, 그리고 기타 제어로직을 구비하여 구성되고, 이중화된 프로세서 보드(PB1, PB2)는 통신채널(CCH)을 통해 메세지를 상호간에 주고받으며, 직렬 입출력 포트(SB)를 통해 PC(10)와 통신한다. 이중화된 프로세서 보드(PB1, PB2)는 시스템에 실장되어 운용되는 경우 도3에 도시된 바와같이 시스템 랙(30)에 실장되어 운용되는데, 하나는 액티브 상태로 운용되어 주어진 기능을 수행하고, 다른 하나는 스탠바이 상태로 운용되다가 액티브 상태인 프로세서 보드측에 이상이 발생되는 경우 액티브 상태로 전환되어 주어진 기능을 수행한다.
이상과 같은 장치를 이용하여 플레쉬 메모리를 복사하는 경우의 전체적인 동작은 도4에 도시된 순서로 이루어진다.
두 개의 프로세서 보드(PB1, PB2) 모두에 프로그램 로딩된 플레쉬 메모리가 실장되어 있지 않은 상태에서 플레쉬 메모리에 프로그램을 복사하는 경우에는 스텝 S20부터 진행하고, 두 개의 프로세서 보드(PB1, PB2) 중에 하나의 프로세서 보드에 프로그램 로딩된 플레쉬 메모리가 실장되어 있는 상태에서 플레쉬 메모리에 프로그램을 복사하는 경우에는 스텝 S27부터 진행한다.
두 개의 프로세서 보드(PB1, PB2) 모두에 프로그램 로딩된 플레쉬 메모리가 실장되어 있지 않은 상태에서 플레쉬 메모리에 프로그램을 복사하는 경우의 동작을 설명하면, 먼저 프로세서 보드(PB1, PB2)에 프로그램이 로딩되어 있지않은 플레쉬 메모리를 삽입하고(스텝 S20), PC(10)가 액티브 프로세서 보드측의 플레쉬 메모리에 프로그램을 로딩한후(스텝 S21), 해당 플레쉬 메모리에 로딩된 프로그램이 정상적으로 실행되는 지의 여부를 시험한다(스텝 S22). 이때, 플레쉬 메모리에 로딩된 프로그램이 정상 실행되면 PC(10)는 모니터 화면에 해당 메세지를 표시하여 정상 실행됨을 알려주고, 이에따라 PC(10)를 통해 플레쉬 메모리 복사명령을 입력하면(스텝 S23), 액티브 프로세서 보드의 플레쉬 메모리에 저장된 프로그램이 스탠바이 프로세서 보드측 플레쉬 메모리에 복사되고, 플레쉬 메모리에 대한 프로그램 복사가 완료되면 복사가 정상적으로 이루어 졌는지를 확인시키기 위하여 플레쉬 메모리의 체크 섬(Check Sum)값을 출력하는데(스텝 S24), 체크 섬값이 틀린 경우 해당 플레쉬 메모리의 위치를 확인할 수 있게 출력한다. 그리고, 액티브 상태의 프로세서 보드를 스탠바이 상태로 전환하고 스탠바이 상태의 프로세서 보드를 액티브 상태로 전환함으로써 두 프로세서 보드의 동작상태를 상호 전환하고(스텝 S25), 복사된 플레쉬 메모리의 프로그램이 정상적으로 실행되는 지의 여부를 시험한후(스텝 S26), 해당 프로그램의 정상 실행 여부를 확인할 수 있도록 해당 메세지를 PC(10)의 모니터에 출력한다.
또한, 두 개의 프로세서 보드(PB1, PB2) 중에 하나의 프로세서 보드에 프로그램 로딩된 플레쉬 메모리가 실장되어 있는 상태에서 플레쉬 메모리에 프로그램을 복사하는 경우에는, 프로그램 로딩된 플레쉬 메모리가 삽입되어 있는 프로세서 보드를 PC(10)에 접속하고(스텝 S27), 프로그램 복사할 플레쉬 메모리가 삽입된 프로세서 보드를 PC(10)에 접속한후(스텝 S28), 프로그램 로딩된 플레쉬 메모리가 삽입되어 있는 프로세서 보드를 액티브 프로세서 보드로 지정하고, 프로그램 복사할 플레쉬 메모리가 삽입된 프로세서 보드를 스탠바이 프로세서 보드로 지정하여, 액티브 프로세서 보드의 플레쉬 메모리에 저장된 프로그램의 정상 실행 여부를 시험한후(스텝 S22), 상술한 바와 마찬가지로 스텝 S23으로부터 스텝 S26까지의 동작을 수행한다.
한편, 플레쉬 메모리의 내용을 복사하는 경우에 대한 액티브 프로세서 보드에서의 상세 동작을 도5를 참조하여 설명하면 다음과 같다.
먼저, 액티브 프로세서 보드는 PC(10)로부터 플레쉬 메모리 복사명령이 입력되는 경우(스텝 S30), 복사할 플레쉬 메모리와 복사할 방향을 선택할 것을 지시하는 선택메뉴를 PC(10)의 모니터에 출력하는데, 이때 PC(10)를 통해 복사할 플레쉬 메모리 번호와, 스탠바이 프로세서 보드측에 복사할 것을 지시하는 복사방향이 선택되면(스텝 S31), 스탠바이 프로세서 보드측에 복사시작 메세지를 전송하고(스텝 S32), 소정시간(약 5초)이 설정된 제1 응답 대기 타이머를 등록한후(스텝 S33), 제1 응답 대기 타이머의 설정시간 이내에 스탠바이 프로세서 보드로부터 제1 응답 메세지가 인가되는 지의 여부를 확인하여(스텝 S34), 설정시간 이내에 제1 응답 메세지가 수신되지 않으면 스탠바이 프로세서 보드측에 복사시작 메세지를 3회까지 전송하되, 복사시작 메세지를 3회까지 전송해도 스탠바이 프로세서 보드로부터 제1 응답 메세지를 인가받지 못하면 상대 프로세서 보드가 비정상 상태에 있음을 알리는 메세지를 PC(10)에 출력한다(스텝 S48, S49). 한편, 상기 스텝 S34에서 액티브 프로세서 보드가 스탠바이 프로세서 보드로 부터의 제1 응답 메세지를 인가받으면, 제1 응답 대기 타이머의 등록을 취소하고(스텝 S35), 복사 대상 플레쉬 메모리의 내용을 1패킷(1패킷은 24byte)씩 연속적으로 16패킷 만큼 읽어내어 순서대로 스탠바이 프로세서측에 전송하는데(스텝 S36), 1패킷을 전송하는 즉시 소정시간(약 5초)이 설정된 제2 응답 대기 타이머를 등록한후(스텝 S37), 제2 응답 대기 타이머의 설정시간 이내에 스탠바이 프로세서 보드로부터 제2 응답 메세지가 인가되는 지의 여부를 확인하여(스텝 S38), 설정시간 이내에 제2 응답 메세지가 수신되지 않으면 복사 대상 플레쉬 메모리의 내용 16패킷을 1패킷씩 연속적으로 스탠바이 프로세서 보드측에 3회까지 전송하되, 복사 대상 플레쉬 메모리의 내용을 3회까지 전송해도 스탠바이 프로세서 보드로부터 제2 응답 메세지를 인가받지 못하면 상대 프로세서 보드가 비정상 상태에 있음을 알리는 메세지를 PC(10)에 출력한다(스텝 S50, S51). 한편, 상기 스텝 S38에서 액티브 프로세서 보드가 스탠바이 프로세서 보드로 부터의 제2 응답 메세지를 인가받으면, 제2 응답 대기 타이머의 등록을 취소하고(스텝 S39), 현재의 플레쉬 메모리 복사 진행률을 PC(10)에 출력하면서(스텝 S40), 16패킷의 정상적인 송신이 확인되면(스텝 S41), 전송할 내용이 더 있는지의 여부를 확인하여(스텝 S42), 전송할 내용이 더 있으면 상기 스텝 S35로 귀환하여 반복 동작을 수행하고, 전송할 내용이 더이사 없으면 스탠바이 프로세서 보드측에 종료 메세지를 전송하고(스텝 S43), 소정시간이 설정된 제3 응답 대기 타이머를 등록한후(스텝 S44), 제3 응답 대기 타이머의 설정시간 이내에 스탠바이 프로세서 보드로부터 제3 응답 메세지가 인가되는 지의 여부를 확인하여(스텝 S45), 설정시간 이내에 제3 응답 메세지가 수신되지 않으면 종료 메세지를 스탠바이 프로세서 보드측에 3회까지 전송하되, 종료 메세지를 3회까지 전송해도 스탠바이 프로세서 보드로부터 제3 응답 메세지를 인가받지 못하면 상대 프로세서 보드가 비정상 상태에 있음을 알리는 메세지를 PC(10)에 출력한다(스텝 S52, S53). 한편, 상기 스텝 S45에서 액티브 프로세서 보드가 스탠바이 프로세서 보드로 부터의 제3 응답 메세지를 인가받으면, 제3 응답 대기 타이머의 등록을 취소하고(스텝 S46), 자신의 플레쉬 메모리에 대한 체크값과 스탬바이 프로세서 보드의 플레쉬 메모리에 대한 체크값을 비교하여 결과 데이타를 PC(10)의 모니터에 출력하는데(스텝 S47), 비교 결과 정상적인 경우에는 해당 플레쉬 메모리에 부착할 ID라벨값을 복사된 플레쉬 메모리 별로 PC(10)의 모니터에 출력하며, 비교 결과 정상적이지 않은 경우에는 해당 플레쉬 메모리 번호를 PC(10)의 모니터에 출력한다.
또한, 플레쉬 메모리의 내용을 복사하는 경우에 액티브 프로세서 보드가 상기 도5의 순서로 동작함에 대응하여 동작 수행하는데, 스탠바이 프로세서 보드에서의 상세 동작을 도6를 참조하여 설명하면 다음과 같다.
먼저, 스탠바이 프로세서 보드는 액티브 프로세서 보드로 부터의 복사시작 메세지를 수신하면(스텝 S60), 수신 버퍼를 초기화하고 복사시작 메세지에 포함된 수신 시작 주소를 기록한후(스텝 S61), 액티브 프로세서 보드측에 제1 응답 메세지를 전송하고(스텝 S62), 액티브 프로세서 보드로부터 인가되는 복사 대상 플레쉬 메모리의 내용을 1패킷씩 연속적으로 16패킷을 수신하여(스텝 S63), 해당 수신된 패킷을 수신 버퍼에 저장하고(스텝 S64), 수신된 패킷의 순서번호를 저장하여(스텝 S65), 유실된 패킷이 없는지의 여부를 확인한다(스텝 S66). 이때, 스탠바이 프로세서 보드는 유실된 패킷이 있으면 액티브 프로세서 보드측에 16패킷의 재 전송을 요구하고(스텝 S76), 유실된 패킷이 없는 경우에는 수신버퍼가 풀(full) 상태인지의 여부를 확인한다(스텝 S67). 이 스텝 S67에서 스탠바이 프로세서 보드는 수신버퍼가 풀 상태로 되어있지 않으면 액티브 프로세서 보드측에 새로운 16패킷의 전송을 료구하고(스텝 S77), 수신버퍼가 풀 상태로 되어있으면 수신버퍼의 내용을 512바이트 단위로 플레쉬 메모리에 기록한후(스텝 S68), 기록한 플레쉬 메모리의 512바이트에 대한 체크 섬 값을 계산하고(스텝 S69), 기록한 수신버퍼의 512바이트에 대한 체크 섬 값을 계산하여(스텝 S70), 기록한 플레쉬 메모리와 수신버퍼의 체크 섬 값이 동일한 지의 여부를 확인하고(스텝 S71). 이때 스탠바이 프로세서 보드는 체크 섬 값이 동일하지 않은 경우에 2회까지 수신버퍼의 내용 512바이트를 플레쉬 메모리에 다시 기록하여 체크섬 값을 계산하여 비교하되, 2회 이상 체크 섬 값이 동일하지 않으면(스텝 S78), 플레쉬 메모리에 대한 기록을 중지하고(스텝 S79), 액티브 프로세서 보드측에 제2 응답 메세지를 전송한다(스텝 S80). 한편, 스탠바이 프로세서 보드는 상기 스텝 S71에서 체크 섬값이 동일한 경우 수신버퍼의 내용이 모두 플레쉬 메모리에 기록되었는 지의 여부를 확인하여(스텝 S72), 모두 기록되지 않은 경우에는 상기 스텝 S68로 귀환하여 반복 동작을 수행하고, 모두 기록된 경우에는 액티브 프로세서 보드측에 제2 응답 메세지를 전송하고(스텝 S73), 액티브 프로세서 보드로 부터의 종료 메세지가 수신되는 지의 여부를 확인한다(스텝 S74). 이때 스탠바이 프로세서 보드는 액티브 프로세서 보드로 부터의 종료 메세지가 수신되지 않는 경우에 상기 스텝 S60으로 귀환하여 반복 동작을 수행하고, 액티브 프로세서 보드로 부터의 종료 메세지가 수신되는 경우에는 액티브 프로세서 보드측에 제3 응답 메세지를 전송한후(스텝 S75), 동작 종료 한다.
이상 설명한 바와 같이, 본 발명은 플레쉬 메모리를 사용하는 이중화된 프로세서 보드에서 플레쉬 메모리를 복사하므로, 별도의 플레쉬 메모리 복사장치를 사용하지 않더라도 다량의 플레쉬 메모리를 복사할 수 있어 경제성이 향상된다. 또한, 이중화된 프로세서 보드상에 플레쉬 메모리를 삽입하여 복사해서 해당 프로세서 보드를 시스템에 그대로 실장하여 사용하므로, 복사된 플레쉬 메모리를 프로세서 보드에 삽입하는 과정에서 다른 위치에 삽입하거나 플레쉬 메모리의 핀이 구부러져서 해당 프로세서 보드가 오동작하는 등의 현상을 방지할 수 있어 프로세서 보드의 조립 효율성이 증가되는 효과가 있다.

Claims (8)

  1. 하나의 액티브 프로세서 보드와 적어도 하나의 스탠바이 프로세서 보드를 갖는 시스템의 플레쉬 메모리 복사 방법에 있어서,
    상기 각 프로세서 보드에 적어도 하나의 플레쉬 메모리를 삽입시키는 과정;
    상기 각 프로세서 보드를 상기 시스템에 접속시키는 과정;
    상기 액티브 프로세서 보드의 플레쉬 메모리에 프로그램을 로딩하는 과정; 및
    상기 액티브 프로세서 보드의 플레쉬 메모리로부터 상기 스탠바이 프로세서 보드의 플레쉬 메모리로의 프로그램 복사 명령을 입력하는 과정을 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사 방법.
  2. 플레쉬 메모리에 프로그램이 로드된 적어도 하나의 프로세서 보드를 갖는 시스템의 플레쉬 메모리 복사 방법에 있어서,
    상기 프로그램이 실장되어 있지 않은 다수의 프로세서 보드 각각에 적어도 하나의 플레쉬 메모리를 삽입하는 과정;
    상기 프로그램이 구비되어 있는 프로세서 보드를 액티브 프로세서 보드로 지정하고, 상기 프로그램이 구비되어 있지 않은 다수의 프로세서 보드를 스탠바이 프로세서 보드로 지정하는 과정;
    상기 액티브 프로세서 보드와 각 스탠바이 프로세서 보드를 상기 시스템에 접속시키는 과정; 및
    상기 액티브 프로세서 보드의 플레쉬 메모리에 로딩된 프로그램을 상기 스탠바이 프로세서 보드의 플레쉬 메모리에 복사하기 위한 명령을 입력받는 과정을 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사 방법.
  3. 제 1항에 있어서, 상기 프로그램이 상기 액티브 프로세서 보드의 플레쉬 메모리에 바르게 로드되었는 지를 시험하는 과정;
    상기 액티브 프로세서 보드의 플레쉬 메모리에 로딩된 프로그램이 상기 스탠바이 프로세서 보드의 플레쉬 메모리에 바르게 복사되었는 지를 확인하기 위한 체크 섬 값을 디스플레이하는 과정; 및
    상기 액티브 프로세서 보드를 새로운 스탠바이 프로세서 보드로 지정하고, 상기 스탠바이 프로세서 보드를 새로운 액티브 프로세서 보드로 지정하여 상기 프로세서 보드의 활동 모드를 전환시키는 과정을 더 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사 방법.
  4. 제 1항 또는 제 3항에 있어서, 상기 액티브 프로세서 보드의 동작 과정은 상기 스탠바이 프로세서 보드에 프로그램 복사 명령을 입력시키는 과정; 기설정된 시간내에 상기 복사 명령을 수신받은 스탠바이 프로세서 보드로부터 응답 메시지가 수신되었는 지를 판단하는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신되지 않는 경우에는 기설정된 횟수만큼 상기 스탠바이 프로세서 보드로 상기 복사 명령을 재전송시키는 과정; 상기 기설정된 횟수만큼 상기 복사 명령을 재전송시킨 후 상기 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 상기 스탠바이 프로세서 보드에 결함이 있다는 메시지를 전송시키는 과정; 상기 판단결과 상기 기설정된 시간내에 상기 응답 메시지가 수신된 경우에는 소정 패킷 단위의 프로그램을 전송시키는 과정; 기설정된 시간내에 상기 프로그램을 수신받은 스탠바이 프로세서 보드로부터 응답 메시지가 수신되었는 지를 판단하는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 기설정된 횟수만큼 상기 스탠바이 프로세서 보드로 상기 프로그램을 재전송시키는 과정; 상기 기설정된 횟수만큼 상기 프로그램을 재전송시킨 후 상기 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 상기 스탠바이 프로세서 보드에 결함이 있다는 메시지를 전송시키는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신된 경우에는 성공적으로 전송이 완료되었는 지를 확인하고 상기 스탠바이 프로세서 보드로 전송할 패킷이 더 있는 지를 판단하는 과정; 상기 판단 결과 전송할 패킷이 더 있는 경우에는 소정 패킷 단위의 프로그램을 전송시키는 과정; 상기 판단결과 전송할 패킷이 더 이상 존재하지 않을 경우에는 상기 스탠바이 프로세서 보드로 종료 명령을 전송시키는 과정; 기설정된 시간내에 상기 종료 명령을 수신받은 스탠바이 프로세서 보드로부터 응답 메시지가 수신되었는 지를 판단하는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 기설정된 횟수만큼 상기 스탠바이 프로세서 보드로 상기 종료 명령을 재전송시키는 과정; 및 상기 기설정된 횟수만큼 상기 종료 명령을 재전송시킨 후 상기 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 상기 스탠바이 프로세서 보드에 결함이 있다는 메시지를 전송시키는 과정을 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사 방법.
  5. 제 1항 또는 제 3항에 있어서, 상기 스탠바이 프로세서 보드의 동작 과정은 상기 액티브 프로세서 보드로부터 복사 명령을 수신받아, 수신 버퍼를 초기화시키고, 상기 복사 명령에 대한 응답 메시지 전송시키는 과정; 상기 액티브 프로세서 보드로부터 전송되는 소정 패킷 단위의 프로그램을 상기 수신 버퍼에 저장하고, 상기 소정 패킷의 순번을 저장하는 과정; 상기 순번에 의거하여 유실된 패킷이 있는 지를 확인하는 과정; 유실된 패킷이 있는지를 확인하는 과정; 유실된 패킷이 존재하는 경우에는 상기 소정 패킷을 재전송할 것을 요구하는 과정; 유실된 패킷이 존재하지 않는 경우에는 상기 수신 버퍼가 풀상태인 지를 확인하는 과정; 상기 수신 버퍼가 풀 상태가 아닌 경우에는 새로운 전송 패킷을 요구하는 과정; 상기 수신 버퍼가 풀 상태인 경우에는 상기 수신 버퍼에 저장되어 있는 소정 패킷을 상기 스탠바이 프로세서 보드의 플레쉬 메모리에 기록하는 과정; 상기 플레쉬 메모리의 체크 섬 값을 계산하는 과정; 상기 수신 버퍼의 체크 섬 값을 계산하는 과정; 상기 수신 버퍼와 플레쉬 메모리의 체크 섬 값이 일치하는 지를 비교 판단하는 과정; 상기 판달결과 상기 체크 섬 값이 일치하지 않는 경우에는 상기 수신 버퍼에 저장되어 있는 소정 패킷을 기설정된 횟수만큼 상기 스탠바이 프로세서 보드의 플레쉬 메모리에 재기록하는 과정; 상기 판단결과 상기 체크 섬 값이 일치하는 경우에는 상기 수신 버퍼의 내용이 상기 플레쉬 메모리에 모두 기록되었는지 확인하여 상기 프로그램에 대한 응답 메시지를 전송시키는 과정; 및 상기 액티브 프로세서로부터 종료 명령이 수신되었는 지를 검사하여 상기 종료 명령이 수신된 경우에는 상기 종료 명령에 대한 응답 메시지를 전송시키는 과정을 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법.
  6. 제 2항에 있어서, 상기 프로그램이 상기 액티브 프로세서 보드의 플레쉬 메모리에 바르게 로드되었는지 지를 시험하는 과정;
    상기 액티브 프로세서 보드의 플레쉬 메모리에 로딩된 프로그램이 상기 스탠바이 프로세서 보드의 플레쉬 메모리에 바르게 복사되었는 지를 확인하기 위한 체크 섬 값을 디스플레이하는 과정; 및
    상기 액티브 프로세서 보드를 새로운 스탠바이 프로세서 보드로 지정하고, 상기 스탠바이 프로세서 보드를 새로운 액티브 프로세서 보드로 지정하여 상기 프로세서 보드의 활동 모드를 전환시키는 과정을 더 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사 방법.
  7. 제 2항 또는 제 6항에 있어서, 상기 액티브 프로세서 보드의 동작 과정은 상기 스탠바이 프로세서 보드에 프로그램 복사 명령을 입력시키는 과정; 기설정된 시간내에 상기 복사 명령을 수신받은 스탠바이 프로세서 보드로부터 응답 메시지가 수신되었는 지를 판단하는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 기설정된 횟수만큼 상기 스탠바이 프로세서 보드로 상기 복사 명령을 재전송시키는 과정; 상기 기설정된 횟수만큼 상기 복사 명령을 재전송시킨 후 상기 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 상기 스탠바이 프로세서 보드에 결함이 있다는 메시지를 전송시키는 과정; 상기 판단결과 상기 기설정된 시간내에 상기 응답 메시지가 수신된 경우에는 소정 패킷단위의 프로그램을 전송시키는 과정; 기설정된 시간내에 상기 프로그램을 수신받은 스탠바이 프로세서 보드로부터 응답 메시지가 수신되었는 지를 판단하는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 기설정된 횟수만큼 상기 스탠바이 프로세서 보드로 상기 프로그램을 재전송시키는 과정; 상기 기설정된 횟수만큼 상기 프로그램을 재전송시킨 후 상기 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 상기 스탠바이 프로세서 보드에 결함이 있다는 메시지를 전송시키는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신된 경우에는 성공적으로 전송이 완료되었는 지를 확인하고 상기 스탠바이 프로세서 보드로 전송할 패킷이 더 있는 지를 판단하는 과정; 상기 판단결과 전송할 패킷이 더 있는 경우에는 소정 패킷 단위의 프로그램을 전송시키는 과정; 상기 판단결과 전송할 패킷이 더 이상 존재하지 않을 경우에는 상기 스탠바이 프로세서 보드로 종료 명령을 전송시키는 과정; 기설정된 시간내에 상기 종료 명령을 수신받은 스탠바이 프로세서 보드로부터 응답 메시지가 수신되었는 지를 판단하는 과정; 상기 판단결과 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 기설정된 횟수만큼 상기 스탠바이 프로세서 보드로 상기 종료 명령을 재전송시키는 과정; 및 상기 기설정된 횟수만큼 상기 종료 명령을 재전송시킨 후 상기 기설정된 시간내에 상기 응답 메시지가 수신되지 않은 경우에는 상기 스탠바이 프로세서 보드에 결함이 있다는 메시지를 전송시키는 과정을 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사 방법.
  8. 제 2항 또는 제 6항에 있어서, 상기 스탠바이 프로세서 보드의 동작 과정은 상기 액티브 프로세서 보드로부터 복사 명령을 수신받아, 수신 버퍼를 초기화시키고, 상기 복사 명령에 대한 응답 메시지 전송시키는 과정; 상기 액티브 프로세서 보드로부터 전송되는 소정 패킷 단위의 프로그램을 상기 수신 버퍼에 저장하고, 상기 소정 패킷의 순번을 저장하는 과정; 상기 순번에 의거하여 유실된 패킷이 있는지를 확인하는 과정; 유실된 패킷이 존재하는 경우에는 상기 소정 패킷을 재전송할 것을 요구하는 과정; 유실된 패킷이 존재하지 않는 경우에는 상기 수신 버퍼가 풀상태인 지를 확인하는 과정; 상기 수신 버퍼가 풀 상태가 아닌 경우에는 새로운 전송 패킷을 요구하는 과정; 상기 수신 버퍼가 풀 상태인 경우에는 상기 수신 버퍼에 저장되어 있는 소정 패킷을 상기 스탠바이 프로세서 보드의 플레쉬 메모리에 기록하는 과정; 상기 플레쉬 메모리의 체크 섬 값을 계산하는 과정; 상기 수신 버퍼의 체크 섬 값을 계산하는 과정; 상기 수신 버퍼와 플레쉬 메모리의 체크 섬 값이 일치하는 지를 비교 판단하는 과정; 상기 판단결과 상기 체크 섬 값이 일치하지 않는 경우에는 상기 수신 버퍼에 저장되어 있는 소정 패킷을 기설정된 횟수만큼 상기 스탠바이 프로세서 보드의 플레쉬 메모리에 재기록 하는 과정; 상기 판단결과 상기 체크 섬 값이 일치하는 경우에는 상기 수신 버퍼의 내용이 상기 플레쉬 메모리에 모두 기록되었는지 확인하여 상기 프로그램에 대한 응답 메시지를 전송시키는 과정; 및 상기 액티브 프로세서로부터 종료 명령이 수신되었는 지를 검사하여 상기 종료 명령이 수신된 경우에는 상기 종료 명령에 대한 응답 메시지를 전송시키는 과정을 구비하여 이루어지는 것을 특징으로 하는 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사 방법.
KR1019970082204A 1997-12-31 1997-12-31 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법 KR100257674B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970082204A KR100257674B1 (ko) 1997-12-31 1997-12-31 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법
US09/190,614 US6072726A (en) 1997-12-31 1998-11-12 Method for copying flash memory with duplexed processor board
CN98125612A CN1132101C (zh) 1997-12-31 1998-12-18 利用双处理器主板复制闪速存储器的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970082204A KR100257674B1 (ko) 1997-12-31 1997-12-31 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법

Publications (2)

Publication Number Publication Date
KR19990061911A KR19990061911A (ko) 1999-07-26
KR100257674B1 true KR100257674B1 (ko) 2000-06-01

Family

ID=19530800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970082204A KR100257674B1 (ko) 1997-12-31 1997-12-31 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법

Country Status (3)

Country Link
US (1) US6072726A (ko)
KR (1) KR100257674B1 (ko)
CN (1) CN1132101C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6301656B1 (en) * 1999-01-11 2001-10-09 Alcatel Usa Sourcing, L.P. Method and apparatus for initial programming of flash based firmware
US20230350823A1 (en) * 2022-04-27 2023-11-02 Dell Products L.P. Validation of component placement in an information handling system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0011119A1 (de) * 1978-10-12 1980-05-28 WLW-Elektrotechnik GmbH & Co. KG Anzeige- und Bedienungselement
US5652886A (en) * 1994-10-03 1997-07-29 United Technologies Corporation System for loading a boot program into an initially blank programmable memory of a microprocessor using state machine and serial bus

Also Published As

Publication number Publication date
KR19990061911A (ko) 1999-07-26
US6072726A (en) 2000-06-06
CN1132101C (zh) 2003-12-24
CN1226029A (zh) 1999-08-18

Similar Documents

Publication Publication Date Title
US5008814A (en) Method and apparatus for updating system software for a plurality of data processing units in a communication network
US4788637A (en) Communication control apparatus
US4507782A (en) Method and apparatus of packet switching
EP0474058A2 (en) Problem analysis of a node computer with assistance from a central site
CN100571108C (zh) 用于在计算节点之间进行数据通信的系统和方法
KR100257674B1 (ko) 이중화 프로세서 보드를 이용한 플레쉬 메모리 복사방법
EP0330223B1 (en) Information distribution system
US6539338B1 (en) Self-diagnostic testing of a network interface adapter
JP3545659B2 (ja) プログラム更新方法および通信端末装置
JP5494028B2 (ja) スイッチ装置
JPH0744475A (ja) ダウンロード方法
JPH08202207A (ja) オプション機器接続状態検知装置
JP2000324195A (ja) ネットワークインタフェース更新システム、及びネットワークインタフェース更新方法
US7171395B1 (en) Method for operating a secondary computer, switching devices for flawless operation and corresponding programme
JPH05244230A (ja) データ伝送試験装置
KR100251702B1 (ko) 비동기 전송 모드 네트웍에서 특정 디바이스의 고장 진단 방법
USRE33181E (en) Data transmission system adapted to facilitate detection of safe receipt of a transmitted data frame by a receiving station
JPH09233150A (ja) シーケンスチャート作成装置
JPS62269528A (ja) 通信機能自己診断方式
CN117896421A (zh) 机器人测试方法、装置、存储介质和计算机设备
CN117687664A (zh) 一种dsp的在线升级配置方法及装置
JP2644571B2 (ja) 遠隔ｉｐｌ制御方式
CN116737281A (zh) 文件上注的方法、装置及存储介质
CN112214466A (zh) 分布式集群系统及数据写入方法、电子设备、存储装置
JPH08272752A (ja) 並列プロセッサ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120220

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee