CN100571108C - 用于在计算节点之间进行数据通信的系统和方法 - Google Patents

用于在计算节点之间进行数据通信的系统和方法 Download PDF

Info

Publication number
CN100571108C
CN100571108C CNB200610100088XA CN200610100088A CN100571108C CN 100571108 C CN100571108 C CN 100571108C CN B200610100088X A CNB200610100088X A CN B200610100088XA CN 200610100088 A CN200610100088 A CN 200610100088A CN 100571108 C CN100571108 C CN 100571108C
Authority
CN
China
Prior art keywords
signal
data
computing node
receiver
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB200610100088XA
Other languages
English (en)
Other versions
CN1901436A (zh
Inventor
阿尔佛雷多·阿尔德里古亚
格雷斯·A.·里克特
杰弗里·B.·威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Enterprise Solutions Singapore Pte Ltd
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1901436A publication Critical patent/CN1901436A/zh
Application granted granted Critical
Publication of CN100571108C publication Critical patent/CN100571108C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1803—Stop-and-wait protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

一种用于在第一计算节点和第二计算节点之间提供数据通信的冗余通信系统和方法。把发送器提供作为第一计算节点的一部分。把接收器提供作为第二计算节点的一部分。第一信号线路运送第一数据信号。第一信号线路把发送器与接收器电气耦合。第二信号线路运送作为第一信号的冗余的第二数据信号。第二信号线路把发送器与接收器电气耦合。所述接收器评估第一数据信号以便确定错误的存在，并且如果在第一数据信号中检测到错误，则第二节点使用第二数据信号。

Description

用于在计算节点之间进行数据通信的系统和方法
技术领域
本发明涉及数据通信，并且尤其涉及一种使用错误检查、时钟信号线路以及冗余数据信号线路、例如三条电线来在计算节点之间提供冗余串行通信通路的数据通信系统和方法。
背景技术
随着诸如多节点服务器之类的多节点计算系统变得越发得流行，对节点之间的可靠通信的需要也在不断增加。典型的多节点系统包括主要节点、其操作辅助于主要节点的一个或多个辅助节点，并且包括用于控制不同节点的多个服务处理器(或者其它系统管理硬件)。多节点计算系统的复杂性需要尖端的管理，以便使系统中的节点保持能够觉察到其它节点的状态。
节点之间的通信一般通过使用预定义的联网协议来实现，所述联网协议诸如是传输控制协议/网际协议(TCP/IP)。然而，使用诸如TCP/IP之类的协议的分组给节点之间的通信添加了不希望的等待时间(latency)。因为分组递送过程中的等待时间会在另一节点(节点B)重置或者遇到错误时在节点(节点A)中引起机器检查，所以这对于多节点计算系统而言是有问题的。对于正在操作的节点(节点A)来讲，合乎需要的是，使其具有实时数据以便防止它生成机器检查并且作用于非计划中的错误。
潜在的解决方案是在两个节点之间使用专用的通信线路。并行通信链路需要太多导电通路、例如电线，这需要更大的连接器，由此增加了成本并且用掉了节点连接器区域的重要部分。诸如以太网、通用异步接收器/发送器(Universal Asynchronous Receiver/Transmitter，UART)和IC间(Inter-IC，I2C)总线之类的串行接口均具有无助于解决上述问题的缺陷。例如，以太网需要数目巨大的逻辑(宏单元)和物理尺寸来实现。类似于以太网，使用UART也需要数目巨大的逻辑(宏单元)和物理尺寸来实现。这也增加了实现的成本。因此，把以太网和UART作为解决方案是不切实际的。I2C简单并且有助于进行低等待时间的通信，但是它没有提供任何方法用于检查或者处理数据传输中的错误。因而，无法确保无错误的分组递送。
另外，以太网、UART和I2C没有提供信号通路冗余。此外，如果链接通路有噪声，那么可以对时钟但不可以对数据使用时钟恢复。如果一条电线或者信号线路失效，那么端节点之间的通信会终止。因此，合乎需要的是，具有一种用于最小化节点之间的通信信号线路数量、但仍通过错误检查处理来提供冗余通路以及确保的分组递送的系统和方法。
发明内容
本发明致力于解决有关验证领域中的缺陷，并且提供了一种新颖的并且是非显而易见的多通信线路的通信系统和方法，其用于在多节点计算系统中的节点对之间进行通信。在这方面，所述系统利用例如3线信号通路的冗余信号通路、奇偶校验以及经修改后的I2C通信协议，来提供冗余且可靠的低等待时间的通信系统。
依照一个方面，本发明提供了一种冗余通信系统，用于在第一计算节点和第二计算节点之间提供数据通信。把发送器提供作为第一计算节点的一部分。把接收器提供作为第二计算节点的一部分。第一信号线路运送第一数据信号。第一信号线路把发送器与接收器电气耦合。第二信号线路运送作为第一信号的冗余的第二数据信号。第二信号线路把发送器与接收器电气耦合。所述接收器评估数据信号以便确定错误的存在，并且如果在第一数据信号中检测到错误，则第二节点使用第二数据信号。
依照另一方面，本发明提供了一种用于在第一计算节点和第二计算节点之间进行数据通信的方法，其中使用运送第一数据信号的第一信号线路把第一计算节点中的发送器与第二计算节点中的接收器电气耦合。使用运送第二数据信号的第二信号线路把第一通信节点中的发送器与第二通信节点中的接收器电气耦合，其中第二信号线路与第一信号线路是分开的。评估第一数据信号以便确定错误的存在。如果在第一数据信号中检测到错误，则使用第二数据信号。
依照又一方面，提供了一种机器可读的存储设备，所述设备上存储有计算机程序，所述计算机程序用于在第一节点和第二节点之间进行冗余数据通信，其中使用运送第一数据信号的第一信号线路把第一计算节点中的发送器与第二计算节点中的接收器电气耦合，并且使用运送第二数据信号的第二信号线路把第一通信节点中的发送器与第二通信节点中的接收器电气耦合，第二信号线路与第一信号线路是分开的。所述计算机程序包括指令集，当指令集由机器执行时，可使机器执行这样一种方法，所述方法包括：评估第一数据信号以便确定错误的存在，并且如果在第一数据信号中检测到错误，则使用第二数据信号。
本发明的另外方面的一部分将在随后的描述中阐述，一部分通过描述将会是显而易见的，或者可以通过实践本发明而获知。将借助于特别是在所附权利要求书中提出的元件和组合来实现并且完成本发明的各个方面。应该理解的是，先前的一般描述和随后的详细描述都仅仅是示例性的和说明性的，而不是用来限制要求保护的发明。
附图说明
并入此说明书中并且构成其一部分的附图示出了本发明的实施例，并且结合该描述一起用于解释本发明的原理。此处所示的实施例是当前优选的，然而，应该理解的是，本发明不局限于所示出的确切配置和手段，其中：
图1是依照本发明原理构造的通信系统的框图；
图2是现有技术的I2C通信系统的时序图；
图3是依照本发明原理构造的具有奇偶校验位的数据信号的时序图；
图4是依照本发明原理构造的每个均具有奇偶校验位的冗余数据信号的时序图；并且
图5是本发明的数据通信处理的流程图。
具体实施方式
有益的是，本发明提供了多线的通信系统和方法，其用于在多节点计算系统中的节点对之间进行通信。本发明提供了一种例如3线信号通路的冗余信号通路、奇偶校验以及经修改的I2C通信协议，以便提供适合于在节点之间进行通信的低等待时间的通信系统。
现在参考附图，其中相似的参考符号表示相似的元件，图1中示出了依照本发明原理构造的节点间(internodal)通信系统，并且其总体上以“10”来表示。节点间通信系统10包括计算节点12a和12b(此处合称为“节点12”)。节点12包括发送器14和接收器16。值得注意的是，虽然节点12a只示出了发送器14，而节点12b只示出了接收器16，虽然为了便于说明而没有在图1中示出，但是应该理解的是，节点12a包括接收器，而节点12b包括发送器。
在图1中示出的所述实施例中，发送器14和接收器16通过三个信号线路(例如，电线)电气连接，所述三个信号线路即为时钟信号18(SCL)、第一数据信号线路20(SDA)和第二数据信号线路22(SDB)。正如下面详细描述的那样，SDB 22运送作为由SDA 20运送的数据信号的冗余的数据信号。
节点12可以是任何计算设备，诸如可以在多节点服务器平台中找到。假定本领域普通技术人员应该理解的是，除发送器14和接收器16以外，节点12还包括诸如中央处理单元、易失性和非易失性存储器、输入/输出硬件和设备、内部总线等之类的其它硬件和软件组件，用于允许节点12执行其预定功能。节点12可以是例如服务器片(server blade)、服务处理器或者管理硬件等。
从硬件的角度来看，发送器14可以基于I2C技术。有益的是，这种配置提供了低传输等待时间的设计方案，所述设计方案需要很少的宏单元(逻辑)来实现。然而，不同于本发明的是，已知的I2C发送器和接收器被设置为支持单个数据信号线路。如图1所示，本发明的发送器和接收器提供了两个信号线路，即：SDA 20和SDB 22。这种双信号线路配置在传统的I2C系统上增加了另一信号线路。虽然需要额外的逻辑和驱动电路来创建并驱动冗余的SDB 22信号，但是这种需求方面的增加因为I2C通信系统的结构简单而是很小的。接收器14被设置为驱动两个信号线路上的数据信号。
时钟信号线路、即SCL 18为发送和接收节点12所共用，并且由主节点12驱动。主节点12是通过系统管理软件离线确定的。一旦主设备已经建立，它就从发送器14驱动时钟信号线路上的公共时钟并进而驱动至接收器16上的接收端口。
虽然上述硬件配置提供了冗余数据信号通路，但是还可以另外就在SDA 20上接收的数据信号是否有效做出确定。本发明的当前实施例使用奇偶校验来验证在SDA 20和SDB 22上于接收器16处接收的数据的完整性。参考图2-4来描述依照本发明的奇偶校验。
图2是现有技术中的I2C通信系统的时序图。在现有技术中，数据(SDA)和时钟(SCL)是双向的，并且多个设备通常耦合至这些线路。因此，当线路空闲时，主设备占用(seize)该线路并且启动开始状态，识别总线上的从属设备，所述从属设备将成为数据的接收器。一旦已经传输了地址，如图2所示，那么正常的I2C数据传输包括开始状态，然后是8个数据位。在已经传输了第八位之后，用于接收的从属设备在下一时钟信号把SDA线路拉低，以便确认接收到8个位。然而，即使接收器做出这种确认，也没有办法获知传输是否无误。可以跟随有停止条件。
因而，所述I2C协议具有多个操作阶段，即开始、设备寻址、确认、数据(可选)和停止。然而，因为本发明的当前实施例使用节点至节点的通信(参见图1)，所以传统I2C的寻址阶段是不需要的。本配置仍将允许I2C设备不采用奇偶校验(如下所述)来工作。
参考图3描述了把奇偶校验添加到I2C协议。图3是依照本发明原理构造的具有奇偶校验位的数据信号的时序图。发送和接收节点之间的通信是双向的。然而，还可以设想到的是使用单向信号线路，并且提供相应的接收器和发送器对(未示出)。在单向通信的情况下，不需要接收器把SDA线路拉低来表明确认。不论是哪种情况，此时间段均可用于包括第九位、即奇偶校验位的传输。
接收器16可以对8个传输的位执行奇偶校验，以便确定所述传输是否无误。如果所述传输元误，那么接收器16可以转向信号线路SDA 20和SDB 22，并且使用这些线路(或者其它单向的节点至节点的通信信号线路，例如从节点12b至节点12a的SDA)来确认数据字节的无误接收。如果出现失败、例如不良的奇偶校验，那么接收节点、例如节点12b向发送节点、例如节点12a发送重试命令。值得注意的是，虽然根据奇偶校验位和奇偶校验描述了本发明，但是可以设想到的是还可以使用其它的错误检查和确认方法。
参考图1和4来描述对结合奇偶校验的冗余物理连接的使用。图4是依照本发明原理构造的均具有奇偶校验位的冗余数据信号的时序图。图3和图4的时序图之间的主要区别在于：图4表明奇偶校验位被包括作为SDA 20和SDB 22这两者的一部分。有益的是，如果确定在SDA 20上接收的数据有错误，那么这样做允许接收器16有机会对在SDB 22上接收的数据进行奇偶校验。
参考图5来解释本发明的整体操作。图5是本发明的数据通信处理的流程图。最初，开始数据通信周期(步骤S100)。这种开始可以是在SDA 20和SDB 22上启动I2C开始状态和传输数据字节。一旦通信周期开始并且已经在SDA 20和SDB 22上传输了数据，则接收器16就诸如通过对数据进行奇偶校验来评估在SDA 20上接收到的数据，以便确定SDA 20上的传输是否无误(步骤S102)。如果奇偶校验是OK，即，数据被无误地接收了，那么节点12b将使用该数据字节(步骤S104)。
如果对在SDA 20上接收的数据的评估(奇偶校验)确定存在错误(步骤S102)，那么接收器16评估在SDB 22上接收到的数据，以便确定该数据是否无误，即，通过奇偶校验(步骤S106)。如果在SDB 22上接收到的数据的奇偶校验表明数据被无误地接收了，那么节点12b将使用SDB 22的数据字节(步骤S108)。如果对在SDB 22上接收到的数据的评估(奇偶校验)确定存在错误(步骤S106)，那么节点12b向节点12a传输重新发送请求和/或否定确认(noacknowledgement)(步骤S110)。不论是在SDA 20和/或SDB 22上接收到的数据的奇偶校验揭示出有错误的任何一种情况下，都可以设想到的是，所述系统可以启动并且执行诊断以便确定是存在长期状态还是存在临界的状态。在成功地接收到数据的情况下，节点12b在用于支持从节点12b到节点12a的通信的、双向的SDA 20和SDB 22上或者单向的发送器/接收器对上发送确认。
本发明可以依照硬件、软件、或者硬件和软件的组合来实现。本发明的方法和系统的实施方式可以在一个计算机系统中依照集中化方式来实现，或者依照不同元件跨越多个互连的计算机系统分布设置的分布式方式来实现。适合于实现此处所述方法的任何类型的计算机系统或者其它设备都适用于执行此处所述的功能。
硬件和软件的典型组合可以是具有计算机程序的通用计算机系统，当载入并且执行所述计算机程序时，其控制所述计算机系统，以便使所述计算机系统执行此处所述的方法。本发明还可以被包含在计算机程序产品中，该计算机程序产品包括能够实现此处所述方法的所有特征，并且当将其被载入计算机系统中时，能够执行这些方法。
在当前上下文中的计算机程序或者应用是指，指令集的以任何语言、代码或符号形式的任何表述方式，所述指令集用于使具有信息处理能力的系统直接或者在进行如下步骤之一后执行特殊的功能，所述步骤包括：a)转换为另一种语言、代码或符号；b)依照不同材料形式再现。显然，在不脱离本发明的精神或基本属性的情况下，本发明可以用其它特定形式实现，因此，本发明的范围应该由随后的权利要求书、而不是先前的说明书来限定。

Claims (14)

1.一种冗余通信系统，用于在第一计算节点和第二计算节点之间提供数据通信，所述通信系统包括：
作为第一计算节点的一部分提供的发送器；
作为第二计算节点的一部分提供的接收器；
用于运送第一数据信号的第一信号线路，所述第一信号线路把所述发送器与接收器电气耦合；
用于运送作为第一数据信号的冗余的第二数据信号的第二信号线路，所述第二信号线路把所述发送器与接收器电气耦合；以及
所述接收器评估第一数据信号以便确定错误的存在，如果在第一数据信号中检测到错误，则第二计算节点使用第二数据信号。
2.如权利要求1所述的系统，还包括：用于把发送器与接收器电气耦合的时钟信号线路。
3.如权利要求1所述的系统，其中，第一数据信号和第二数据信号都包括奇偶校验位，其中评估第一数据信号以便确定错误的存在，包括：使用所述奇偶校验位来对所接收的第一数据信号进行奇偶校验。
4.如权利要求3所述的系统，其中，如果确定第一数据信号有错误，那么所述接收器通过进一步评估所述第二数据信号来确定错误的存在，而使用第二数据信号。
5.如权利要求4所述的系统，其中，如果确定所述第二数据信号有错误，那么第二计算节点向第一计算节点传输重新发送请求和否定确认中的至少一个。
6.如权利要求5所述的系统，其中，第一通信信号线路和第二通信信号线路是双向的，并且其中重新发送请求和否定确认中的至少一个是使用第一数据信号线路和第二数据信号线路从第二计算节点传输到第一计算节点的。
7.如权利要求6所述的系统，其中所述发送器的电特性对应于I2C发送器的电特性，而接收器的电特性对应于I2C接收器的电特性。
8.一种用于在第一计算节点和第二计算节点之间提供数据通信的方法，所述方法包括如下步骤：
使用运送第一数据信号的第一信号线路把第一计算节点中的发送器与第二计算节点中的接收器电气耦合；
使用运送作为第一数据信号的冗余的第二数据信号的第二信号线路把第一通信节点中的发送器与第二通信节点中的接收器电气耦合，所述第二信号线路与第一信号线路是分开的；
评估第一数据信号以便确定错误的存在；并且
如果在第一数据信号中检测到错误，则使用第二数据信号。
9.如权利要求8所述的方法，还包括：使用时钟信号把所述发送器与接收器电气耦合。
10.如权利要求8所述的方法，其中，第一数据信号和第二数据信号都包括奇偶校验位，其中评估第一数据信号以便确定错误的存在的步骤包括：使用所述奇偶校验位来对所接收的第一数据信号进行奇偶校验。
11.如权利要求10所述的方法，其中，如果确定第一数据信号有错误，那么进一步评估所述第二数据信号，以便确定错误的存在。
12.如权利要求11所述的方法，还包括：如果确定所述第二数据信号有错误，那么向发送器传输重新发送请求和否定确认中的至少一个。
13.如权利要求12所述的方法，其中，第一通信信号线路和第二通信信号线路是双向的，并且其中重新发送请求和否定确认中的至少一个是使用第一数据信号线路和第二数据信号线路从第二计算节点传输到第一计算节点的。
14.如权利要求12所述的方法，其中，所述发送器的电特性对应于I2C发送器的电特性，而接收器的电特性对应于I2C接收器的电特性。
CNB200610100088XA 2005-06-30 2006-06-29 用于在计算节点之间进行数据通信的系统和方法 Active CN100571108C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/170,951 US7502991B2 (en) 2005-06-30 2005-06-30 Redundant 3-wire communication system
US11/170,951 2005-06-30

Publications (2)

Publication Number Publication Date
CN1901436A CN1901436A (zh) 2007-01-24
CN100571108C true CN100571108C (zh) 2009-12-16

Family

ID=37657194

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610100088XA Active CN100571108C (zh) 2005-06-30 2006-06-29 用于在计算节点之间进行数据通信的系统和方法

Country Status (3)

Country Link
US (2) US7502991B2 (zh)
JP (1) JP5250767B2 (zh)
CN (1) CN100571108C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090077275A1 (en) * 2007-09-19 2009-03-19 Chaoyang Zhang Multiple I/O interfacing system for a storage device and communicating method for the same
DE102007051170B3 (de) * 2007-10-25 2009-04-23 Fujitsu Siemens Computers Gmbh Server mit einer Schnittstelle zum Anschluss an ein Serversystem und Serversystem
JP5190100B2 (ja) * 2010-10-28 2013-04-24 株式会社ソフイア 遊技機
JP5190099B2 (ja) * 2010-10-28 2013-04-24 株式会社ソフイア 遊技機
US9778971B2 (en) * 2011-09-27 2017-10-03 Mitsubishi Electric Corporation Slave device, master device, and communication method
JP5776048B2 (ja) * 2013-01-25 2015-09-09 株式会社ソフイア 遊技機
US10484139B2 (en) 2014-09-19 2019-11-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Address verification on a bus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823347A (en) * 1987-05-18 1989-04-18 International Business Machines Corporation Deferred parity checking of control signals across a bidirectional data transmission interface
CN1190835A (zh) * 1997-01-16 1998-08-19 山武·霍尼韦尔公司 以太网通信冗余方法
CN1481132A (zh) * 2002-09-04 2004-03-10 清华同方股份有限公司 一种用于卫星数据广播系统的大型文件组播分发方法
US6728908B1 (en) * 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
CN1592156A (zh) * 2003-08-26 2005-03-09 三星电子株式会社 具有双链路结构的千兆比特以太网无源光网络

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5880948A (ja) * 1981-11-09 1983-05-16 Nec Corp 回線制御処理装置
JPS62109441A (ja) * 1985-11-07 1987-05-20 Nec Corp デ−タ伝送方式
JPH0637738A (ja) * 1992-07-16 1994-02-10 Nec Corp データ伝送誤り制御方式
US6061822A (en) * 1997-06-23 2000-05-09 Micron Electronics, Inc. System and method for providing a fast and efficient comparison of cyclic redundancy check (CRC/checks sum) values of two mirrored disks
DE19733748C2 (de) * 1997-08-04 1999-07-15 Bosch Gmbh Robert Datenübertragungsvorrichtung
CA2360534C (en) * 1999-01-11 2007-10-02 Phonak Ag Digital communication method and digital communication system
JP2000287228A (ja) * 1999-03-30 2000-10-13 Funai Electric Co Ltd 通信エラー判別装置
US6411506B1 (en) * 2000-07-20 2002-06-25 Rlx Technologies, Inc. High density web server chassis system and method
US6549979B1 (en) * 2001-06-07 2003-04-15 Emc Corporation Address mapping in mass storage device mounting system
US7024618B2 (en) * 2002-02-01 2006-04-04 International Business Machines Corporation Transmission error checking in result forwarding

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823347A (en) * 1987-05-18 1989-04-18 International Business Machines Corporation Deferred parity checking of control signals across a bidirectional data transmission interface
CN1190835A (zh) * 1997-01-16 1998-08-19 山武·霍尼韦尔公司 以太网通信冗余方法
US6728908B1 (en) * 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
CN1481132A (zh) * 2002-09-04 2004-03-10 清华同方股份有限公司 一种用于卫星数据广播系统的大型文件组播分发方法
CN1592156A (zh) * 2003-08-26 2005-03-09 三星电子株式会社 具有双链路结构的千兆比特以太网无源光网络

Also Published As

Publication number Publication date
JP5250767B2 (ja) 2013-07-31
US7502991B2 (en) 2009-03-10
US20070022363A1 (en) 2007-01-25
US20090138750A1 (en) 2009-05-28
CN1901436A (zh) 2007-01-24
US7783964B2 (en) 2010-08-24
JP2007013980A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
CN100571108C (zh) 用于在计算节点之间进行数据通信的系统和方法
US7106742B1 (en) Method and system for link fabric error detection and message flow control
US6545981B1 (en) System and method for implementing error detection and recovery in a system area network
US5958064A (en) Multiple node dual level error recovery system and method
US8281203B2 (en) PCI.Express communication system and communication method thereof
CN1633647B (zh) 用于管理网络中的数据传送的系统、方法
US6724762B2 (en) System and method for implementing multi-pathing data transfers in a system area network
CN103248467B (zh) 基于片内连接管理的rdma通信方法
JP2002175269A (ja) Ｉ２ｃバス用拡張ブリッジ装置および方法
US7821919B2 (en) Data processing apparatus and data processing method
US8010860B2 (en) Method and architecture to prevent corrupt data propagation from a PCI express retry buffer
US7031258B1 (en) Digital data system with link level message flow control
US20160255008A1 (en) Separable transport layer in cache coherent multiple component microelectronic systems
JP3996928B2 (ja) 破損データを処理する方法
US6922804B2 (en) Dynamic end to end retransmit apparatus and method
CN115437978A (zh) 高速外围组件互连接口装置及其操作方法
US6862283B2 (en) Method and apparatus for maintaining packet ordering with error recovery among multiple outstanding packets between two devices
US7363402B2 (en) Data communications architecture employing parallel SERDES channels
US20050152386A1 (en) Successful transactions
CN115632900A (zh) 一种计算设备
US20100208581A1 (en) Data transfer system, data transmitting device, data receiving device and data transfer method
US20050154968A1 (en) Detection of errors
CN111917531B (zh) 一种单线双向通信系统及其通信方法
JP2011188272A (ja) スイッチ装置
CN117539824A (zh) 芯粒、数据传输处理方法、片上系统及计算机设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161216

Address after: Singapore Singapore

Patentee after: Lenovo Enterprise Solutions (Singapore) Pte. Ltd.

Address before: American New York

Patentee before: International Business Machines Corp.