KR100257150B1 - 반도체 소자의 듀얼 게이트 절연막 제조방법 - Google Patents

반도체 소자의 듀얼 게이트 절연막 제조방법 Download PDF

Info

Publication number
KR100257150B1
KR100257150B1 KR1019970027384A KR19970027384A KR100257150B1 KR 100257150 B1 KR100257150 B1 KR 100257150B1 KR 1019970027384 A KR1019970027384 A KR 1019970027384A KR 19970027384 A KR19970027384 A KR 19970027384A KR 100257150 B1 KR100257150 B1 KR 100257150B1
Authority
KR
South Korea
Prior art keywords
voltage region
oxide film
low voltage
thickness
forming
Prior art date
Application number
KR1019970027384A
Other languages
English (en)
Other versions
KR19990003503A (ko
Inventor
박재영
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970027384A priority Critical patent/KR100257150B1/ko
Publication of KR19990003503A publication Critical patent/KR19990003503A/ko
Application granted granted Critical
Publication of KR100257150B1 publication Critical patent/KR100257150B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 듀얼 게이트절연막 제조방법에 관한 것으로, 보다 자세하게는 산화막-나이트라이드막-산화막 구조의 게이트 절연막을 형성함으로써, 게이트 절연막의 특성이 향상된 반도체 소자의 듀얼 게이트 절연막 및 그 형성방법에 관한 것이다.
본 발명에 의한 반도체 소자의 듀얼 게이트절연막 제조방법은, 소자분리막을 경계로 저전압 영역과 고전압 영역이 형성된 실리콘 기판 위에 제1산화막을 형성하는 단계와, 상기 제1산화막 위에 소정의 두께로 나이트라이드막을 형성하는 단계와, 상기 저전압 영역의 나이트라이드막 위에 포토레지스터를 형성하는 단계와, 상기 포토레지스터를 마스크로 하여 상기 고전압 영역에 형성된 나이트라이드막을 이방성식각하여 제거하는 단계와, 상기 결과물의 저전압 영역과 고전압 영역 위에 제2산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

Description

반도체 소자의 듀얼 게이트 절연막 제조방법
본 발명은 반도체 소자의 듀얼 게이트절연막 제조방법에 관한 것으로, 특히 게이트절연막의 특성이 향상된 반도체 소자의 듀얼 게이트절연막 제조방법에 관한 것이다.
반도체 소자의 고집적화에 대한 요구에 따라, 최근 하나의 소자내에 고전압과 저전압용의 트랜지스터가 동시에 형성된 트랜지스터가 대두되었다. 여기서, 상기 고전압용 및 저전압용 트랜지스터의 게이트절연막은 그 유전율이 상대적으로 각각 작고 크게 형성되어야한다.
상기 게이트절연막의 유전율의 요구조건을 달성하기 위해, 종래의 일반적인 경우, 게이트절연막의 두께를 조절하는 방법이 사용되었다. 즉, 고전압용 게이트절연막은 그 두께를 상대적으로 두껍게 형성하고, 반대로 저전압용 게이트절연막은 그 두께를 상대적으로 얇게 형성하는 방법이 사용되었다.
도 1a 내지 도 1c는 종래의 일반적인 반도체 소자의 듀얼 게이트절연막 제조 방법을 설명하기 위한 공정도이다.
도 1a 내지 도 1c에서, 11은 실리콘 기판, 12는 제1산화막, 13은 포토리지스트, 14는 제2산화막, 16은 필드옥사이드, L은 저전압 영역, H는 고전압 영역을 각각 나타낸 것이다.
도 1a는 실리콘 기판(11)상에 열공정으로 옥시데이션을 실시하여 제1산화막을 180Å 내지는 200Å의 두께로 형성한 상태를 도시한 것이다. 이후 공정에서 상기 제1산화막(12)은, 고전압용 게이트절연막으로 사용됨을 고려하여 그 두께를 설정한다.
다음으로 도 1b에 도시된 바와 같이, 도 1a의 구조물의 고전압영역(H)에 포토리지스트(13)를 형성한다. 그후 도시되지는 않았지만, 건식식각과 같은 등방성식각을 실시하여, 저전압영역(L)의 제1산화막(12)을 제거한다.
이후, 도 1c에 도시된 바와 같이, 포토리지스트(13)를 제거하고, 다시 옥시데이션 공정을 실시하여, 제2산화막(14)을 형성한다. 여기서, 도시되지는 않았지만, 상기 포토리지스트(13)를 제거한 이후에 희생산화막을 형성하여 제거함으로써, 포토리지스트(13)의 잔존물(Residue)을 제거한다.
그러나, 상기와 같은 종래 기술은 다음과 같은 몇가지 문제점을 내재한다.
첫째, 상기 제1산화막을 열공정으로 형성할 때, 그 두께가 상대적으로 두꺼워 공정시간이 길어짐에 따라, 그 하부에 있는 실리콘기판내의 불순물(Dopant)의 재분포를 초래한다. 이로 인하여, 트랜지스터의 특성변화를 초래할 수 있다.
둘째, 제1산화막의 형성후 진행되는 건식식각공정에 의해,저전압영역의 실리콘 기판에 손상을 유발한다.
셋째, 열공정으로 인해, 실리콘 기판내에 주입된 불순물 이온이 게이트절연막으로 침투하는 이온 침투(Ion Penetration)현상이다. 그 대표적인 예가 보론 침투(Boron Penetration)이다.
따라서, 본 발명은 이와 같은 문제점을 해결하기 위하여 이루어진 것으로, 본 발명은 저전압 영역의 게이트절연막 형성시, 열공정에 의한 실리콘 기판내의 불순물 재분배를 예방하고, 건식식각에 의한 실리콘 기판 손상을 예방하는 반도체 소자의 듀얼 게이트절연막 제조방법을 제공하는 것을 그 목적으로 한다.
또한, 본 발명은 실리콘 기판내에 주입된 불순물 이온에 의한 게이트절연막 침투를 예방할 수 있는 반도체 소자의 듀얼 게이트절연막 제조방법을 제공하는 것을 그 목적으로 한다.
제1a도 내지 제1c도는 종래 기술에 따른 반도체 소자의 듀얼 게이트절연막을 설명하기 위한 공정도.
제2a도 내지 제2d도는 본 발명에 따른 반도체 소자의 듀얼 게이트절연막을 설명하기 위한 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 필드옥사이드
23 : 제1산화막 24 : 나이트라이드막
25 : 포토리지스트 26 : 제2산화막
H : 고전압 영역 L : 저전압 영역
상기와 같은 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자의 듀얼 게이트절연막 제조방법은, 소자분리막을 경계로 저전압 영역과 고전압 영역이 형성된 실리콘 기판 위에 제1산화막을 형성하는 단계와, 상기 제1산화막 위에 소정의 두께로 나이트라이드막을 형성하는 단계와, 상기 저전압 영역의 나이트라이드막 위에 포토레지스터를 형성하는 단계와, 상기 포토레지스터를 마스크로 하여 상기 고전압 영역에 형성된 나이트라이드막을 이방성식각하여 제거하는 단계와, 상기 결과물의 저전압 영역과 고전압 영역 위에 제2산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 제1산화막의 두께는 30Å 내지 40Å인 것을 특징으로 한다.
그리고, 상기 나이트라이드막의 두께는 50Å 내지 80Å인 것을 특징으로 한다.
그리고 저전압영역에 형성된 제2산화막의 두께는 30Å이고, 상기 고전압 영역에 형성된 제2산화막의 두께는 300Å 내지 400Å인 것을 특징으로 한다.
그리고, 상기 이방성식각은 건식식각인 것을 특징으로 한다.
또한, 상기 포토리지스트를 제거한 후에 희생 산화막을 사용하여 포토리지스트의 잔존물을 제거하는 단계를 추가로 포함하는 것을 특징으로 한다.
[실시예]
이하, 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 듀얼 게이트절연막 제조 방법을 설명하기 위한 공정도이다.
도 2a 내지 도 2d에서, H은 고전압영역, L은 저전압영역, 21은 실리콘 기판, 22는 필드절연막, 23은 제1산화막, 24는 나이트라이드막, 25는 포토리지스트, 26은 제2산화막을 각각 나타낸 것이다.
우선, 도 2a를 참조하면, 실리콘 기판(21)상에 소자분리막인 필드절연막(22)이 형성되고, 그 위에 열공정으로 제1산화막(23)이 형성되어있다. 여기서, 상기 제1산화막(23)은 도 1a에 도시된 종래의 일반적인 제1산화막(12)보다 매우 얇게 형성됨을 알 수 있다.
다음으로 도 2b를 참조하면, 도 2a의 구조물상에 나이트라이드막(24)을 50Å 내지 80Å의 두께로 형성한다. 그후 저전압 영역(L)에 포토리지스트 마스킹하고, 건식식각과 같은 이방성식각으로 고전압 영역(H)의 나이트라이드막(24)을 제거한다. 이때, 제1산화막(23)은 식각되지 않도록 한다.
그후, 도 2c에 도시된 바와 같이, 포토리지스트(25)를 제거한다. 그후 도시되지는 않았지만, 도 2c의 구조물상에 희생산화막을 사용하여, 잔존물(Residue)을 제거한다.
다음으로, 도 2d에 도시된 바와 같이, 도 2c의 구조물상에 열공정으로 제2산화막(26)을 형성한다. 이때, 고전압 영역(H)에는 두께 300Å 내지 400Å의 제2산화막(26)이, 저전압영역(L)에는 하부의 나이트라이드막(24)으로 인해 제2산화막(26)은 약 30Å만 형성된다.
이상에서와 같이, 본 발명에 의한 반도체 소자의 듀얼 게이트절연막 제조방법에 의하면, 상기 제1산화막은 비교적 얇게 형성됨으로, 열공정시간이 짧아 실리콘 기판내의 이온 불순물의 재분배를 예방할 수 있다. 또한, 저전압 영역의 게이트절연막이 산화막-나이트라이드막-산화막의 구조로 형성됨으로써, 상기 나이트라이드막이 보호막역할을 하여, 게이트절연막으로의 이온 불순물 침투, 예를 들어 보론 침투를 예방한다.
또한 저전압 영역의 게이트절연막이 산화막-나이트라이드막-산화막의 구조로 형성됨으로써, 핫 케리어 효과를 억제하여, 반도체 소자의 내구성을 증가시킬 수 있다.
또한, 본 실시예는 건식식각으로 인한 손상을 예방한다. 이는 도 1a에 도시된바와 같은 건식식각에 의한 게이트옥사이드의 제거공정이, 본 실시예에서는 포함되지 않기 때문이다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (6)

  1. 소자분리막을 경계로 저전압 영역과 고전압 영역이 형성된 실리콘 기판 위에 제1산화막을 형성하는 단계와, 상기 제1산화막 위에 소정의 두께로 나이트라이드막을 형성하는 단계와, 상기 저전압 영역의 나이트라이드막 위에 포토레지스터를 형성하는 단계와, 상기 포토레지스터를 마스크로 하여 상기 고전압 영역에 형성된 나이트라이드막을 이방성식각하여 제거하는 단계와, 상기 결과물의 저전압 영역과 고전압 영역 위에 제2산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 듀얼 게이트절연막 제조방법.
  2. 제1항에 있어서, 상기 제1산화막의 두께는 30Å 내지 40Å인 것을 특징으로 하는 반도체 소자의 듀얼 게이트절연막 제조방법.
  3. 제1항에 있어서, 상기 나이트라이드막의 두께는 50Å 내지 80Å인 것을 특징으로 하는 반도체 소자의 듀얼 게이트절연막 제조방법.
  4. 제1항에 있어서, 저전압영역에 형성된 제2산화막의 두께는 30Å이고, 상기 고전압영역에 형성된 제2산화막의 두께는 300Å 내지 400Å인 것을 특징으로 하는 반도체 소자의 듀얼 게이트절연막 제조방법.
  5. 제1항에 있어서, 상기 이방성식각은 건식식각인 것을 특징으로 하는 반도체 소자의 듀얼 게이트절연막 제조방법.
  6. 제1항에 있어서, 상기 포토리지스트를 제거한 후에 희생 산화막을 사용하여 포토리지스트의 잔존물을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체소자의 듀얼 게이트절연막 제조방법.
KR1019970027384A 1997-06-25 1997-06-25 반도체 소자의 듀얼 게이트 절연막 제조방법 KR100257150B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970027384A KR100257150B1 (ko) 1997-06-25 1997-06-25 반도체 소자의 듀얼 게이트 절연막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970027384A KR100257150B1 (ko) 1997-06-25 1997-06-25 반도체 소자의 듀얼 게이트 절연막 제조방법

Publications (2)

Publication Number Publication Date
KR19990003503A KR19990003503A (ko) 1999-01-15
KR100257150B1 true KR100257150B1 (ko) 2000-05-15

Family

ID=19511235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970027384A KR100257150B1 (ko) 1997-06-25 1997-06-25 반도체 소자의 듀얼 게이트 절연막 제조방법

Country Status (1)

Country Link
KR (1) KR100257150B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564424B1 (ko) * 1999-07-02 2006-03-28 주식회사 하이닉스반도체 반도체장치의 게이트절연막 형성방법
KR100437462B1 (ko) * 2001-10-04 2004-06-23 삼성전자주식회사 저전압 모스 트랜지스터 및 고전압 모스 트랜지스터를갖는 반도체소자의 제조방법
KR100888168B1 (ko) * 2007-10-24 2009-03-10 주식회사 수퍼락 전자석도어락용 전자석코어

Also Published As

Publication number Publication date
KR19990003503A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
US4319395A (en) Method of making self-aligned device
US4603468A (en) Method for source/drain self-alignment in stacked CMOS
US5559049A (en) Method of manufacturing a semiconductor device
US4312680A (en) Method of manufacturing submicron channel transistors
US5637903A (en) Depleted gate transistor for high voltage operation
JPS6249750B2 (ko)
KR980006289A (ko) 플래쉬 메모리 소자 제조방법
US5637529A (en) Method for forming element isolation insulating film of semiconductor device
US20040097031A1 (en) Method of fabricating a semiconductor device having an l-shaped spacer
US5494843A (en) Method for forming MOSFET devices
US6908800B1 (en) Tunable sidewall spacer process for CMOS integrated circuits
US3670403A (en) Three masking step process for fabricating insulated gate field effect transistors
KR100257150B1 (ko) 반도체 소자의 듀얼 게이트 절연막 제조방법
US5843835A (en) Damage free gate dielectric process during gate electrode plasma etching
US6365474B1 (en) Method of fabricating an integrated circuit
JPH1064898A (ja) 半導体装置の製造方法
KR0179794B1 (ko) 반도체 소자의 웰 형성방법
KR100493418B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
KR100219549B1 (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
US6638841B2 (en) Method for reducing gate length bias
KR100934828B1 (ko) 반도체 소자의 모스펫 형성방법
KR940010517B1 (ko) 단일 다결정 시리콘을 이용한 고속 바이폴라 소자 제조방법
KR100192587B1 (ko) 반도체 장치의 제조방법
KR19990006154A (ko) 반도체 소자의 듀얼 게이트절연막 및 그 형성방법
KR19990004362A (ko) 반도체 소자의 듀얼 게이트절연막 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee