KR100255995B1 - 상보형 엠오에스 전계효과 트랜지스터의 제조방법 - Google Patents

상보형 엠오에스 전계효과 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100255995B1
KR100255995B1 KR1019990011176A KR19990011176A KR100255995B1 KR 100255995 B1 KR100255995 B1 KR 100255995B1 KR 1019990011176 A KR1019990011176 A KR 1019990011176A KR 19990011176 A KR19990011176 A KR 19990011176A KR 100255995 B1 KR100255995 B1 KR 100255995B1
Authority
KR
South Korea
Prior art keywords
film
silicon film
layer
gate electrode
well
Prior art date
Application number
KR1019990011176A
Other languages
English (en)
Inventor
사야마히로카즈
쿠로이타카시
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7242955A external-priority patent/JPH0992728A/ja
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Application granted granted Critical
Publication of KR100255995B1 publication Critical patent/KR100255995B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Abstract

본 발명은 소자특성을 향상시킬 수 있도록 개량된 상보형 MOS 전계효과 트랜지스터의 제조방법에 관한 것이다. 본 발명은 게이트 전극의 일함수가 변화하지 않도록 개량된, 듀얼 게이트 구조를 가지는 상보형 MOS 전계효과 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다. 본 발명의 상보형 MOS 전계효과 트랜지스터의 제조방법은, 반도체 기판의 표면에 n웰과 p웰을 형성한다. 반도체 기판 위에 게이트 절연층을 형성한다. 게이트 절연층을 개재시켜서 반도체 기판 위에 비단결정 실리콘막을 형성한다. p채널 MOSFET의 제 1 게이트 전극 형성영역에 제 1 도전형 불순물을 투입한다. n채널 MOSFET의 제 2 게이트 전극 형성영역에 제 2 도전형 불순물을 투입한다. 비단결정 실리콘막 위에 배리어층을 형성한다. 배리어층 위에 금속 실리사이드 또는 금속으로 된 도전체층을 형성한다. 비단결정 실리콘막, 배리어층 및 도전체층을 패터닝하여, n웰 위에는 제 1 게이트 전극을 형성하고, p웰 위에는 제 2 게이트 전극을 형성한다.

Description

상보형 엠오에스 전계효과 트랜지스터의 제조방법{Method for manufacturing complementary MOS field effect transistors}
본 발명은 일반적으로 상보형 MOS 전계효과 트랜지스터의 제조방법에 관한 것으로서, 특히 소자특성을 향상시킬 수 있도록 개량된 상보형 MOS 전계효과 트랜지스터의 제조방법에 관한 것이다.
반도체 회로를 제조함에 있어서, 트랜지스터의 게이트 전극 및 배선층의 저항에 의한 동작지연을 방지하기 위해 게이트 전극 및 배선층의 저저항화가 필요하다. 이 저저항화를 실현하기 위해 일반적으로 게이트 전극이나 배선층에 인을 도핑한 다결정 실리콘막과 금속 실리사이드막의 적층막이 이용되고 있다.
또한, 도 24에 나타나는 상보형 MOS 전계효과 트랜지스터(이하, CMOS라고 약칭함)를 구성하는 경우에는, p채널 MOS 전계효과 트랜지스터(20)의 단채널효과(short channel effect)를 억제하기 위해 게이트 전극에 p형 불순물을 도핑한 다결정 실리콘막(21)을 이용하는 것이 유용하다. 그러나 이 경우, n채널 MOSFET(22)의 게이트 전극에는 n형 불순물이 도핑된 다결정 실리콘막(23)을 이용한다. 즉, CMOS를 구성하는 경우에는 2종류의 게이트 전극을 가지는 듀얼 게이트 구조로 할 필요가 있다.
여기에서, 듀얼 게이트 구조라고 하는 용어는 싱글게이트 구조에 대한 용어이다. CMOS를 구성하는 경우에 제 1 게이트 전극과 제 2 게이트 전극 중에 같은 모양의 도펀트가 주입되어 있는 경우, 싱글구조라고 부르고, 다른 종류의 도펀트가 주입되어 있는 경우에 듀얼 게이트 구조라고 부르고 있다.
듀얼 게이트 구조에서는 n형 및 p형 불순물이 도핑된 2종류의 다결정 실리콘막(20, 22)을 접속하기 위해 다결정 실리콘막(21, 22) 상에 금속 실리사이드막 또는 금속막(24)을 각각 형성해야 된다. 왜냐하면, 만약 금속 실리사이드막 또는 금속막(24)을 형성하지 않고, n형 불순물이 주입된 다결정 실리콘막(23)과 p형 불순물이 주입된 다결정 실리콘막(21)을, 예를 들면, n형 불순물이 주입된 다결정 실리콘 배선에서 접속한 경우, p형의 다결정 실리콘막(21)과 n형의 다결정 실리콘 배선 사이에는 pn접합에 의해, 전류가 흐르지 않게 되기 때문이다.
다음에 종래의 듀얼 게이트 전극구조를 가지는 CMOS의 제조방법에 관해서 설명하겠다.
도 25를 참조하면, 반도체 기판 예를 들면, 실리콘 기판(1)의 표면에 소자분리 산화막(2)을 형성한다. p채널 MOSFET(이하, pMOS라고 약칭함)을 형성할 예정의 영역에 n웰(8)을 형성하고, n채널 MOSFET(이하, nMOS라고 약칭함)를 형성할 예정의 영역에 p웰(9)을 형성한다. 실리콘기판(1)의 위에, 게이트 절연막이 되는 게이트 절연층(3)을 형성하고, 또 다결정 실리콘(4)을 형성한다.
도 26을 참조하면, 다결정 실리콘막(4)의 nMOS를 형성하는 영역의 위쪽 이외의 부분을 덮는 레지스트막(26)을 형성한다. 레지스트막(26)을 마스크로 해서, B이온을 다결정 실리콘막(4)에 이온주입하는 것에 의해, p형 불순물을 도핑한다. 그 다음, 레지스트(26)를 제거한다.
도 27을 참조해서, 다결정 실리콘막 (4)중의 pMOS를 형성하는 영역 위 이외의 부분을 덮는 레지스트막(28)을 형성한다.
레지스트막(28)을 마스크로 해서 As 이온을 다결정 실리콘막(4) 중에 이온주입하는 것에 의해 n형 불순물을 도핑하고 레지스트(28)를 제거한다.
도 28을 참조해서 다결정 실리콘막(4) 위에 스퍼터링에 의해 텅스텐 실리사이드층(5)을 형성한다.
도 29를 참조해서, 텅스텐 실리사이드층(5)의 위로써 제 1 게이트 전극 및 제 2 게이트 전극을 형성하는 영역에 레지스트막(29)을 형성한다.
도 29와 도 30을 참조해서, 레지스트막(29)을 마스크로 해서 텅스텐 실리사이드층(5), 다결정 실리콘막(4) 및 게이트 절연층(3)을 에칭하고, 제 1 게이트 전극(30) 및 제 2 게이트 전극(31)을 형성한다. 그 다음, 도 31을 참조해서, 레지스트막(29)을 제거한다.
도 32를 참조해서, 사진제판기술, 이온주입기술을 이용하여 p형 소스/드레인 영역(7a)을 형성한다.
또한, 마찬가지로 사진제판기술, 이온주입기술을 이용해서 실리콘 기판(1)의 표면에 As 이온을 주입하고, n형 소스/드레인 영역(7b)을 형성한다.
이것에 의해 듀얼 게이트를 가지는 CMOS 전계효과 트랜지스터가 완성된다.
그런데, 종래의 CMOS에서는 다음에 말하는 두 가지 문제점이 있었다.
제 1 문제점은, 도 32를 참조하면, 제 1, 2 게이트 전극(30, 31)의 제 1, 2 다결정 실리콘막(36, 37) 중의 도펀트가 제 1 텅스텐 실리사이드막 (38, 39)에 빨아 올려져 버리는 것이다.
게이트 전극(30, 31)의 다결정 실리콘막(36, 37)중의 도펀트 농도가 낮아지면, 게이트 전극(30, 31)과 게이트 절연막(40)의 계면에 공핍층이 형성되고, 나아가서는 게이트 용량이 감소한다. 그 결과, 문턱전압이 상승함과 동시에 전류 구동능력이 저하하고 회로동작이 늦어진다고 하는 문제점이 있었다.
제 2 문제점은, 도 28을 참조하면, p형 불순물에 도핑된 다결정 실리콘막(4a) 중의 붕소가 텅스텐 실리사이드층(5)을 통해서 n형 불순물이 도핑된 다결정 실리콘막(4b)에 확산된다. 동시에 n형 불순물이 도핑된 다결정 실리콘막(4b) 중의 비소가 텅스텐 실리사이드층(5)을 통해서 p형 불순물이 도핑된 다결정 실리콘막(4a)에 확산한다. 그 결과, 게이트 전극의 일함수가 변화하고 트랜지스터의 문턱전압이 변화하며 전류구동능력이 저하한다고 하는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 게이트 전극의 일함수가 변화하지 않도록 개량된, 듀얼 게이트 구조를 가지는 상보형 MOS 전계효과 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 트랜지스터의 문턱전압을 변화시키지 않도록 개량된, 듀얼 게이트 구조를 가지는 상보형 MOS 전계효과 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 제 1 관점에 따르는 상보형 MOS 전계효과 트랜지스터의 제조방법은, p웰 내에 형성된 n채널 MOSFET와 n웰 내에 형성된 p채널 MOSFET를 가지는 상보형 MOSFET의 제조방법에 관한 것이다. 반도체 기판의 표면에 n웰과 p웰을 형성한다. 상기 반도체 기판 위에 게이트 절연층을 형성한다. 상기 게이트 절연층을 개재시켜서 상기 반도체 기판 위에 비단결정 실리콘막을 형성한다. 상기 p채널 MOSFET의 제 1 게이트 전극이 상기 비단결정 실리콘막 내에 형성될 영역에 제 1 도전형 불순물을 투입한다. 상기 n채널 MOSFET의 제 2 게이트 전극이 상기 비단결정 실리콘막 내에 형성될 영역에 제 2 도전형 불순물을 투입한다. 상기 비단결정 실리콘막 위에 배리어층을 형성한다. 상기 배리어층 위에 금속 실리사이드 또는 금속으로 된 도전체층을 형성한다. 상기 비단결정 실리콘막, 상기 배리어층 및 상기 도전체층을 패터닝하여, 상기 n웰 위에는 상기 제 1 도전형 불순물이 투입된 제 1 실리콘막과 제 1 배리어막과 제 1 도전막이 적층되어 있는 제 1 게이트 전극을 형성하고, 상기 p웰 위에는 상기 제 2 도전형 불순물이 투입된 제 2 실리콘막과 제 2 배리어막과 제 2 도전막이 적층되어 있는 제 2 게이트 전극을 형성한다. 상기 배리어층의 막두께는, 터널효과를 이용하여 전위가 상기 제 1 도전막으로부터 상기 제 1 실리콘막으로 전달되기에 충분하게 얇도록 선택되어 있다.
본 발명의 제 2 관점에 따르는 상보형 MOS 전계효과 트랜지스터의 제조방법은 p웰 내에 형성된 n채널 MOSFET와 n웰 내에 형성된 p채널 MOSFET를 가지는 상보형 MOS 전계효과 트랜지스터의 제조방법에 관한 것이다. 먼저, 반도체 기판의 표면에 n웰과 p웰을 형성한다. 상기 반도체 기판 위에 게이트 절연층을 형성한다. 상기 게이트 절연층을 개재시켜서 상기 반도체 기판 위에 비단결정 실리콘막을 형성한다. 상기 p채널 MOSFET의 제 1 게이트 전극이 상기 비단결정 실리콘막 내에 형성될 영역에 제 1 도전형 불순물을 투입한다. 상기 n채널 MOSFET의 제 2 게이트 전극이 상기 비단결정 실리콘막 내에 형성될 영역에 제 2 도전형 불순물을 투입한다. 스퍼터링 방법에 의해 상기 비단결정 실리콘막 위에 금속층을 형성한다. 상기 금속층 위에 금속 실리사이드 또는 금속으로 된 도전체층을 형성한다. 상기 금속층을 금속 실리사이드층으로 변환한다. 상기 비단결정 실리콘막, 상기 금속 실리사이드층 및 상기 도전체층을 패터닝하여, 상기 n웰 위에는 상기 제 1 도전형 불순물이 투입된 제 1 실리콘막과 제 1 금속 실리사이드막과 제 1 도전막이 적층되어 있는 제 1 게이트 전극을 형성하고, 상기 p웰 위에는 상기 제 2 도전형 불순물이 투입된 제 2 실리콘막과 제 2 금속 실리사이드막과 제 2 도전막이 적층되어 있는 제 2 게이트 전극을 형성하며, 상기 금속층을 금속 실리사이드층으로 변환하는 공정은 RTA법으로 처리한다.
도 1은 본 발명의 실시예 1의 상보형 MOS 전계효과 트랜지스터의 단면도.
도 2는 본 발명의 실시예 2의 상보형 MOS 전계효과 트랜지스터의 단면도.
도 3은 본 발명의 실시예 3의 상보형 MOS 전계효과 트랜지스터의 단면도.
도 4는 본 발명의 실시예 4의 상보형 MOS 전계효과 트랜지스터의 단면도.
도 5 내지 도 12는 본 발명의 실시예 5의 제조방법의 제 1 내지 제 8 공정에서의 반도체 장치의 단면도.
도 13은 본 발명의 실시예 6의 제조방법의 요부의 반도체 장치의 단면도.
도 14 및 도 15는 본 발명의 실시예 7의 제조방법의 요부의 제 1 공정 및 제 2 공정에서의 반도체 장치의 단면도.
도 16은 본 발명의 실시예 8의 제조방법의 공정에서의 요부의 반도체 장치의 단면도.
도 17 및 도 18은 본 발명의 실시예 9의 제조방법의 요부의 제 1 공정 및 제 2 공정에서의 반도체 장치의 단면도.
도 19 내지 도 23은 본 발명의 실시예 10의 제조방법의 제 1 내지 제 5 공정에서의 반도체 장치의 단면도.
도 24는 종래의 듀얼 게이트 전극구조를 가지는 CMOSFET의 단면도.
도 25 내지 도 32는 종래의 듀얼 게이트 전극구조를 가지는 CMOSFET의 제조방법의 제 1 내지 제 8 공정에서의 반도체 장치의 단면도.
실시예
이하, 본 발명의 실시예에 관해서 도면에 의거해서 설명한다.
실시예 1.
도 1은 실시예 1의 듀얼 게이트 구조를 가지는 상보형 MOS 전계효과 트랜지스터의 단면도이다.
도 1을 참조해서 실리콘기판 1의 주표면에 n웰(41)과 p웰(42)이 형성되어 있다. p웰(42) 내에 제 1 게이트 전극(30)을 가지는 n채널 MOSFET(22)가 형성되어 있다. n웰(41) 내에 제 2 게이트 전극(31)을 가지는 p채널 MOSFET(20)가 형성되어 있다.
제 1 게이트 전극(30)은 게이트 절연막(3)을 개재시켜서 p웰(42)의 위에 설치되고, n형 불순물이 주입된 제 1 다결정 실리콘막(36)과 제 1 다결정 실리콘막(36)의 위에 설치된 제 1 실리콘 산화막(13a)과, 제 1 실리콘산화막(13a)의 위에 설치된 텅스텐 실리사이드막(5a)을 포함한다. 제 1 실리콘 산화막(13a)은 터널효과를 이용해서 전위를 텅스텐 실리사이드막(5a)에서 다결정 실리콘막(36)에 전달되기에 충분하게 얇아진 막두께를 가지고 있다. 실리콘 산화막(13a)의 바람직한 막두께는 30Å 이하이다.
제 2 게이트 전극(31)은 게이트 절연막(3)을 개재시켜서 n웰(41)의 위에 설치되고, p형 불순물이 주입된 제 2 다결정 실리콘막(37)과, 제 2 다결정 실리콘막(37)의 위에 설치된 제 2 실리콘 산화막(13b)과, 제 2 실리콘 산화막(13b)의 위에 설치된 도전막으로서의 텅스텐 실리사이드막(5b)을 포함한다. 제 2 실리콘산화막(13b)은 터널효과를 이용해서 전위를 텅스텐 실리사이드막(5b)에서 제 2 다결정 실리콘막(37)에 전달되기에 충분하도록 얇아진 막두께를 가지고 있다. 제 2 다결정실리콘 막두께(37)의 바람직한 막두께는 30Å 이하이다.
p웰(42)의 주표면에서, 제 1 게이트 전극(30)의 양측에는 n형 소스/드레인 영역(7b)이 설치되어 있다. n웰(41)의 주표면에서 제 2 게이트 전극(31)의 양측에는 p형 소스/드레인 영역(7a)이 형성되어 있다.
제 1, 2 실리콘 산화막(13a, 13b)중에서는 인, 비소, 붕소 등의 도펀트의 확산이 다결정 실리콘막(36, 37)에 비해서 매우 작다. 그 때문에 다결정 실리콘막(36, 37) 중의 도펀트가 텅스텐 실리사이드막(5a, 5b)에 확산하는 것을 억제할 수가 있다. 또한, 실리콘 산화막(13a, 13b)은 매우 얇기 때문에, 전압인가시에 전자가 터널전류로서 흐르기 위해 전압강하가 거의 없이 전위를 텅스텐 실리사이드막(5a, 5b)에서 다결정 실리콘막(36, 37)에 전달할 수가 있다. 그 때문에 문턱전압의 상승이나 게이트 전극의 공핍화를 억제할 수가 있고, 나아가서는 높은 구동능력을 가지는 CMOS 전계효과 트랜지스터가 된다. 또한, 후술하는 바와 같이 도펀트의 상호확산을 억제할 수 있는 효과도 거둔다.
또한, 상기 실시예 1에서는 배리어막으로서 실리콘 산화막을 예시했지만, 터널효과를 이용해서 전위를 텅스텐 실리사이드막(5a, 5b)에서 다결정 실리콘막(36, 37)에 전달하기에 충분하도록 얇아진 막두께를 가지는 것이면 무엇이든 괜찮다. 예를 들면, 실리콘 질화막을 이용해도 된다. 이 경우, 실리콘 질화막의 막두께는 30Å 이하인 것이 바람직하다.
또한, 상기 실시예에서는, 도전막으로서 텅스텐 실리사이드를 예시했지만 그 외의 금속 또는 금속 실리사이드로 구성해도 된다.
또한, 상기 실시예에서는 비단결정 실리콘막의 일례로서 다결정 실리콘막을 예시했지만 본 발명은 이것에 한정되는 것은 아니다.
실시예 2
도 2는 실시예 2의 상보형 MOS 전계효과 트랜지스터의 단면도이다. 본 실시예의 CMOS는 도 1에 나타나는 CMOS와, 이하의 점을 빼고는 동일하기 때문에 동일 또는 상당하는 부분에는 동일의 참조번호를 붙이고 그 설명은 반복하지 않는다.
도 2에 나타나는 CMOS가 도 1에 나타나는 CMOS와 다른 점은 배리어막으로서 Co 실리사이드막을 사용하고 있는 점이다. Co 실리사이드막(15)은 텅스텐 실리사이드막(5a, 5b)과 다결정 실리콘막(36, 37)의 사이에 Co막을 형성하고, 이것을 열처리함으로써 형성된다. 열처리법에 의해 얻은 Co 실리사이드막(15a, 15b)은 스퍼터링으로 형성된 Co 실리사이트막에 비해서 밀도가 높기 때문에 다결정 실리콘막(36, 37) 중의 도펀트가 텅스텐 실리사이드막(5a, 5b)중에 확산하는 것을 억제하는 효과가 있다. 그 때문에 문턱전압의 상승이나 게이트 전극의 공핍화가 억제되고, 나아가서는 높은 구동능력을 가지는 CMOS 전계효과 트랜지스터를 실현할 수 있다.
또 상기 실시예에서는 실리사이드막으로서 Co 실리사이드막을 제시했지만, 본 발명은 이것에 한정되는 것은 아니고, Ni, Pt, Ta를 다결정 실리콘으로 반응시켜서 얻은 실리사이드막이어도 된다.
실시예 3
도 3은 실시예 3의 CMOS의 단면도이다. 도 3에 나타나는 CMOS는 도 1에 나타나는 CMOS와 이하의 점을 빼고는 동일하기 때문에 동일 또는 상당하는 부분에는 동일의 참조번호를 붙이고 그 설명을 반복하지 않는다.
도 3에 나타나는 CMOS가 도 1에 나타나는 CMOS와 다른 점은 배리어막으로서 티탄막(16a, 16b)을 이용하고 있는 점이다.
질화티탄막(16a, 16b)은 다결정 실리콘막(36, 37) 중의 도펀트가 텅스텐 실리사이드막(5a, 5b) 중에 확산하는 것을 억제하는 효과가 있다. 그 때문에 문턱전압의 상승이나 게이트 전극의 공핍화가 억제되고 나아가서는 높은 구동능력을 가지는 CMOS 전계효과 트랜지스터를 실현할 수 있다.
또한, 질화티탄막의 대신에 W, Mo, Ta의 질화막을 이용해도 같은 효과를 실현한다.
실시예 4
도 4는 실시예 4의 CMOSFET의 단면도이다. 도 4에 나타나는 CMOS는 도 3에 나타나는 CMOS와 이하의 점을 빼고는 동일하기 때문에 동일 또는 상당하는 부분에는 동일의 참조번호를 붙이고 그 설명을 반복하지 않는다.
도 4에 나타나는 CMOS가 도 3에 나타나는 CMOS와 다른 점은 다결정 실리콘막(36, 37) 중에 인이나 비소 등의 도펀트 이외에 질소를 주입하고 있는 점이다. 질소는 1018∼1020atoms/cm3주입되는 것이 바람직하다.
다결정 실리콘막 (36, 37) 중에 포함되어 있는 질소는 붕소, 인, 비소 등의 도펀트보다도 확산되기 쉽고 도펀트의 확산을 억제하는 성질을 가진다. 그 때문에 도펀트가 다결정 실리콘막(36, 37)에서 텅스텐 실리사이드막(5) 중에 확산하는 것을 억제하는 효과가 있다. 그 때문에 문턱전압의 상승이나 게이트 전극의 공핍화를 억제할 수 있고, 나아가서는 높은 구동능력을 가지는 CMOSFET를 실현할 수가 있다.
실시예 5
도 5∼12는 도 1에 나타나는 CMOSFET의 제조방법의 각 공정에서의 반도체 장치 단면도이다.
도 5를 참조하면, 실리콘기판(1)의 주표면에 LOCOS(LOCal Oxidation of Silicon) 법에 의해, 소자분리 산화막(2)을 형성한다. 열산화에 의해 실리콘기판(1)의 주표면에 두께 10∼200Å의 게이트 산화막(3)을 형성하고, 그 위에 CVD법에 의해 100∼2000Å의 다결정 실리콘막(4)을 형성한다.
도 6을 참조하면, 다결정 실리콘막(4) 중의 p채널 MOSFET를 형성하는 영역 위 이외의 부분을 덮는 레지스트막(26)을 마스크로 하여 붕소이온을 다결정 실리콘막(4) 중에 주입하고 레지스트막(26)을 제거한다.
도 7을 참조하면, 다결정 실리콘막(4)중의 n채널 MOSFET를 형성하는 영역 위 이외의 부분을 덮는 레지스트막(28)을 실리콘기판(1) 위에 형성한다. 레지스트(28)를 마스크로 하여 다결정 실리콘막(4) 중에 비소이온을 주입하고 레지스트막(28)을 제거한다.
도 8을 참조하면, 다결정 실리콘막(4) 위에 터널효과를 이용할 수 있는 30Å 이하의 실리콘 산화막(13)을 CVD법에 의해 퇴적한다. 실리콘 산화막(13)의 위에 스퍼터링에 의해 두께 100∼2000Å의 텅스텐 실리사이드막(5)을 형성한다.
도 9를 참조하면, 텅스텐 실리사이드막(5)의 위이고 또한 n채널 MOSFET의 제 1 게이트 전극 및 p채널 MOSFET의 제 2 게이트 전극을 형성하기로 예정된 부분 위에 레지스트막(29)을 형성한다.
도 9와 도 10을 참조하면, 레지스트막(29)을 마스크로 하여, 텅스텐 실리사이드막(5), 실리콘 산화막(13), 다결정 실리콘(4) 및 게이트 절연막(3)을 선택적으로 에칭한다.
도 10과 도 11을 참조하면, 레지스트막(29)을 제거함으로써 제 1, 2 게이트 전극(30, 31)을 형성한다.
도 12를 참조하면, 사진제판기술과 이온주입기술을 이용해서 p채널 MOSFET를 형성하는 영역에 붕소이온을 주입하고, p형 LDD소스/드레인 영역(7a)을 형성한다. 마찬가지로, 사진제판기술, 이온주입기술을 이용해서 n채널 MOSFET를 형성하는 영역에 P, Sb, 비소 이온을 주입하고, n형 LDD 소스/드레인 영역(7b)을 형성한다(LDD층의 형성조건: 1∼50KeV, 1×1012∼4×1015atoms/cm2; 소스/드레인층의 형성조건: 10∼100KeV, 1×1013∼4×1016atoms/cm2, 열처리 500∼1000℃, 10∼360분). LDD 형성시에, 통상의 방법으로 측벽 스페이서(6)가 형성된다. 최후로 열처리를 가함으로써 듀얼 게이트 CMOSFET가 완성된다.
도 12를 참조하면, 실리콘 산화막(13) 중에는 인, 비소, 붕소 등의 도펀트의 확산이 다결정 실리콘막(4) 중에 비해서 극히 작다.
또한, 일반적으로 CVD법에 의해 형성한 실리콘 산화막은 열산화에 의해 형성된 산화막에 비해서 다공질이고 절연성이 나쁘다. 이런 성질에 의거해서, 텅스텐 실리사이드막(5)에 인가된 전압을 확실하게 다결정 실리콘막(4)에 보낼 수 있는 장치가 얻어진다고 하는 효과를 거둔다. 또한, 텅스텐 실리사이드막(5)과 다결정 실리콘막(4) 사이의 실리콘산화막(13)은 매우 얇기 때문에 전압인가시에 전자가 터널전류로서 흐르기 위해 전압강하가 거의 없이 텅스텐 실리사이드막(5)에서 다결정 실리콘막(4)에 전위를 전할 수가 있다. 그 결과 문턱전압의 상승이나 게이트 전극의 공핍화를 억제할 수 있고, 나아가서는 높은 구동능력을 가지는 MOSFET가 실현된다고 하는 효과를 거둔다. 또한, 도 8을 참조해서 실리콘산화막(13)을 구비하고 있기 때문에 다결정 실리콘막(4a, 4b) 간의 도펀트의 상호확산을 억제할 수가 있다.
상기 실시예에서는 실리콘 산화막(13)을 CVD법으로 형성한 경우를 예시했지만, 다결정 실리콘막(4)의 표면을 열산화하는 것에 의해 이것을 형성해도 된다. 또한, 다결정 실리콘막의 표면을 과산화수소 용액 중에 2∼100분간 담그는 것에 의해 실리콘 산화막(13)을 형성해도 된다.
실시예 6
본 실시예는 배리어막으로서의 실리콘 질화막을 가지는 CMOS의 제조방법에 관한 것이다.
먼저, 실시예 1과 마찬가지로 도 5∼7에 나타나는 처리를 행한다. 그 다음, 도 13을 참조해서, 다결정 실리콘막(4)의 위에 CVD법으로 막두께 30Å 이하의 터널효과를 이용할 수 있는 실리콘질화막(13a)을 퇴적시킨다. 이어서, 스퍼터링에 의해 두께 100∼2000Å의 텅스텐 실리사이드막 (5)을 형성한다. 그 다음, 실시예 1과 마찬가지로 도 9∼12에 나타나는 처리를 행한다. 그것에 의해 CMOS를 완성한다.
실리콘 질화막(13a) 중에서는 인, 비소, 붕소 등의 도펀트의 확산이 다결정 실리콘막(4)중에 비해서 매우 작다. 또한, 일반적으로 CVD법에 의해 형성한 실리콘 질화막(13a)은, 질소 분위기 중에서의 열처리에 의해 형성한 질화막에 비해서 다공질이고 절연성이 나쁘다. 그 때문에 실리콘 질화막(13a)이 존재해도 텅스텐 실리사이드막(5)에 인가한 전압을 확실하게 다결정 실리콘막(4)에 전달할 수 있는 CMOS가 얻어진다. 또한, 다결정 실리콘막(4) 중의 도펀트가 텅스텐 실리사이드막(5)에 확산하는 것을 억제할 수가 있다. 또한, 실리콘 질화막(13a)은 매우 얇기 때문에 전압인가시에는 전자가 터널전류로서 흐르기 위해 전압강하가 거의 없이 전위를 전달할 수 있는 CMOS가 얻어진다. 또한, 실시예 1과 마찬가지로 도 13을 참조하여 다결정 실리콘막(4a) 및 다결정 실리콘막(4b) 간의 도펀트의 상호확산을 억제할 수도 있다.
또한, 본 실시예에서는 실리콘 질화막(13a)을 CVD법으로 형성한 경우를 예시했다. 그러나, 본 발명은 이것에 한정되는 것은 아니다.
즉, 다결정 실리콘막(4)을 형성한 후, NH3분위기 중에서 RTA법(Rapid Thermal Anneal법)에 의해 850∼1200℃에서 10∼60초간 가열함으로써 30Å 이하의 터널효과를 이용할 수 있는 실리콘 질화막(13a)을 형성해도 된다.
실시예 7
본 실시예는 배리어막으로서의 Co 실리사이드막을 가지는 CMOS의 제조방법에 관한 것이다.
먼저, 실시예 1과 마찬가지로 도 5∼7의 처리를 행한다.
다음에, 도 14를 참조해서 다결정 실리콘막(4) 위에 스퍼터링에 의해 두께 10∼150Å의 Co막(11)을 퇴적한다. 이어서, 스퍼터링에 의해 두께 100∼2000Å의 텅스텐 실리사이드막(5)을 형성한다. 다음에, 도 15를 참조해서, RTA법에 의해 500∼900℃에서 10∼60초간 열처리를 가함으로써 Co막(11)과 다결정 실리콘막(4)을 반응시켜서, Co 실리사이드막(15)을 형성한다. 그 다음, 실시예 1에서 설명한 도 9∼13에 나타나는 처리를 행하면 CMOS가 완성한다.
Co 실리사이드막(15)은 밀도가 높기 때문에 다결정 실리콘막(4)중의 도펀트가 텅스텐 실리사이드막(5)에 확산하는 것을 억제한다. 그 결과, 다결정실리콘막 중의 도펀트가 텅스텐 실리사이드막(5)에 확산하는 것을 억제할 수 있는 CMOS가 얻어진다.
또한, 도 15를 참조해서 다결정 실리콘막(4a) 및 다결정 실리콘막(4b) 간의 도펀트의 상호억제를 방지할 수가 있다.
또한, 본 실시예에서는 실리사이드 형성을 위한 금속막으로서 Co를 이용한 경우를 예시했지만, 본 발명은 이것에 한정되는 것은 아니고, Ni, Pt, Ta를 이용해도 같은 효과를 실현한다.
또한, 본 실시예에서는 Co막을 RTA법에 의해 Co 실리사이드막(15)에 형성하는 경우를 예시했지만, 본 발명은 이것에 한정되는 것은 아니다. 즉, Co막(11)을 다결정 실리콘막(4)상에 퇴적하고, 그 다음, 도 12에 나타나는 소스/드레인 영역을 형성하기 위한 열처리와 동시에 Co막(11)과 다결정 실리콘막(10)을 반응시켜서 그것에 의해 Co 실리사이드막(15)을 형성해도 된다.
실시예 8
본 실시예는 배리어막으로서의 질화 Ti막을 가지는 CMOS의 제조방법에 관한 것이다.
먼저, 실시예 1과 마찬가지로 도 5∼7에 나타나는 처리를 행한다. 다음에 도 16을 참조해서 스퍼터링에 의해 두께 10∼150Å의 질화 Ti막(16)을, 다결정 실리콘막(4)상에 퇴적한다. 이어서, 스퍼터링에 의해 두께 100∼2000Å의 텅스텐 실리사이드막 (5)을 형성한다. 그 다음 도 9∼12에 나타나는 처리를 행하면 CMOSFET가 완성된다.
질화 Ti막(16)은 밀도가 높기 때문에 다결정 실리콘막(4)중의 도펀트가 텅스텐 실리사이드막(5)에 확산하는 것을 억제한다. 그 결과, 다결정 실리콘막(4)중의 도펀트가 텅스텐 실리사이드막(5)에 확산하는 것을 억제할 수가 있다. 그 결과, 문턱전압의 상승이나 게이트 전극의 공핍화를 억제할 수 있고, 높은 구동능력을 가지는 CMOSFET를 실현할 수 있다. 또한, 도 16을 참조해서, 다결정 실리콘막(4a)과 다결정 실리콘막(4b)간의 도펀트의 상호확산을 억제할 수가 있다.
본 실시예에서는 질화물을 형성하기 위한 금속막으로서 Ti를 사용하는 경우를 예시했지만 본 발명은 이것에 한정되는 것은 아니고, W, Mo, Ta를 사용해도 같은 효과를 나타낸다.
실시예 9
본 실시예는 질화 Ti막(16)의 다른 형성방법에 관한 것이다.
먼저, 실시예 1과 마찬가지로 도 5∼7에 나타나는 처리가 행해진다.
도 17을 참조하면, 스퍼터링에 의해 두께 10∼150Å의 Ti막(12)을 다결정 실리콘막(4) 위에 퇴적한다. 스퍼터링에 의해 두께 100∼2000Å의 텅스텐 실리사이드막(5)을 형성한다. 다음에 도 18을 참조해서 RTA법에 의해 질소 분위기 중에서 500∼900℃로 10∼60초간 열처리를 가하는 것에 의해 Ti막(12)과 다결정 실리콘막(4)을 반응시켜서 질화 Ti막(16)을 형성한다.
실시예 1과 마찬가지로 도 9∼12에 나타나는 처리를 행하면 CMOS가 완성된다.
실시예 10
본 실시예는 질소가 도핑된 다결정 실리콘막을 포함하는 게이트 전극을 가지는 CMOS의 제조방법에 관한 것이다.
도 19를 참조하면, 실리콘기판(1) 위의 주표면에 LOCOS법을 이용해서 소자분리 산화막(2)을 형성한 후, 열산화법에 의해 두께 10∼200Å의 게이트 절연막(3)을 형성한다. 그 다음, CVD법에 의해 100∼1000Å의 다결정 실리콘막(4)을 형성한다.
그 다음, 다결정 실리콘막(4)중에 질소를 30KeV, 1×1012∼4×1018atoms/cm3의 조건으로 이온주입하는 것에 의해 질소가 도핑된 다결정 실리콘막(10)을 형성한다. 그 다음 도 6에 상당하는 도 20의 처리와 도 7에 상당하는 도 21의 처리를 행한다. 다음에, 도 22를 참조해서 다결정 실리콘막(10) 위에 스퍼터링에 의해 두께 10∼100Å의 Co막(11)을 퇴적시키고 이어서 스퍼터링에 의해 두께 100∼1000Å의 텅스텐 실리사이드막(5)을 형성한다.
다음에 도 22와 도 23을 참조하면, RTA법에 의해 500∼900℃로 10∼60초간 열처리를 가하는 것에 의해 Co막(11)과 다결정 실리콘막(10)을 반응시키고, Co막(11)을 Co 실리사이드막(15)으로 바꾼다. 그 다음, 실시예 1과 마찬가지로 도 9∼12에 나타나는 처리를 행하면 CMOS가 완성된다.
본 실시예에 의하면, 다결정 실리콘막(4)에 포함되어 있는 질소는 붕소, 인, 비소 등의 도펀트보다도 확산하기 쉽고, 이들 도펀트의 확산을 억제하는 성질을 가지기 때문에 도펀트가 텅스텐 실리사이드막(5)에 확산하는 것을 억제하는 효과가 있다. 그 때문에 문턱전압의 상승이나 게이트 전극의 공핍화가 억제되고 높은 구동능력을 가지는 CMOSFET를 실현할 수가 있다. 또한, 도 22를 참조하면, 다결정 실리콘막(4a) 및 다결정 실리콘막(4b)간의 도펀트의 상호확산을 억제할 수 있다고 하는 효과를 거둔다.
상기 발명을 상세히 설명했지만, 상기 설명은 모든 관점에 예시적인 것이지 한정적인 것은 아니다. 본 발명의 사상 및 범위는 후술할 청구범위에 의해 한정한다.

Claims (6)

  1. p웰(42) 내에 형성된 n채널 MOSFET와 n웰(41) 내에 형성된 p채널 MOSFET를 가지는 상보형 MOS 전계효과 트랜지스터의 제조방법에 있어서,
    반도체 기판(1)의 표면에 n웰(41)과 p웰(42)을 형성하는 공정과,
    상기 반도체 기판(1) 위에 게이트 절연층(3)을 형성하는 공정과,
    상기 게이트 절연층(3)을 개재시켜서 상기 반도체 기판(1) 위에 비단결정 실리콘막(4)을 형성하는 공정과,
    상기 p채널 MOSFET의 제 1 게이트 전극(30)이 상기 비단결정 실리콘막(4) 내에 형성될 영역에 제 1 도전형 불순물을 투입하는 공정과,
    상기 n채널 MOSFET의 제 2 게이트 전극(31)이 상기 비단결정 실리콘막(4) 내에 형성될 영역에 제 2 도전형 불순물을 투입하는 공정과,
    상기 비단결정 실리콘막(4) 위에 배리어층(13)을 형성하는 공정과,
    상기 배리어층(13) 위에 금속 실리사이드 또는 금속으로 된 도전체층(5)을 형성하는 공정과,
    상기 비단결정 실리콘막(4), 상기 배리어층(13) 및 상기 도전체층(5)을 패터닝하여, 상기 n웰(41) 위에는 상기 제 1 도전형 불순물이 투입된 제 1 실리콘막(36)과 제 1 배리어막(13a)과 제 1 도전막(5a)이 적층되어 있는 제 1 게이트 전극(30)을 형성하고, 상기 p웰(42) 위에는 상기 제 2 도전형 불순물이 투입된 제 2 실리콘막(37)과 제 2 배리어막(13b)과 제 2 도전막(5b)이 적층되어 있는 제 2 게이트 전극(31)을 형성하는 공정을 구비하고 있으며,
    상기 배리어층(13)의 막두께는, 터널효과를 이용하여 전위가 상기 제 1 도전막(5a)으로부터 상기 제 1 실리콘막(36)으로 전달되기에 충분하게 얇도록 선택되는 것을 특징으로 하는 상보형 MOS 전계효과 트랜지스터의 제조방법.
  2. 제 1 항에 있어서,
    상기 실리콘 산화막은 상기 비단결정 실리콘막(4)의 표면을 열산화함으로써 형성되는 것을 특징으로 하는 상보형 MOS 전계효과 트랜지스터의 제조방법.
  3. 제 1 항에 있어서,
    상기 실리콘 산화막은 상기 비단결정 실리콘막(4)의 표면을 과산화수소로 처리함으로써 형성되는 것을 특징으로 하는 상보형 MOS 전계효과 트랜지스터의 제조방법.
  4. 제 1 항에 있어서,
    상기 실리콘 질화막은 질소원자를 함유하는 가스 속에서 상기 비단결정 실리콘막(4)을 열처리함으로써 형성되는 것을 특징으로 하는 상보형 MOS 전계효과 트랜지스터의 제조방법.
  5. p웰(42) 내에 형성된 n채널 MOSFET와 n웰(41) 내에 형성된 p채널 MOSFET를 가지는 상보형 MOS 전계효과 트랜지스터의 제조방법에 있어서,
    반도체 기판(1)의 표면에 n웰(41)과 p웰(42)을 형성하는 공정과,
    상기 반도체 기판(1) 위에 게이트 절연층(3)을 형성하는 공정과,
    상기 게이트 절연층(3)을 개재시켜서 상기 반도체 기판(1) 위에 비단결정 실리콘막(4)을 형성하는 공정과,
    상기 p채널 MOSFET의 제 1 게이트 전극(30)이 상기 비단결정 실리콘막(4) 내에 형성될 영역에 제 1 도전형 불순물을 투입하는 공정과,
    상기 n채널 MOSFET의 제 2 게이트 전극(31)이 상기 비단결정 실리콘막(4) 내에 형성될 영역에 제 2 도전형 불순물을 투입하는 공정과,
    스퍼터링 방법에 의해 상기 비단결정 실리콘막(4) 위에 금속층(11)을 형성하는 공정과,
    상기 금속층(11) 위에 금속 실리사이드 또는 금속으로 된 도전체층(5)을 형성하는 공정과,
    상기 금속층(11)을 금속 실리사이드층(15)으로 변환하는 공정과,
    상기 비단결정 실리콘막(4), 상기 금속 실리사이드층(15) 및 상기 도전체층 (5)을 패터닝하여, 상기 n웰위에는 상기 제 1도전형 불순물이 투입된 제 1실리콘막과 제 1금속실리사이드막과 제 1도전막(5a)이 적층되어 있는 제 1게이트 전극을 형성하고, 상기 p웰위에는 상기 제 2도전형 불순물이 투입된 제 2실리콘막과 제 2금속실리사이드막과 제 2도전막이 적층되어 있는 제 2게이트 전극을 형성하는 공정을 구비하며,
    상기 금속층(11)을 금속 실리사이드층(15)으로 변환하는 공정은 RTA법으로 처리하는 것을 특징으로 하는 상보형 MOS 전계효과 트랜지스터의 제조방법.
  6. 제 5 항에 있어서,
    상기 금속층(11)을 상기 금속 실리사이드층(15)으로 변환하는 공정은 상기 게이트 전극(30, 31)을 형성한 후의 열처리에 의해 수행되는 것을 특징으로 하는 상보형 MOS 전계효과 트랜지스터의 제조방법.
KR1019990011176A 1995-09-21 1999-03-31 상보형 엠오에스 전계효과 트랜지스터의 제조방법 KR100255995B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7242955A JPH0992728A (ja) 1995-09-21 1995-09-21 相補型ｍｏｓ電界効果トランジスタおよびその製造方法
JP242955 1995-09-21
KR1019960014856A KR100223992B1 (ko) 1995-09-21 1996-05-07 상보형 mos 전계효과 트랜지스터 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014856A Division KR100223992B1 (ko) 1995-09-21 1996-05-07 상보형 mos 전계효과 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100255995B1 true KR100255995B1 (ko) 2000-05-01

Family

ID=26536007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011176A KR100255995B1 (ko) 1995-09-21 1999-03-31 상보형 엠오에스 전계효과 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100255995B1 (ko)

Similar Documents

Publication Publication Date Title
KR100223992B1 (ko) 상보형 mos 전계효과 트랜지스터 및 그 제조방법
US5338694A (en) Method of fabricating BiCMOS device
US5079182A (en) Bicmos device having self-aligned well tap and method of fabrication
US5294822A (en) Polycide local interconnect method and structure
US5648673A (en) Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
KR20010106214A (ko) 반도체장치의 제조방법
US20050164439A1 (en) Low volt/high volt transistor
JP2010502015A (ja) 相補型シリコン・オン・インシュレータ（ｓｏｉ）接合型電界効果トランジスタ、及びその製造方法
JP2000243967A (ja) 半導体装置の製造方法
US5107321A (en) Interconnect method for semiconductor devices
KR100279390B1 (ko) Bicmos 반도체소자의 제조방법
US5231042A (en) Formation of silicide contacts using a sidewall oxide process
US5814541A (en) Method for manufacturing semiconductor device
KR0178551B1 (ko) 반도체 집적 회로 제조 방법
KR100396709B1 (ko) 반도체 소자의 제조방법
KR100305681B1 (ko) 반도체소자 및 그 제조방법
US5612243A (en) Polycide local interconnect method and structure
KR100255995B1 (ko) 상보형 엠오에스 전계효과 트랜지스터의 제조방법
JP4615755B2 (ja) 半導体装置の製造方法
KR100508867B1 (ko) ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법
JP3714757B2 (ja) Ｍｉｓ型半導体装置の製造方法
JPH0837239A (ja) 半導体装置および半導体装置の製造方法
JPH1056171A (ja) Ｍｉｓ半導体装置及びその製造方法
JPH09232444A (ja) 半導体集積回路装置およびその製造方法
JPH042168A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee