KR100255063B1 - 반도체 장치의 평탄화 방법 및 장치 - Google Patents

반도체 장치의 평탄화 방법 및 장치 Download PDF

Info

Publication number
KR100255063B1
KR100255063B1 KR1019960052666A KR19960052666A KR100255063B1 KR 100255063 B1 KR100255063 B1 KR 100255063B1 KR 1019960052666 A KR1019960052666 A KR 1019960052666A KR 19960052666 A KR19960052666 A KR 19960052666A KR 100255063 B1 KR100255063 B1 KR 100255063B1
Authority
KR
South Korea
Prior art keywords
polishing
semiconductor device
strain gauge
rotary table
strain
Prior art date
Application number
KR1019960052666A
Other languages
English (en)
Other versions
KR970030408A (ko
Inventor
야마또 사미쓰
히로히꼬 이즈미
Original Assignee
아사무라 타카싯
신닛뽄 세이테쯔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사무라 타카싯, 신닛뽄 세이테쯔 가부시키가이샤 filed Critical 아사무라 타카싯
Publication of KR970030408A publication Critical patent/KR970030408A/ko
Application granted granted Critical
Publication of KR100255063B1 publication Critical patent/KR100255063B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)

Abstract

기판상에 형성된 둘이상의 상이한 막을 기판상에 형성된 둘이상의 상이한 막을 갖는 반도체장치의 표면이 화학적, 기계적인 연마에 의하여 평탄화될 때 연마시의 연마저항은 연마될 반도체장치의 표면에 근접하게 제공된 변형 게이지에 의하여 검출된다. 또한 연마처리의 종료는 변형 게이지로부터 얻어진 검출신호의 변화량을 기초로 결정된다.

Description

반도체 장치의 평탄화 방법 및 장치
본 발명은 반도체장치의 평탄화 방법 및 장치에 관한 것으로서, 특히 반도체장치의 표면을 연마하기 위한 연마 종점을 검출(또는 측정)하는 정밀도를 개선하는 평탄화 방법과 장치에 관한 것이다.
최근, 반도체장치의 소자가 고집적화, 고미세화에 따라 다결정실리콘 배선등의 다층화 기술이 반도체장치의 고속작동과 전기적특성 등의 고성능화를 실현하기 위하여 개선되어 왔다. 반도체장치의 제조과정에서 그 위에 형성된 하부배선 도체를 갖는 실리콘웨이퍼 기판(이후에는 "디바이스 웨이퍼"라 약칭함)의 표면상에서 불규칙적인 부분 혹은 불균일한 레벨이 형성될 때, 디바이스 웨이퍼의 표면상에 형성된 상부배선 도체는 도체들 사이에서 단락을 야기시키거나 또는 포토리소그래피 처리 등과 같은 미세가공에서 노광시에 디바이스 웨이퍼의 표면상의 포커싱 제어를 어렵게할 수도 있다.
종래기술에서, 디바이스 웨이퍼 표면은 CMP(Chemical Mechanical Polishing)에 의하여 평탄화된다. 그러나 연마의 적절한 정도 또는 연마의 정확한 깊이를 보장하기 위하여 연마처리가 종료될 때를 의미하는 연마종점을 정확히 측정하는 것이 필요하다.
JP-A-6-315850호에 기술된 연마종점 검출기는 실리콘웨이퍼와 같은 피연마물이 배치되는 연마테이블을 구동하기 위한 제1의 축과, 피연마물을 회전하기 위한 제2의 축들중 하나이상의 토오크를 측정하고, 측정된 토오크 및 측정된 토오크의 시간에 따른 변화값들중 하나이상이 소정치 또는 그 이상의 값으로 변하는 것을 검출하고, 이에 따라 연마종점을 결정하는 연마종료 신호를 발생한다.
축의 토오크 변화를 기초로 하는 종래의 연마종료 결정방법에 있어서, 결정을 위한 근거가 되는 정보는 전체 웨이퍼에 걸친 토오크 변화로부터 나오며, 이에 따라 그 판정이 항상 정확하지는 않다. 즉, 축에서의 토오크 변화가 웨이퍼의 부분에서 야기되는지 혹은 전체 웨이퍼에 의해서 야기되는지의 여부가 확실하지 않으며, 이에 따라 상기 판정은 마크로적이며, 대략적일 수 밖에 없다.
후술하는 것처럼, 다른 종래의 연마방법은 반도체장치의 표면을 정확히 연마하는데 도움이 되는 변형 게이지를 이용하는 것으로 기술되어 있다.
(1) 반도체기판 연마 제어방법(JP-A-2-257630)
연마중에 반도체기판을 지지하고 누르는 홀더의 저면의 변형량은 변형 게이지에 의하여 특정되고, 상기 측정된 변형량에 비례하여 홀더의 상,하부가 상이한 온도에서 유지되고, 이에 의하여 홀더의 하면의 표면형상을 조절한다. 또한 연마중 연마포의 변형량은 변위계에 의하여 측정되고, 연마포 위에 부어지는 연마액의 온도는 측정된 변형량에 따라서 결정되고, 이에 의하여 연마포의 표면형상이 조절된다. 게다가 표면상에 부착된 연마포를 갖춘 하부 테이블의 변형량은 변위계에 의하여 측정되고, 하부 테이블의 상하부는 측정된 변형량에 따라서 상이한 온도에서 유지되고 이에 의하여 하부 테이블의 표면형상이 조절된다.
(2) 가열변형 제어형 양면 연마방법(JP-A-4-53671)
복수의 히터와 복수의 변형 게이지는 상부 테이블의 연마측에 대한 대향면상에 제공되고, 히터는 연마중 변형 게이지에 의하여 측정된 상부 테이블의 변형량에 따라서 온,오프되고, 이로 인하여 가열에 따른 상부 테이블의 변형이 안정된다.
그러나 상기 두 종래의 방법들중 어느 것도 변형 게이지의 사용에 의한 연마종점을 결정하는 데에 있어서의 정밀도를 개선하지는 못했다.
본 발명의 목적은 반도체장치의 표면이 연마되는 동안에 연마종점이 결정되는 정밀도를 개선하는 반도체장치의 평탄화 장치 및 방법을 제공하는 것이다.
제1도는 본 발명의 실시예 1에 따른 반도체 평탄화 장치의 구조의 부분 단면도.
제2도는 제1도에 도시된 회전테이블상에 제공된 회전테이블과 변형 게이지의 평면도.
제3도는 제1도에 도시된 회전테이블에 변형 게이지를 장착하는 실시예를 도시하는 부분 단면도.
제4(a)도는 제1도에 도시된 디바이스 웨이퍼 구조의 실시예의 단면도.
제4(b)도는 제1도에 도시된 변형 게이지로부터의 출력신호의 변화의 일예를 도시하는 그래프.
제5도는 변형 게이지를 장착하는 방법을 도시하는 본 발명의 실시예 2에 따른 반도체장치의 평탄화 장치의 구조의 특정예의 부분 단면도.
제6도는 제5도에 도시된 구조의 파선으로 나타내어지는 구역 A의 확대 사시도.
제7도는 본 발명의 실시예 2에 따른 반도체장치의 평탄화 장치에 변형 게이지를 장착하는 방법의 또 다른 예를 도시하는 단면도.
제8도는 본 발명의 실시예 3에 따른 반도체장치의 평탄화 장치의 회전테이블에 제공된 변형 게이지의 배열예를 도시하는 평면도.
제9도는 본 발명의 실시예 4에 따른 반도체장치의 평탄화 장치의 회전테이블에 제공된 변형 게이지의 배열예를 도시하는 평면도.
제10도는 본 발명에 따른 반도체장치의 평탄화 장치에 의하여 평탄화 될 수 있는 디바이스 웨이퍼의 표면구조의 또 다른 예의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 회전테이블 2 : 연마포
3 : 디바이스 웨이퍼(device wafer) 5 : 회전축
7 : 구동모터 9 : 노즐
10 : 변형 게이지 11 : 리드 와이어(lead wire)
12 : 슬립링 16 : 관통구멍
본 발명에 따르면, 기판상에 형성된 둘이상의 상이한 막을 갖는 반도체장치의 표면을 화학적, 기계적 연마에 의하여 평탄화하기 위하여, 연마표면에 근접하게 제공된 변형 게이지에 의하여 연마중에 연마저항을 검출하는 단계와, 변형 게이지로부터 생성된 검출신호의 변화량을 기초로 하여 연마처리의 종점을 결정하는 단계로 이루어지는 반도체장치의 평탄화 방법이 제공된다.
본 발명에 따르면, 기판상에 형성된 둘이상의 상이한 막을 갖는 반도체장치의 표면을 화학적, 기계적 연마에 의하여 평탄화하기 위하여, 반도체장치가 연마포를 사이에 두고 의하여 회전테이블상의 소정위치에 배치되고, 회전을 위하여 구동되며, 하나이상의 변형 게이지가 반도체장치의 연마표면에 근접하게 매립되고, 반도체장치의 연마표면의 연마종점이 하나이상의 변형 게이지로부터의 출력신호를 처리하기 위한 프로세서에 의하여 결정되는 평탄화 장치가 또한 제공된다.
이하 첨부도면을 참조로 하여 본 발명을 상세하게 설명한다.
제1도를 참조로 하면, 본 발명의 제1실시예의 반도체장치의 평탄화 장치는 인조석 또는 스테인레스 스틸과 같은 재료로 이루어진 회전테이블(1)과, 연마포(2)와, 복수의 플레이트(단지 하나의 플레이트(4)만이 제1도에 도시)(4)와, 회전축(5)과, 복수의 베어링(61, 62)과, 구동모터(7)와, 노즐(9)과, 복수의 변형 게이지(10)와, 축(5)주위에 제공된 슬립링(12)과, 슬립링(12)에 전기 접속된 전류계(13)와, 구동모터(7)와 전류계(13)에 전기 접속된 중앙처리장치(이후에는 "CPU"로 언급)(14)를 갖는다.
회전테이블(1)은 축에 대하여 회전가능하도록 베어링(6)상에 지지되고 축(5)에 연결되고, 구동모터(7)는 축(5)을 통하여 회전하도록 회전테이블(1)을 구동한다. 연마포(2)는 회전테이블(1) 상부에 배치된다. 복수의 플레이트(4)는 소정의 간격을 가지고 그 외주를 따라서 회전테이블(1)상에 배치되고, 회전가능하게 되어있다. 연마될 디바이스 웨이퍼(3)는 각각의 플레이트(4)의 회전테이블(1)측에, 예를 들면 진공흡입에 의하여 고착되고, 각각의 디바이스 웨이퍼(3)는 각각의 플레이트(4)에 의하여 회전테이블(1)상의 연마포(2)에 대향되게 눌러진다.
노즐(9)은 회전테이블(1) 상부에 제공되며, 테이블의 거의 중앙에 테이블에 근접하게 배치되고, 디바이스 웨이퍼(3)의 표면을 연마하는데 사용하기 위하여 가공액(8)을 배출한다. 이 가공액(8)은 예를 들면 콜로이드 실리카로 혼합된 수산화칼륨 용액이 바람직할 수 있다. 연마처리에서 회전테이블(1)은 구동모터(7)에 의하여 회전되는 반면에 가공액(8)은 노즐(9)로부터 앞으로 보내진다. 이때에 연마포(2)와 접촉된 디바이스 웨이퍼(3)의 표면은 콜로이드 실리카의 기계적 작용과 수산화칼륨의 화학적 작용에 의하여 연마될 수 있다.
각각의 변형 게이지(10)는 리드 와이어(11)를 통하여 슬립링(12)에 전기접속된다. 각각의 변형 게이지(10)로부터의 출력신호는 리드 와이어(11)와, 슬립링(12)과, 전류계(13)를 통하여 CPU(14)에 공급된다. 신호처리 제어장치로서 기능하는 CPU(14)는 각각의 변형 게이지(10)로부터의 출력신호에 따라서 정지하고 회전하는 구동모터(7)를 제어한다.
제1,2도에 도시된 것처럼, 복수의 변형 게이지(10)는 회전테이블(1)의 외주를 따라서 하나의 위치에서 회전테이블(1)의 표면부(디바이스 웨이퍼(3)의 연마표면에 근접)에 매립되고 선형으로 배열되며 이에 따라 디바이스 웨이퍼(3)들중 하나가 이들 변형 게이지(10)의 바로 위에 오게될 때 디바이스 웨이퍼(3)의 직경은 변형 게이지(10)의 라인상에 정확하게 배치된다. 제2도는 라인상에 배열된 9개의 변형 게이지(10)를 도시한다. 변형 게이지(10)가 6인치의 직경을 갖는 디바이스 웨이퍼(3)를 위하여 약 10㎜의 간격을 두고 배열된다면 변형 게이지(10)의 수는 13개가 된다.
변형 게이지(10)가 예를 들면 실선으로 제3도에 도시된 것처럼 회전테이블(1)의 표면부에 매립된다. 회전테이블(1)은 변형 게이지(10)가 장착된 구멍(15)을 형성하기 위하여 그 표면의 소정위치에 드릴등에 의하여 천공된다. 또한 관통구멍(16)은 드릴가공등에 의하여 회전테이블(1)에 형성되고 이에 따라 변형 게이지(10)에 연결되는 리드 와이어(11)는 슬립링(12)에 이를 통하여 신장될 수 있다. 변형 게이지(10)는 구멍(15)에 설치되고, 관통구멍(16)을 통하여 삽입된 리드 와이어(11)의 일단이 변형 게이지(10)에 연결된다. 그후 변형 게이지(10)와 리드 와이어(11)는 수지재(17)로 밀봉되고 고착된다.
이 반도체장치의 평탄화 장치를 사용함으로서 제4(a)도에 도시된 단면을 갖는 디바이스 웨이퍼(3)의 표면을 연마하는 방법에 관하여 기술한다.
제4(a)도에 도시된 것처럼, 디바이스 웨이퍼(3)는 기판(3a)과, 불규칙한 표면을 가지며 기판(3a)상에 형성된 산화막(3b)과, 산화막(3b)상에 형성된 폴리실리콘막(3c)을 포함한다. 여기서, 설명의 편의를 위하여 제1층(31)은 폴리실리콘막(3c)의 표면(31a)으로부터 산화막(3b)의 불규칙 표면의 돌출부의 상부와 폴리실리콘막(3c) 사이의 경계부(32a)의 높이까지의 구역이 되고, 제2층은 경계부(32a)로부터 산화막(3b)의 불규칙면의 오목부의 바닥까지의 구역이 되고, 제3층은 산화물(3b)의 오목부의 바닥(33a)으로부터 기판(3a)의 표면까지의 구역이다. 이 경우에 폴리실리콘막(3c)만으로 된 제1층(31)은 상대적으로 단단하며, 산화막(3b)만으로 된 제3층은 상대적으로 부드러우며, 산화막(3b)과 폴리실리콘막(3c)으로 제조된 제2층(32)은 제1층과 제3층 사이에서 대략 중간경도를 갖는다.
디바이스 웨이퍼(3)의 표면의 연마처리는 노즐(9)로부터의 가공액(8)을 배출하고 회전테이블(1)을 회전시킴에 의하여 제1층(31)의 표면(31a)으로부터 시작한다. 이 연마처리중 마찰력은 연마포(2)와 디바이스 웨이퍼(3) 사이에서 형성된다. 이 마찰력을 기초로 야기된 소위 연마저항의 크기는 연마된 물질(이 경우에 제1층(31)의 폴리실리콘막(3c)의 경도에 따른다. 연마저항은 회전테이블(1)에 매립된 변형 게이지(10)상에서 작용한다. 그러므로 변형 게이지(10)의 변형은 연마저항에 비례하여 증가한다. 이때에 구동모터(7)의 토오크는 변형 게이지(10)로부터 슬립링(12)을 통하여 CPU(14)로 공급된 출력신호로부터 검출될 수 있다.
제4(b)도는 제4(a)도에 도시된 디바이스 웨이퍼(3)가 제1의 층(31)의 표면(31a)으로부터 제3층(33)의 부분까지 연마될 때의 시간에 따라 변형 게이지(10)의 변형량의 변화를 도시한다. 제4(b)도로부터 단지 폴리실리콘막(3c)의 제1층(31)이 연마될 때 폴리실리콘막(3c)이 상대적으로 단단하므로 변형 게이지(10)의 변형이 0.1%가 됨을 명백하게 알 수 있다. 연마처리가 제1층(31)과 제2층(32) 사이의 경계부(32a)에서 이루어지고 제2층(32)에서 가공을 받게될 때 연마저항은 제2층(32)이 부드러운 산화막(3b)을 부분적으로 포함하므로 단지 폴리실리콘막(3c)으로 제조된 제1의 막(31)에서 보다 감소하게 된다. 결과로서, 변형 게이지(10)의 변형량은 0.05%(시간 t1)로 감소한다. 그러므로 연마처리가 산화막(3b)의 표면의 오목부의 바닥(33a)으로 전진하고 제3층(33)을 연마하기 위하여 시작될 때 연마저항은 제3층(33)이 부드러운 산화막(3b)만으로 이루어지므로 제2층(32)과 비교하여 더욱 감소된다. 따라서 변형 게이지(10)의 변형이 0.03%(시간 t2)로 감소한다.
그러므로 디바이스 웨이퍼(3)가 연마될 때 연마의 깊이 또는 연마량은 출력신호가 변형 게이지(10)로부터 CPU(14)로 이송되는 상이한 경도의 층 또는 막사이의 경계부에서의 출력신호의 변화로부터 검출될 수 있다. 즉, 변형 게이지(10)의 출력신호(변형량)와 디바이스 웨이퍼(3)의 연마량 사이의 관계는 CPU(14)에 저장되고, 연마시 변형 게이지(10)로부터 이송된 실제 출력신호는 CPU(14)에 저장된 데이터와 비교되고 이에 따라 현재의 연마량을 알 수 있다.
또한 반도체 평탄화 장치가 각각의 디바이스 웨이퍼(3)의 직경에 정렬되도록 배열된 복수의 변형 게이지(10)를 가지므로 복수의 상이한 위치에서의 디바이스 웨이퍼(3)의 변형량은 변형 게이지(10)에 의하여 동시에 측정될 수 있다. 그러므로 디바이스 웨이퍼(3)의 전 표면에 걸쳐 균일한 연마량을 정확하게 검출하는 것이 가능하다. 이는 고정밀도의 평탄화 처리를 유도해낼 수 있다.
연마의 한 예에는 산화막(3b)의 불규칙표면의 돌출부의 상부와 폴리실리콘막(3c) 사이의 경계부(32a)에서 연마가 종료한다고 기술되어 있다. 변형 게이지(10)의 모든 변형량의 연마의 종료시에 0.05% 또는 그 이하에 도달하도록 검출될 때 구동모터(7)는 회전으로부터 종료된다. 이 때에 외부로의 산화막(3b)의 노출의 정도는 막두께 측정계에 의하여 측정된다. 측정결과로부터 200개의 칩중 190개의 칩 각각에서 폴리실리콘막(3c)은 산화막(3b)에 의하여 절연된다(즉, 폴리실리콘막(3c)는 제2층(32)의 산화막(3b)에 매립된다).
본 발명의 실시예 2의 반도체장치의 평탄화 장치에 관하여 후술한다. 실시예 1의 평탄화 장치는 실선에 의하여 제3도에 도시된 것처럼 회전테이블(1)의 표면부에 매립된 변형 게이지(10)를 가지지만 변형 게이지(10)는 2점 쇄선에 의하여 제3도에 도시된 것처럼 연마포(2)의 중간부 또는 표면부에 매립될 수 있다. 이 경우에 변형 게이지(10)는 디바이스 웨이퍼(3)의 연마표면에 근접하게 배치되기 때문에 연마중의 연마저항은 더 정확하게 검출될 수 있고, 이에 따라 연마종점은 고정밀도로 검출될 수 있다.
제5도는 연마포(2)에 변형 게이지(10)를 매립하는 방법의 특정예를 도시한다. 이 예에서 회전테이블(1)의 표면은 돌출부와 오목부를 가지므로 불규칙하게 제조되며 변형 게이지(10)는 연마포(2)의 두께방향의 중간부에 매립된다. 즉, 변형 게이지(10)가 장착된 돌출부(1a)는 회전 테이블(1)의 표면에 형성되며, 돌출부에 대향하는 구멍(2a)은 연마포(2)의 하부측에 형성된다. 변형 게이지(10)가 회전테이블(1)의 돌출부(1a)상에 장착된 후에 연마포(2)는 회전테이블(1)의 표면상에 고정되고 이에 따라 변형 게이지(10)는 연마포(2)의 두께방향의 중간부에 매립될 수 있다.
변형 게이지(10)에 연결된 일단부를 갖는 리드 와이어(11)는 돌출부(1a)의 어깨부로부터 회전테이블(1) 에 형성된 관통구멍(16′)의 입구까지 회전테이블(1)의 표면에 형성된 탈출 요홈(1b)에 놓여진다. 그후, 이들은 관통구멍(16′)을 통과하며, 또한 슬립링(12)까지 신장된다. 관통구멍(16′)내의 리드 와이어(11)는 수지재(17)로 둘러싸이고 고정된다. 리드 와이어(11)는 탈출 요홈(1b)에 배치되므로, 리드 와이어(11)는 회전테이블(1)의 표면상에 돌출하는 것이 방지될 수 있다. 그러므로 변형 게이지(10)와 슬립링(12)은 리드 와이어(11)를 통하여 적절하게 연결될 수 있다.
제7도를 참조로, 변형 게이지(10)가 연마포(2)의 표면에 장착되는 특정예에 관하여 기술한다. 변형 게이지(10)가 제공하는 위치에 연마포(2)를 관통하는 구멍(2a′)이 형성된다. 회전테이블(1)의 표면에 고정된 일단부를 갖는 스프링(18)이 구멍(2a′)내에 제공된다. 변형 게이지(10)는 스프링(18)의 타단부에 장착되고 이에 따라 이들은 스프링(18)에 의하여 탄성적으로 지지될 수 있다. 변형 게이지(10)에 연결된 일단부를 갖는 리드 와이어(11)는 연마포(2)의 구멍(2a′)과 회전테이블(1)에 제공된 관통구멍(16′)을 통과하고 또한 슬립링(12)까지 신장된다. 관통구멍(16′)내의 리드 와이어(11)는 수지재(17)로 밀봉되고 고정된다.
이 예에서, 변형 게이지(10)는 디바이스 웨이퍼(3)의 연마표면과 직접 접촉하고 연마포(2)의 구멍(2a′)으로부터 노출되므로 변형 게이지(10)는 제6도에 도시된 예에서 보다 연마면에 더 가깝게 제공될 수 있다. 그러므로 연마종점이 변형 게이지(10)의 사용에 의하여 결정될 수 있는 정밀도를 증가시키는 것이 가능하다.
본 발명의 제3실시예의 반도체장치의 평탄화 장치는 제8도를 참조로 기술된다. 제1실시예의 평탄화 장치에서 복수의 게이지(10)는 제2도에 도시된 것처럼 그 외주를 따른 하나의 위치에 회전테이블(1)의 표면부에 매립되고 이에 따라 디바이스 웨이퍼(3)들중의 하나가 이들 변형 게이지(10) 바로위에 올 때 디바이스 웨이퍼(3)의 직경은 변형 게이지(10)의 라인을 따라서 정렬될 수 있다. 제3실시예의 평탄화 장치에서, 또 다른 세트의 변형 게이지(10′)는 제2도에 도시된 변형 게이지(10)에 추가로 제공된다. 즉, 제8도에 도시된 것처럼, 복수의 변형 게이지(10′)는 회전테이블(1)의 중심(0)에 대하여 변형 게이지(10)에 대칭적으로 상이한 위치에서 그 외주를 따라서 회전테이블(1)의 표면부에 매립된다.
제3실시예의 평탄화 장치에 따르면, 한 세트의 변형 게이지(10)와 또 다른 세트의 변형 게이지(10′)는 디바이스 웨이퍼(3)의 직경과 정렬되도록 제공되고, 출력신호는 디바이스 웨이퍼(3)상의 다수의 위치와 면하는 두 세트의 변형 게이지(10, 10′)로부터 발생될 수 있다. 결과적으로 디바이스 웨이퍼(3)는 고정밀도로 평탄화될 수 있다.
산화막(3b)의 불규칙한 표면의 돌출부의 상부와 폴리실리콘막(3c) 사이의 경계부(32a)에서 연마처리를 종료하는 것을 제4(a)도에 도시된 디바이스 웨이퍼(3)를 연마하는 하나의 실시예에 기술한다. 연마종점은 변형 게이지(10)와 다른 변형 게이지(10′)의 전체 변형량이 0.045%에 도달하는 시점에 설정되고, 구동모터(7)는 연마종점이 검출될 때 정지된다. 산화막(3b)의 노출정도는 막두께 측정계에 의하여 측정된다. 측정치로부터 검사된 200개의 전체 칩에서 폴리실리콘막(3c)은 산화막(3b)에 의하여 절연된다(즉, 폴리실리콘막(3c)은 제2층(32)의 산화막(3b)에서 매립된 상태로 유지된다).
본 발명의 실시예 4의 반도체 평탄화 장치를 제9도를 참조로 기술한다. 이 실시예의 평탄화 장치는 복수의 변형 게이지(10)가 회전테이블(1)의 원주를 따라서 회전테이블(1)의 표면부에 매립된다는 점에서 제1실시예와는 상이하다. 바람직하기로는 회전테이블(1)의 표면부에 매립된 변형 게이지(10)는 회전테이블(1)이 회전함에 따라 회전테이블(1)의 중심(0) 주위에서 상대적으로 선회하는 디바이스 웨이퍼(3)의 중심이 이동하는 방향으로 배치된다.
이 실시예의 평탄화 장치에 따르면, 복수의 변형 게이지(10)가 회전테이블(1)의 원주를 따라서 배치되므로 연마종점은 충격 또는 진동이 회전테이블(1)에서 발생하더라도 확실히 결정될 수 있다.
산화막(3b)의 불규칙한 표면의 돌출부의 상부와 폴리실리콘막(3c) 사이의 경계부(32a)에서 연마처리가 종료하는 것이 제4(a)도에 도시된 디바이스 웨이퍼(3)를 연마하는 하나의 예가 기술되어 있다. 연마종점은 변형 게이지(10)의 전체 변형량이 0.05%에 도달하는 시점에서 설정되고, 연마종점이 검출될 때 구동모터(7)가 정지된다. 산화막(3b)의 노출정도는 막두께 측정계에 의하여 측정된다. 측정된 결과로부터 전체 200개의 검사된 칩들중에서 폴리실리콘막(3c)은 산화막(3b)에 의하여 절연되었음이 확인되었다(즉, 폴리실리콘막(3c)은 제2층(32)의 산화막(3b)에 매립된 상태로 유지된다).
본 발명의 반도체장치의 평탄화 장치의 사용에 의하여 평탄화될 수 있는 디바이스 웨이퍼의 또 다른 구조는 제10도를 참조로 하여 기술된다.
제10도에 도시된 디바이스 웨이퍼(20)는 실리콘기판(20a)과, 소스 또는 드레인으로서 기능하고, 실리콘기판(20a)에 형성된 불순물 확산구역(28)과, 실리콘기판(20a)상에 침착된 게이트산화막(24)상에 형성된 게이트배선 도체(25)와, 게이트배선 도체(25)의 측면상에 형성된 측벽(26)과, 게이트배선 도체(25)의 상부에 형성된 캡 산화막(27)과, 게이트배선 도체(25) 위의 실리콘기판(20a)상에 침착된 산화막(20b)과, 산화막(20b)상에 형성된 폴리실리콘막(20c)을 포함하는 MOS트랜지스터이다. 산화막(20b)은 불순물 확산 구역(28)에 도달하며 폴리실리콘막(20c)으로 채워지는 관통구멍(29)을 갖는다.
여기서, 설명의 편의를 위하여, 폴리실리콘막(20c)의 표면(21a)으로부터 산화막(20b)의 상부와 폴리실리콘막(20c) 사이의 경계부(22a)까지의 구역은 제1층(21)으로 언급되고, 경계부(22a)로부터 게이트배선 도체(25)의 상부(23a)까지의 구역은 제2층(22)으로 언급되고, 게이트배선 도체(25)의 상부(23a)로부터 실리콘기판(20a)의 상부(24a)까지의 구역은 제3층(23)으로 언급된다. 이 경우에, 폴리실리콘막(20c)만으로 이루어진 제1층(21)은 상대적으로 단단하며, 산화막(20b)과, 캡산화막(27)과, 측벽(26)의 부분과, 관통구멍(29)내의 폴리실리콘막(20c)의 부분(20c′)으로 이루어진 제2층(22)은 상대적으로 부드럽고, 관통구멍(29)내의 폴리실리콘막(20c)의 부분(20c′)과, 게이트배선 도체(25)와, 측벽(26)의 다른 부분과, 게이트산화막(24)과, 산화막(20b)으로 이루어진 제3층(23)은 제1층(21)과 제2층(22) 사이에서 중간경도를 갖는다.
제4(b)도에서, 파선은 디바이스 웨이퍼(20)가 제3층(23)의 부분까지 연마될 때에 따른 변형 게이지(10)의 변형량을 도시한다. 즉, 제4(b)도에 도시된 것처럼, 단지 폴리실리콘막(20c)으로 이루어진 제1층(21)이 연마될 때 변형 게이지(10)의 변형량은 폴리실리콘막(20c)이 상대적으로 단단하므로 0.1%가 된다. 그후, 제2층(22)은 연마처리가 제1층(21)과 제2층(22) 사이의 경계부(22a)로 전진한 후 연마가 시작될 때, 연마저항은 제2층(22)이 부분적으로 소프트 산화막(20b)을 포함함에 따라 폴리실리콘막(20c)만으로 이루어진 제1층(21)과 비교하여 감소된다. 결과로서, 변형 게이지(10)는 소량의 변형량 0.05%를 나타낸다. 연마처리가 제3층(23)이 연마를 시작하는 게이트배선 도체(25)의 상부(23a)까지 추가로 전진할 때 연마저항은 제3층(23)이 단단한 폴리실리콘막으로 제조된 게이트배선 도체(25)를 부분적으로 포함함에 따라 제2층(22)과 비교하여 증가한다. 결과적으로, 변형 게이지(10)의 변형량은 0.08%로 다시 증가한다. 그러나 이 경우에 폴리실리콘막(20c)만으로 된 제1층(21)이 연마될 때 변형 게이지(10)가 나타내는 값인 0.1%를 결코 초과하지는 않는다. 디바이스 웨이퍼(20c)용의 실제 연마처리의 예에서, 연마는 산화막(20b)의 상부와 폴리실리콘막(20c) 사이의 경계부(22a)에서 정지하고 이에 따라 폴리실리콘막(20c)의 부분(20c′)은 관통구멍(29)내에서만 단지 매립되어 있게 된다.
그러므로 디바이스 웨이퍼(20)가 연마될 때 연마의 깊이 또는 연마량은 출력신호가 변형 게이지(10)로부터 CPU(14)까지 이송되는 막들 또는 상이한 경도의 층들 사이의 경계부의 출력신호의 변화로부터 검출될 수 있다. 즉, 디바이스 웨이퍼(20)에서의 연마량과 변형 게이지(10)의 출력신호(변형량) 사이의 관계는 CPU(14)에 이전에 저장되고, 연마중 변형 게이지(10)로부터 이송된 실제 출력신호는 CPU(14)에 저장된 데이터와 비교되고 이에 따라 현재의 연마량을 알 수 있다.
각각의 실시예에서 변형 게이지들의 배열과 위치는 상술한 실시예에 국한되지 않으나 본 발명의 범위를 일탈함이 없이 다양하게 변화 가능하다. 예를들면, 변형 게이지의 개수는 하나일 수 있으며, 변형 게이지는 임의로 배치될 수 있다.
이에 따라 본 발명은 반도체장치의 표면이 연마되는 동안에 연마종점이 결정되는 정밀도를 개선할 수 있다.

Claims (41)

  1. 기판상에 둘 이상의 상이한 막들을 가지는 상기 반도체장치의 표면을 화학적, 기계적 연마방법에 의하여 연마함에 의하여 반도체장치를 평탄화하는 방법에 있어서, 연마포와 플레이트 사이에 반도체장치를 배치하는 단계와, 구동장치에 의하여 회전테이블을 회전시키는 단계와, 가공액 공급장치에 의하여 가공액을 배출하는 단계와, 연마될 상기 반도체장치의 표면에 근접하게 제공된 변형 게이지에 의하여 연마시에 연마저항을 검출하는 단계와, 상기 변형 게이지로부터 검출된 신호의 변화량을 기초로 연마처리의 종료를 결정하는 단계로 이루어지는 반도체장치의 평탄화 방법.
  2. 제1항에 있어서, 복수의 변형 게이지를 갖는 방법.
  3. 제2항에 있어서, 상기 복수의 변형 게이지가 일렬로 제공되는 방법.
  4. 제2항에 있어서, 상기 복수의 변형 게이지가 임의의 반경을 갖는 원의 원주를 따라서 제공되는 방법.
  5. 제3항에 있어서, 상기 복수의 변형 게이지가 한 라인상의 소정의 위치에 제공되는 제1의 변형 게이지와, 상기 라인상의 상이한 위치에 제공되는 제2의 변형 게이지를 포함하는 방법.
  6. 기판상에 둘 이상의 상이한 막들을 가지는 상기 반도체장치의 표면을 화학적, 기계적 연마방법에 의하여 연마함에 의하여 반도체장치를 평탄화하는 방법에 있어서, 연마포와 플레이트 사이에 반도체장치를 배치하는 단계와, 구동장치에 의하여 회전테이블을 회전시키는 단계와, 가공액 공급장치에 의하여 가공액을 배출하는 단계와, 연마될 상기 반도체장치의 표면에 근접하게 제공된 하나이상의 변형 게이지의 변형량을 검출하는 단계와, 상기 변형 게이지의 변형량의 변화량을 기초로 연마처리의 종료를 결정하는 단계로 이루어지는 반도체장치의 평탄화 방법.
  7. 제6항에 있어서, 복수의 변형 게이지를 갖는 방법.
  8. 제7항에 있어서, 상기 복수의 변형 게이지가 일렬로 제공되는 방법.
  9. 제7항에 있어서, 상기 복수의 변형 게이지가 임의의 반경을 갖는 원의 원주를 따라서 제공되는 방법.
  10. 제8항에 있어서, 상기 복수의 변형 게이지는 한 라인상의 소정위치에 제공된 제1의 변형 게이지와, 상기 라인상의 상이한 위치에 제공된 제2의 변형 게이지를 포함하는 방법.
  11. 기판상에 둘이상의 상이한 막들을 가지는 상기 반도체장치의 표면을 화학적, 기계적 연마방법에 의하여 연마함에 의하여 반도체장치를 평탄화하는 방법에 있어서, 연마포와 플레이트 사이에 반도체장치를 배치하는 단계와, 구동장치에 의하여 회전테이블을 회전시키는 단계와, 가공액 공급장치에 의하여 가공액을 배출하는 단계와, 연마될 상기 반도체장치의 표면에 근접하며 소정의 간격을 두고 제공되는 복수의 변형 게이지의 변형량을 검출하는 단계와, 상기 복수의 변형 게이지의 변형량의 변화량을 기초로 연마처리의 종료를 결정하는 단계로 이루어지는 반도체장치의 평탄화 방법.
  12. 제11항에 있어서, 상기 복수의 변형 게이지가 일렬로 제공되는 방법.
  13. 제12항에 있어서, 상기 복수의 변형 게이지는 한 라인상의 소정의 위치에 제공된 복수의 제1의 변형 게이지와, 상기 라인상의 상이한 위치에 제공된 제2의 변형 게이지를 포함하는 방법.
  14. 제11항에 있어서, 상기 복수의 변형 게이지는 임의의 반경을 갖는 원의 원주를 따라서 제공되는 방법.
  15. 기판상에 둘 이상의 상이한 막들을 가지는 상기 반도체장치의 표면을 화학적, 기계적 연마방법에 의하여 연마함에 의하여 반도체장치를 평탄화하는 방법에 있어서, 회전테이블과, 회전테이블을 구동하기 위한 구동장치와, 상기 회전테이블상에 배치된 연마포와, 하나이상의 변형 게이지와, 상기 변형 게이지의 출력신호를 처리하기 위한 프로세서를 구비하며, 상기 반도체장치는 연마포를 통하여 회전테이블상의 소정위치에 배치되고, 상기 반도체장치는 회전하기 위하여 구동되며, 하나이상의 변형 게이지는 연마될 상기 반도체장치의 표면에 근접하게 매립되며, 연마종점은 상기 변형 게이지의 출력신호를 처리하기 위한 프로세서에 의하여 결정되는 반도체장치의 평탄화 장치.
  16. 제15항에 있어서, 상기 변형 게이지는 상기 회전테이블의 표면에 제공되는 장치.
  17. 제15항에 있어서, 상기 변형 게이지는 상기 연마포에 제공되는 장치.
  18. 제15항에 있어서, 상기 변형 게이지는 상기 회전테이블과 상기 연마포 사이에 제공되는 장치.
  19. 제16항에 있어서, 상기 회전테이블은 하나이상의 상기 변형 게이지용 장착구멍을 가지며, 상기 장착구멍은 상기 회전테이블 표면의 소정의 위치에 제공되는 장치.
  20. 제17항에 있어서, 상기 회전테이블은 그 표면상에 형성된 오목부와 돌출부 양자를 가지며, 상기 변형 게이지는 상기 회전테이블의 표면상에 형성된 상기 돌출부의 상부에 배치되고, 상기 연마포는 상기 돌출부와 연관된 위치에 제공되는 구멍을 가지는 장치.
  21. 제17항에 있어서, 상기 회전테이블은 상기 회전테이블의 상기 돌출부의 어깨부상에 제공되는 탈출 요홈을 가지는 장치.
  22. 제17항에 있어서, 상기 연마포는 구멍을 가지며, 상기 장치는 상기 구멍에 제공된 탄성지지 부재를 더 포함하며, 상기 탄성지지 부재의 일단부는 상기 회전테이블의 표면에 고정되며, 상기 탄성지지 부재의 타단부는 상기 변형 게이지에 고정되는 장치.
  23. 기판상에 둘이상의 상이한 막들을 가지는 상기 반도체장치의 표면을 화학적, 기계적 연마방법에 의하여 연마함에 의하여 반도체장치를 평탄화하는 장치에 있어서, 회전테이블과, 상기 회전테이블의 회전구동을 위한 구동장치와, 상기 회전테이블상에 제공된 연마포와, 상기 반도체장치가 고정되는 표면을 가지며, 상기 연마포와 면하도록 제공된 플레이트와, 상기 연마포와 상기 반도체장치 사이에 가공액을 이송하기 위한 가공액 공급장치와, 연마될 상기 반도체장치의 표면에 근접하게 제공된 하나이상의 변형 게이지와, 상기 하나이상의 변형 게이지의 변형량을 기초로 상기 반도체장치의 연마처리의 종료를 결정하기 위한 프로세서로 이루어지는 반도체장치의 평탄화 장치.
  24. 제23항에 있어서, 상기 변형 게이지는 상기 회전테이블의 표면부에 제공되는 장치.
  25. 제24항에 있어서, 상기 회전테이블은 상기 변형 게이지용 장착구멍을 가지며, 상기 장착구멍은 상기 회전테이블 표면의 소정의 위치에 제공되는 장치.
  26. 제23항에 있어서, 상기 변형 게이지는 상기 연마포에 제공되는 장치.
  27. 제23항에 있어서, 상기 변형 게이지는 상기 회전테이블과 상기 연마포 사이에 제공되는 장치.
  28. 제26항에 있어서, 상기 회전테이블은 그 표면상에 형성된 오목부와 돌출부 양자를 가지며, 상기 변형 게이지는 상기 회전테이블의 표면상에 형성된 상기 돌출부의 상부에 배치되고, 상기 연마포는 상기 하나의 돌출부와 연결된 위치에 제공되는 구멍을 가지는 장치.
  29. 제26항에 있어서, 상기 회전테이블은 그 돌출부의 어깨부상에 제공된 탈출 요홈을 가지는 장치.
  30. 제26항에 있어서, 상기 연마포는 구멍을 가지며, 상기 장치는 상기 구멍에 제공된 탄성지지 부재를 포함하며, 상기 탄성지지 부재의 일단부는 상기 회전테이블의 표면에 고정되며, 상기 탄성지지 부재의 타단부는 상기 변형 게이지에 고정되는 장치.
  31. 기판상에 둘 이상의 상이한 막들을 가지는 상기 반도체장치의 표면을 화학적, 기계적 연마방법에 의하여 연마함에 의하여 반도체장치를 평탄화하는 장치에 있어서, 회전테이블과, 상기 회전테이블을 구동하기 위한 구동장치와, 상기 회전테이블에 제공되는 연마포와, 상기 반도체장치가 고정되는 표면을 가지며, 상기 연마포와 면하도록 제공되는 플레이트와, 상기 반도체장치와 상기 연마포 사이에서 가공액을 이송하기 위한 가공액 공급장치와, 연마될 상기 반도체장치의 표면에 근접하게 제공된 복수의 변형 게이지와, 상기 복수의 변형 게이지의 변형량을 기초로 하여 상기 반도체장치의 연마처리의 종료를 결정하기 위한 프로세서로 이루어지는 반도체장치의 평탄화 장치.
  32. 제31항에 있어서, 상기 복수의 변형 게이지가 일렬로 제공되는 장치.
  33. 제31항에 있어서, 상기 복수의 변형 게이지는 한 라인상의 소정위치에 제공되는 제1의 변형 게이지와, 상기 라인상의 상이한 위치에 제공되는 제2의 변형 게이지를 포함하는 장치.
  34. 제31항에 있어서, 상기 복수의 변형 게이지는 임의의 반경을 갖는 원의 원주를 따라서 제공되는 장치.
  35. 제31항에 있어서, 상기 복수의 변형 게이지는 상기 연마포에 제공되는 장치.
  36. 제31항에 있어서, 상기 복수의 변형 게이지는 상기 회전테이블의 표면부에 제공되는 장치.
  37. 제31항에 있어서, 상기 복수의 변형 게이지는 상기 회전테이블과 상기 연마포 사이에 제공되는 장치.
  38. 제35항에 있어서, 상기 회전테이블은 상기 복수의 변형 게이지용의 복수의 장착구멍을 가지며, 상기 복수의 장착구멍은 상기 회전테이블의 표면의 소정의 위치에 제공되는 장치.
  39. 제36항에 있어서, 상기 회전테이블은 그 표면상에 형성된 복수의 오목부와 복수의 돌출부 양자를 가지며, 상기 복수의 변형 게이지의 각각은 상기 회전테이블의 표면상에 형성된 복수의 돌출부의 각각의 상부상에 배치되고, 상기 연마포는 상기 복수의 돌출부와 연결된 위치에 제공되는 복수의 구멍을 가지는 장치.
  40. 제36항에 있어서, 상기 회전테이블은 그 각각의 돌출부의 어깨부상에 각각이 제공되는 복수의 탈출 요홈을 갖는 장치.
  41. 제36항에 있어서, 상기 연마포는 복수의 구멍을 가지며, 상기 장치는 상기 구멍에 제공된 복수의 탄성지지 부재를 더 포함하며, 상기 복수의 탄성지지 부재의 일단부의 각각은 상기 회전테이블의 표면에 고정되고, 상기 복수의 탄성지지 부재의 타단부의 각각은 상기 복수의 변형 게이지의 각각에 고정되는 장치.
KR1019960052666A 1995-11-10 1996-11-07 반도체 장치의 평탄화 방법 및 장치 KR100255063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31734395A JPH09139367A (ja) 1995-11-10 1995-11-10 半導体装置の平坦化方法及び装置
JP95-317343 1995-11-10

Publications (2)

Publication Number Publication Date
KR970030408A KR970030408A (ko) 1997-06-26
KR100255063B1 true KR100255063B1 (ko) 2000-05-01

Family

ID=18087170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052666A KR100255063B1 (ko) 1995-11-10 1996-11-07 반도체 장치의 평탄화 방법 및 장치

Country Status (3)

Country Link
US (1) US5877088A (ko)
JP (1) JPH09139367A (ko)
KR (1) KR100255063B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096767A (ko) * 2002-06-17 2003-12-31 동부전자 주식회사 엔드 포인트 검출을 갖는 화학 기계적 연마방법
KR101557527B1 (ko) 2012-10-23 2015-10-06 주식회사 엘지화학 유리기판의 평탄면 형성장치
KR20180059351A (ko) * 2016-11-25 2018-06-04 가부시키가이샤 에바라 세이사꾸쇼 연마 장치 및 연마 방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454658B2 (ja) * 1997-02-03 2003-10-06 大日本スクリーン製造株式会社 研磨処理モニター装置
US6191038B1 (en) 1997-09-02 2001-02-20 Matsushita Electronics Corporation Apparatus and method for chemical/mechanical polishing
US6068539A (en) * 1998-03-10 2000-05-30 Lam Research Corporation Wafer polishing device with movable window
US6268224B1 (en) * 1998-06-30 2001-07-31 Lsi Logic Corporation Method and apparatus for detecting an ion-implanted polishing endpoint layer within a semiconductor wafer
US6352466B1 (en) * 1998-08-31 2002-03-05 Micron Technology, Inc. Method and apparatus for wireless transfer of chemical-mechanical planarization measurements
TW436382B (en) * 1999-03-12 2001-05-28 Mitsubishi Materials Corp Wafer holding head, wafer polishing apparatus, and method for making wafers
US6225224B1 (en) * 1999-05-19 2001-05-01 Infineon Technologies Norht America Corp. System for dispensing polishing liquid during chemical mechanical polishing of a semiconductor wafer
KR100673185B1 (ko) * 2000-04-11 2007-01-22 주식회사 하이닉스반도체 화학적 기계적 연마 방법
CA2323175A1 (en) * 2000-10-11 2002-04-11 Eric Saulnier Controllably monitoring and reducing a material
US20030188829A1 (en) * 2001-12-27 2003-10-09 Bharath Rangarajan Integrated pressure sensor for measuring multiaxis pressure gradients
JP4615275B2 (ja) * 2004-09-21 2011-01-19 株式会社ディスコ ウェーハ研磨装置及びウェーハの研磨方法
JP2009302136A (ja) * 2008-06-10 2009-12-24 Panasonic Corp 半導体集積回路
US9221148B2 (en) 2009-04-30 2015-12-29 Rdc Holdings, Llc Method and apparatus for processing sliders for disk drives, and to various processing media for the same
US8801497B2 (en) 2009-04-30 2014-08-12 Rdc Holdings, Llc Array of abrasive members with resilient support
US8558564B2 (en) 2011-02-24 2013-10-15 International Business Machines Corporation Heat spreader flatness detection
CN102278967A (zh) * 2011-03-10 2011-12-14 清华大学 抛光液厚度测量装置、测量方法和化学机械抛光设备
JP2016134488A (ja) 2015-01-19 2016-07-25 株式会社東芝 研磨装置および半導体ウェハの研磨方法
JP6470365B2 (ja) * 2016-07-27 2019-02-13 株式会社荏原製作所 ポリッシング装置
KR102262800B1 (ko) * 2019-07-10 2021-06-09 주식회사 에스피에스테크 Cmp 장비용 스핀 베이스 구조체

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4793895A (en) * 1988-01-25 1988-12-27 Ibm Corporation In situ conductivity monitoring technique for chemical/mechanical planarization endpoint detection
JP2873315B2 (ja) * 1989-03-30 1999-03-24 住友シチックス株式会社 半導体基板の研磨制御方法
JPH0453671A (ja) * 1990-06-19 1992-02-21 Nkk Corp 熱変形制御型両面研磨装置
JP3321894B2 (ja) * 1993-05-07 2002-09-09 日本電信電話株式会社 研磨終点検出装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096767A (ko) * 2002-06-17 2003-12-31 동부전자 주식회사 엔드 포인트 검출을 갖는 화학 기계적 연마방법
KR101557527B1 (ko) 2012-10-23 2015-10-06 주식회사 엘지화학 유리기판의 평탄면 형성장치
KR20180059351A (ko) * 2016-11-25 2018-06-04 가부시키가이샤 에바라 세이사꾸쇼 연마 장치 및 연마 방법
KR102511252B1 (ko) * 2016-11-25 2023-03-16 가부시키가이샤 에바라 세이사꾸쇼 연마 장치 및 연마 방법

Also Published As

Publication number Publication date
US5877088A (en) 1999-03-02
JPH09139367A (ja) 1997-05-27
KR970030408A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR100255063B1 (ko) 반도체 장치의 평탄화 방법 및 장치
US5597442A (en) Chemical/mechanical planarization (CMP) endpoint method using measurement of polishing pad temperature
JP3633062B2 (ja) 研磨方法および研磨装置
US9333621B2 (en) Polishing pad for endpoint detection and related methods
US5944580A (en) Sensing device and method of leveling a semiconductor wafer
US5069002A (en) Apparatus for endpoint detection during mechanical planarization of semiconductor wafers
US5036015A (en) Method of endpoint detection during chemical/mechanical planarization of semiconductor wafers
US6186865B1 (en) Apparatus and method for performing end point detection on a linear planarization tool
US20050173259A1 (en) Endpoint system for electro-chemical mechanical polishing
WO2005043132A1 (en) Polishing endpoint detection system and method using friction sensor
JP2004531077A (ja) 研磨パッドをコンディショニングする構造および方法
JPH0929620A (ja) ポリッシング装置
US6194231B1 (en) Method for monitoring polishing pad used in chemical-mechanical planarization process
KR100335456B1 (ko) 기판의연마방법및그의연마장치
US6007405A (en) Method and apparatus for endpoint detection for chemical mechanical polishing using electrical lapping
US20050118839A1 (en) Chemical mechanical polish process control method using thermal imaging of polishing pad
JP3303963B2 (ja) ウェーハの厚み加工量測定装置
JP2005517290A (ja) 渦電流モニタリングシステムを備えた化学機械的研磨の為の方法及び装置
US20020090889A1 (en) Apparatus and method of determining an endpoint during a chemical-mechanical polishing process
JPH0878369A (ja) 研磨の終点検出方法及びその研磨装置
US7527544B2 (en) System of using offset gage for CMP polishing pad alignment and adjustment
KR100577470B1 (ko) 다수의 투과창을 갖는 연마 패드
US6932674B2 (en) Method of determining the endpoint of a planarization process
JP3514743B2 (ja) 膜厚測定装置及び基板研磨装置
JPH09139369A (ja) 半導体装置の製造方法およびそれに使用される研磨装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030908

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee