KR100253790B1 - Method of interface for controller board in medium and large computer - Google Patents

Method of interface for controller board in medium and large computer Download PDF

Info

Publication number
KR100253790B1
KR100253790B1 KR1019970040883A KR19970040883A KR100253790B1 KR 100253790 B1 KR100253790 B1 KR 100253790B1 KR 1019970040883 A KR1019970040883 A KR 1019970040883A KR 19970040883 A KR19970040883 A KR 19970040883A KR 100253790 B1 KR100253790 B1 KR 100253790B1
Authority
KR
South Korea
Prior art keywords
request
board
scm
iop
controller
Prior art date
Application number
KR1019970040883A
Other languages
Korean (ko)
Other versions
KR19990017826A (en
Inventor
문성준
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970040883A priority Critical patent/KR100253790B1/en
Publication of KR19990017826A publication Critical patent/KR19990017826A/en
Application granted granted Critical
Publication of KR100253790B1 publication Critical patent/KR100253790B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues

Abstract

PURPOSE: The method for interfacing the large-medium computer controller board is provided to improve the performance of the total system by minimizing the response delay concerned to the request of the controller board. CONSTITUTION: The request occurred in the large-medium computer controller board(30) is processed in the SCM/IOP board(32). The processed result is sent to the controller board right away. The MPU(Micro Processor Unit) board(34) processes the request of the SCM/IOP board and returns the response. If a new request is occurred in the controller board before finishing the request process of the SCM/IOP board, the special queue memory(36) orderly processes the request. So, the method can improve the performance of the total system by minimizing the response delay concerned to the request of the controller board.

Description

중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법(The method of interface for controller board in medium and large computer)The method of interface for controller board in medium and large computer

본 발명은 중대형 컴퓨터의 컨트롤러에서 발생된 요구(Request) 처리에 관한것으로서, 더욱 상세하게는 다수개의 마이크로 프로세서(MPU)를 포함하는 중대형 컴퓨터 시스템 구조에서 컨트롤러(Controller)의 요구에 대한 응답 대기시간(Response Delay)을 최소화하여 처리함으로써, 전체적인 시스템 성능을 향상 시키도록 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법에 관한 것이다.The present invention relates to a request processing generated in a controller of a medium and large computer, and more particularly, in response to a request of a controller in a medium and large computer system structure including a plurality of microprocessors (MPUs) The present invention relates to an interface method of a medium-large computer controller board that minimizes response delay to improve overall system performance.

일반적인 중대형 컴퓨터 시스템 구조는 도 1에 도시된 바와 같이, 시스템 버스(System Bus)를 공유하며 다수의 프로세서로 구성되는 마이크로 프로세서(MPU)(10a ∼ 10n); 시스템 버스를 공유하여 각 데이터를 저장 및 판독하도록 다수개의 메모리를 탑재한 메모리 보드(12); 시스템 버스에 연결된 각 시스템을 제어하고, 또한 MPU(10a ∼10n)로부터 입/출력 요구를 받아 처리하는 입출력 처리 보드(13) 및 시스템 제어 보드(IOP/SCM)(14)와; SCM 보드(14)에 연결되는 다수개의 컨트롤러(16a∼16n)로 구성된다.A typical medium-to-large computer system structure, as shown in FIG. 1, includes microprocessors (MPUs) 10a to 10n that share a system bus and are composed of a plurality of processors; A memory board 12 equipped with a plurality of memories for sharing a system bus to store and read respective data; An input / output processing board 13 and a system control board (IOP / SCM) 14 for controlling each system connected to the system bus and for receiving and processing input / output requests from the MPUs 10a to 10n; It consists of a plurality of controllers 16a to 16n connected to the SCM board 14.

이와같이 구성된 중대형 컴퓨터의 컨트롤러(16a ∼ 16n)에서 특정 주변장치, 처리, 정보 등에 관한 일정 요구가 발생했을 때, 상기 발생된 요구는 VME 버스를 통해 SCM(14)와 MPU(10a ∼ 10n)에 순차적으로 전달되며, 이에 대한 처리 결과는 일정 시간 지연후에 MPU(10a ~ 10n)로부터 IOP(13)를 통해 해당되는 컨트롤러 보드(16a ∼ 16n)의 주변장치(도면에 미도시)에 응답한다.When a certain request for a specific peripheral device, processing, information, etc. occurs in the controllers 16a to 16n of the medium / large computer configured as described above, the generated request is sequentially transmitted to the SCM 14 and the MPUs 10a to 10n through the VME bus. The result of the processing is transmitted to the peripheral device (not shown in the drawing) of the corresponding controller boards 16a to 16n via the IOP 13 from the MPUs 10a to 10n after a predetermined time delay.

즉, 상기한 요구 처리는 도 2에 도시된 바와 같이 특정 컨트롤러 보드(20)부터 요구가 발생되면 SCM/IOP보드(22)는 시스템 버스를 통하여 MPU(24)에 재차 요구를 전송한다. 이후, MPU(24)는 요구에 대한 결과를 SCM/IOP(22)보드를 통하여 컨트롤러 보드(20)또는 주변장치에 응답신호를 보낸다. 이때, 도 3a, 도 3b에 도시된 바와 같이, 일정 시간동안에 컨트롤러 보드(20)에서 요구가 발생되면 SCM/IOP(22)보드를 통하여 MPU(24)에 요구되며, 이 요구에 대한 응답은 SCM/IOP(22)에서 일정 시간이 지연된 후에 컨트롤러 보드(20)에 응답된다.That is, in the above request processing, as shown in FIG. 2, when a request is generated from a specific controller board 20, the SCM / IOP board 22 transmits a request to the MPU 24 again through a system bus. Thereafter, the MPU 24 sends a response signal to the controller board 20 or the peripheral device through the SCM / IOP 22 board for the result of the request. 3A and 3B, when a request is generated in the controller board 20 for a predetermined time, the MPU 24 is requested through the SCM / IOP 22 board, and a response to the request is SCM. The controller board 20 responds after a delay in / IOP 22.

여기서, SCM/IOP 보드(22)는 중대형 컴퓨터의 입/출력 전용 보드로서 도 1에서 보인 입/출력 처리보드(13)와 시스템 제어 모듈(14)의 각각의 동작을 결합시켜 놓은 것이다.Here, the SCM / IOP board 22 combines the operations of the input / output processing board 13 and the system control module 14 shown in FIG.

그러나 상기한 종래 컨트롤러 보드에서 발생된 요구를 처리하는 방법은, 발생된 요구가 SCM/IOP와 MPU에서 순차적으로 처리되어 응답됨으로써, 컨트롤러 보드에서 요구한 결과를 기다리는데 소비되는 응답 대기 시간이 길어지는 문제점이 있었다.However, the conventional method for processing a request generated in the controller board has a problem in that the response waiting time spent waiting for the result requested by the controller board is long because the generated request is processed and responded in SCM / IOP and MPU sequentially. There was this.

또한, 상기 MPU나 SCM/IOP에 비해 컨트롤러의 데이터 처리능력(Processing Power)이 상대적으로 낮아, 시스템 병목현상(Bottleneck)에 해당되는 컨트롤러에 추가적인 응답 대기시간이 부가됨으로써, 전체적으로 시스템의 병목현상이 배가되어 시스템 성능이 저하되는 문제점이 있었다.In addition, the controller's data processing power is relatively lower than that of the MPU or SCM / IOP, and an additional response latency is added to the controller corresponding to the system bottleneck, thereby doubling the overall bottleneck of the system. There was a problem that the system performance is degraded.

따라서 본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한것으로서, 중대형 컴퓨터의 컨트롤로 보드에서 발생되는 요구에 대하여 SCM/IOP 보드에서 즉각적인 응답을 보내고, SCM/IOP보드에서 MPU보드로서의 요구 처리는 별도로 처리할수 있도록 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법을 제공함에 있다.Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art, to send an immediate response from the SCM / IOP board to the request generated from the board by the control of the medium and large computer, processing the request from the SCM / IOP board to the MPU board Provides an interface method of a medium-large computer controller board that can be separately processed.

도 1은 일반적인 중대형 컴퓨터 시스템을 보인 구성도이고,1 is a block diagram showing a general medium-large computer system,

도 2는 종래 기술에 의한 컨트롤러 보드에서 발생된 요구가 처리되는 과정을 보인 개략적인 블록도이고,2 is a schematic block diagram showing a process of processing a request generated in a controller board according to the prior art,

도 3a, 도 3b는 도 2의 타이밍도이고,3A and 3B are timing diagrams of FIG. 2,

도 4는 본 발명의 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법에 따 라 컨트롤러 보드에서 발생된 요구가 처리되는 과정을 보인 블록도 이고,4 is a block diagram showing a process of processing a request generated in the controller board according to the interface method of the medium-large computer controller board of the present invention,

도 5은 도 4의 타이밍도이다.5 is a timing diagram of FIG. 4.

<도면의 주요부분에 대한 부호의 설명＞<Explanation of symbols for the main parts of the drawings>

30 : 컨트롤러 보드 32 : SCM/IOP 보드30: controller board 32: SCM / IOP board

34 : MPU보드 36 : 큐메모리34: MPU board 36: cue memory

상기와 같은 목적을 달성하기 위한 본 발명에 따른 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법은 컨트롤러에서 발생된 요구가 SCM/IOP 보드에서 처리되어 상기 컨트롤러에 처리 결과를 전달하는 제 1단계; 상기 SCM/IOP 보드의 요구에 대하여 MPU가 별도로 처리하여 SCM/IOP 보드에 응답하는 제 2단계를 포함하는것에 의하여 달성된다.In accordance with an aspect of the present invention, there is provided a method for interfacing a medium-large size computer controller board, comprising: a first step of processing a request generated from a controller in an SCM / IOP board and transferring a processing result to the controller; And a second step in which the MPU processes the SCM / IOP board separately and responds to the SCM / IOP board.

여기서, 상기 SCM/IOP 보드에서 요구 처리 과정이 끝나기 전에 상기 컨트롤러에서 새로운 요구가 발생되면 별도의 큐메모리(Queue Memory)와 같은 메모리 수단에 저장된후, 순차적으로 요구가 처리된다.Here, when a new request is generated in the controller before the request processing process is finished in the SCM / IOP board, the request is sequentially processed after being stored in a memory means such as a separate queue memory.

또한, 상기 요구 처리 과정중에 MPU와 SCM/IOP의 일관성 불일치가 발생하는 경우, 다음번 요구 처리 과정에서 일관성 불일치의 보정이 실시된다.In addition, if a consistency mismatch between the MPU and the SCM / IOP occurs during the request processing, the consistency mismatch is corrected in the next request processing.

이하, 본 발명의 바람작한 실시예를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명을 구현하기 위한 중대형 컴퓨터 컨트롤러 보드의 인터페이스 장치는 도 1에 도시된 바와 같이 종래기술과 동일하므로, 이하 생략하고 개략적인 블록구성도을 참고하여 상세히 설명한다.Since the interface device of the medium-to-large size computer controller board for implementing the present invention is the same as the prior art as shown in Figure 1, it will be omitted and described in detail with reference to the schematic block diagram.

도 4는 본 발명의 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법에 따라4 is according to the interface method of the medium-large size computer controller board of the present invention

컨트롤러에서 발생된 요구가 처리되는 과정을 보인 블록도이고, 도 5는 타이밍도를 도시하고 있다.5 is a block diagram illustrating a process of processing a request generated by a controller, and FIG. 5 illustrates a timing diagram.

먼저, 중대형 컴퓨터의 특정 컨트롤러 보드(30)에서 주변 장치, 처리, 정보 등에 관한 요구가 발생되면, 이에 대하여 상기 SCM/IOP 보드(32)는 상기 요구를 받아들여 일정 시간 동안 처리 과정을 통해 응답 한다. 이때, SCM/IOP 보드(32)가 요구를 받아 컨트롤러 보드(30)에 응답하는 시간은 종래 기술의 응답시간보다 빠르다. 즉, SCM/IOP 보드(32)는 요구를 받는 즉시 컨트롤러 보드(30)에 응답을 한다.First, when a request for a peripheral device, processing, information, etc. occurs in a specific controller board 30 of a medium-large computer, the SCM / IOP board 32 receives the request and responds through a processing process for a predetermined time. . At this time, the response time of the SCM / IOP board 32 to the controller board 30 in response to the request is faster than the response time of the prior art. That is, the SCM / IOP board 32 responds to the controller board 30 immediately after receiving the request.

계속해서, SCM/IOP 보드(32)에서 발생된 요구에 대하여 MPU(34)가 처리한후, SCM/IOP 보드(32)에 응답 결과를 전달한다.Subsequently, after the MPU 34 processes the request generated by the SCM / IOP board 32, the response result is transmitted to the SCM / IOP board 32.

여기에서, MPU(34)와 SCM/IOP 보드(32)의 요구에 대한 응답 과정동안, 순간적으로 일관성이 유지되지 않는 경우가 발생될수 있으며, 이런 경우에는 다음번 요구 처리과정에서 상기 직전의 요구 처리 결과의 일관성 불일치를 보정한다. 이때 발생할수 있는 여러 가지 오류 상황에 대비하는 모니터링(Monitoring) 작업을 SCM/IOP 보드(32)는 계속적으로 수행한다.Here, during the response process of the request of the MPU 34 and the SCM / IOP board 32, there may be a case where the consistency is not maintained momentarily, in this case, the request processing result immediately before the above in the next request processing process. Correct the inconsistency mismatch. In this case, the SCM / IOP board 32 continuously performs a monitoring operation in preparation for various error situations that may occur.

즉, 컨트롤러 보드(30)에서 발생된 요구를 처리하는 과정에서, 특수한 사항으로 인하여 MPU(34)와 SCM/IOP 보드(32)와의 일관성 불일치가 발생하면 이를 다음번 요구 처리에서 보정하는 것이다. 이러한 경우, 상기 일시적인 일관성 불일치가 중대형 컴퓨터 시스템에서 허용되는 범위내일 경우에는 별도의 조치를 하지 않고 독립적인 요구 처리로서 수행하면 된다. 물론 이러한 요구 처리 과정 동안에도 SCM/IOP보드(32)에서는 계속적으로 모니터링을 수행한다.That is, in the process of processing a request generated in the controller board 30, if a consistency mismatch occurs between the MPU 34 and the SCM / IOP board 32 due to special matters, it is corrected in the next request processing. In such a case, if the temporary inconsistency mismatch is within the range allowed by the medium-large computer system, it may be performed as an independent request processing without any further action. Of course, during the request processing process, the SCM / IOP board 32 continuously monitors.

한편, 컨트롤러 보드(30) 요구 처리 과정중에서 SCM/IOP보드(32)의 요구를 MPU(34)에서 처리한후, 처리결과를 응답하기전에 새롭게 컨트롤러 보드(30)에서 요구가 발생되는 경우가 있다. 이런 경우에는 별도의 큐 메모리(36)를 사용하여 큐닝 작업이 수행 된다.On the other hand, after the request of the SCM / IOP board 32 is processed by the MPU 34 during the controller board 30 request processing, there is a case where a request is newly generated from the controller board 30 before the response of the processing result is received. . In this case, the cuing operation is performed using a separate queue memory 36.

즉, 컨트롤러 보드(30)에서 새로운 요구가 있을 경우 도착한 순서대로 큐 메모리(36)에 저장한 후, 요구에 대한 처리 결과를 차례로 응답 처리한다. 이때, 상기 요구는 일관성이 요구되는 순서형 요구일 경우에 해당되며, 요구 처리 과정중에 발생되는 일관성 불일치는 시스템에서 허용되는 범위내일 경우에 별도 보정을 실시하지 않는다. 또한, 이와같은 상기 일관성 불일치는 중대형 컴퓨터 시스템의 초기화시 SCM/IOP 보드(32)에 여분의 자원(Resource)이 할당되어 제거될수 있다.That is, when there is a new request from the controller board 30, the controller board 30 stores the queue in the queue memory 36 in the order in which it arrives, and then sequentially processes the result of the request. In this case, the request corresponds to an ordered request requiring consistency, and a consistency mismatch generated during the request processing process is not corrected separately when it is within an allowable range in the system. In addition, such inconsistency inconsistency may be eliminated by assigning an extra resource to the SCM / IOP board 32 upon initialization of the medium-large computer system.

이러한 일련의 과정이 도 5의 타이밍도에 도시되고 있다. 일정한 시간동안에 컨트롤러 보드(30)에서 발생된 요구는 SCM/IOP(32) 보드에서 처리되어 다시 컨트롤러 보드(30)에 응답한다. 또한 SCM/IOP(32)보드에서의 요구는 MPU(34)에서 처리되어 응답을 하는데, 이때 처리할 요구가 계속 발생되는 경우에는 별도의 저장 수단과 같은 큐메모리(36)에 순서대로 저장하고, 이후 처리된다.This series of steps is shown in the timing diagram of FIG. The request generated by the controller board 30 for a certain time is processed by the SCM / IOP 32 board and responds to the controller board 30 again. In addition, the request from the SCM / IOP 32 board is processed by the MPU 34 to respond. If the request to be processed continues to occur, it is sequentially stored in the queue memory 36 such as a separate storage means. It is then processed.

이상에서 상세히 설명한 바와 같이, 본 발명은 컨트롤러 보드의 요구에 대해 SCM/IOP 보드가 즉각적으로 응답하고, 상기 SCM/IOP 보드의 요구에 대하여 MPU가 처리하여 응답함과 아울러, 상기 SCM/IOP 보드의 요구 과정이 처리 되기 전에 컨트롤러 보드에서 발생된 요구에 대하여 별도의 메모리 수단에 저장후, 순차적으로 처리함으로써, 컨트롤러 보드의 요구에 대한 응답 대기 시간을 최소화 시켜 전체적인 시스템의 성능향상을 가져오는 효과가 있다.As described in detail above, in the present invention, the SCM / IOP board immediately responds to the request of the controller board, the MPU processes and responds to the request of the SCM / IOP board, and the The request generated from the controller board is stored in a separate memory means before being processed, and then processed sequentially, thereby minimizing the waiting time for response to the request of the controller board, thereby improving overall system performance. .

Claims (3)

컨트롤러에서 발생된 요구가 SCM/IOP 보드에서 처리되어 바로 상기 컨트롤러에 처리 결과를 전달하는 제 1단계; 상기 SCM/IOP 보드의 요구에 대하여 MPU가 별도로 처리하여 SCM/IOP 보드에 응답하는 제 2단계를 포함하는것을 특징으로 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법.A first step of processing the request generated by the controller in the SCM / IOP board and immediately transferring the processing result to the controller; And a second step of responding to the SCM / IOP board by the MPU by separately processing the request of the SCM / IOP board. 제 1항에 있어서, 상기 SCM/IOP 보드에서 요구 처리 과정이 끝나기 전에 상기 컨트롤러에서 새롭게 요구가 발생되면, 별도의 메모리 수단에 새로운 요구가 저장되고, 순차적으로 처리되는 것을 특징으로 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법.The medium and large computer controller board of claim 1, wherein when a request is newly generated in the controller before the request processing process is completed in the SCM / IOP board, a new request is stored in a separate memory means and processed sequentially. Interface method. 제 1항에 있어서, 상기 요구 처리 과정중에 MPU와 SCM/IOP의 일관성 불일치가 발생하는 경우, 다음번 요구 처리 과정에서 일관성 불일치의 보정이 실시되는 것을 특징으로 하는 중대형 컴퓨터 컨트롤러 보드의 인터페이스방법.The medium and large computer controller board interface method according to claim 1, wherein when a consistency mismatch between an MPU and an SCM / IOP occurs during the request processing, a mismatch is corrected in a next request processing.
KR1019970040883A 1997-08-26 1997-08-26 Method of interface for controller board in medium and large computer KR100253790B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970040883A KR100253790B1 (en) 1997-08-26 1997-08-26 Method of interface for controller board in medium and large computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040883A KR100253790B1 (en) 1997-08-26 1997-08-26 Method of interface for controller board in medium and large computer

Publications (2)

Publication Number Publication Date
KR19990017826A KR19990017826A (en) 1999-03-15
KR100253790B1 true KR100253790B1 (en) 2000-04-15

Family

ID=19518575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040883A KR100253790B1 (en) 1997-08-26 1997-08-26 Method of interface for controller board in medium and large computer

Country Status (1)

Country Link
KR (1) KR100253790B1 (en)

Also Published As

Publication number Publication date
KR19990017826A (en) 1999-03-15

Similar Documents

Publication Publication Date Title
KR20040071743A (en) Low-overhead processor interfacing
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
KR100253790B1 (en) Method of interface for controller board in medium and large computer
JPH08161254A (en) Information processing system and bus arbitration system therefor
EP0929847B1 (en) Universal operator station module for a distributed process control system
JP3531469B2 (en) Transaction control method and its relay device
US5398233A (en) Method of resetting coupled modules and system using the method
EP0318270B1 (en) A multiprocessor system and corresponding method
JP2000155738A (en) Data processor
JP2962767B2 (en) Memory access method for DMA device
JPH01305461A (en) Right of using bus control system
JP3399776B2 (en) Computer and method for transferring peripheral device control data in computer
KR0171772B1 (en) Discriminating method of i/o device board
JP2705955B2 (en) Parallel information processing device
JPH056333A (en) Multi-processor system
KR970001622B1 (en) Method to improve transmission efficiency in the pipe-line type system bus
KR100248267B1 (en) Dispersion device of 512mbyte memory board in main computer iii and cotrol method thereof
JPH06161951A (en) Bus control system
JP2504528B2 (en) Bus control system between main memory controllers
JPH05265967A (en) Data communicating method for multi-processor system
JP3903688B2 (en) Bank switching system
JPS61260346A (en) Direct data transfer system
JPH0535507A (en) Central processing unit
JPS62204354A (en) Control system for input/output instruction
JPS60123953A (en) Controlling system of channel changeover

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee