KR100253275B1 - 부트-스트랩을 이용한 정전방전 보호회로 - Google Patents

부트-스트랩을 이용한 정전방전 보호회로 Download PDF

Info

Publication number
KR100253275B1
KR100253275B1 KR1019960079112A KR19960079112A KR100253275B1 KR 100253275 B1 KR100253275 B1 KR 100253275B1 KR 1019960079112 A KR1019960079112 A KR 1019960079112A KR 19960079112 A KR19960079112 A KR 19960079112A KR 100253275 B1 KR100253275 B1 KR 100253275B1
Authority
KR
South Korea
Prior art keywords
vss
vcc
source
electrostatic discharge
bootstrap
Prior art date
Application number
KR1019960079112A
Other languages
English (en)
Other versions
KR19980059767A (ko
Inventor
장세형
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960079112A priority Critical patent/KR100253275B1/ko
Publication of KR19980059767A publication Critical patent/KR19980059767A/ko
Application granted granted Critical
Publication of KR100253275B1 publication Critical patent/KR100253275B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 부트-스트랩(BOOTSTRAP)을 이용한 정전방전(ESD) 보호 회로에 관한 것으로, 종래 정전방전(ESD) 보호소자에 있어서는 고집적화, 저전력화 해가는 디램(DRAM)에 있어서, 전원전압(Vcc) 또는 접지(Vss)가 정전방전(ESD) 을 비롯한 전원 바운싱(Bouncing)에 의해 내부회로가 파괴될 가능성이 높고. 종래의 정전방전(ESD) 보호소자는 턴온(turn on) 전압이 높아서 내부회로가 파괴되기 전에 턴온되는 것이 어려워 적절한 정전방전(ESD) 보호대책이 되지 못하는 문제점이 있었다.
따라서, 본 발명은 상기와 같이 종래의 문제점을 해결하기 위하여 창안한 것으로, 부트-스트랩(BOOT-STRAP) 회로를 이용하여 정전방전(ESD)에 민감하게 대응하도록 하여 내부회로를 보호하여 주는 효과가 있다.

Description

부트-스트랩(BOOTSTRAP)을 이용한 정전방전(ESD) 보호 회로
본 발명은 부트-스트랩(BOOT-STRAP)을 이용한 정전방전(ESD) 보호 회로에 관한 것으로, 특히 다른 전원간의 정전방전(ESD) 보호대책으로 부트-스트랩 회로를 이용 하여 회로를 보호할 수 있게 한 부트-스트랩(BOOTSTRAP)을 이용한 정전방전(ESD) 보호 회로에 관한 것이다.
도1은 종래 정전방전(ESD) 보호 회로의 구성도로서, 이에 도시된 바와 같이 어떤점의 전압을 다른 기준 전위점에 대해 어떤 값 이상으로 변화하지 않도록 하고, 소오스와 게이트는 접지(Vss)에 연결되어 있으며, 드레인은 전원전압(Vcc)으로 연결된 클램프 앤-모스 트랜지스터(이하 앤-모스, (CNM1)와 ; 캐소드(cathode)는 전원전압(Vcc)에 연결되어 있고, 애노드(anode)는 접지(Vss)에 연결되어 있는 PN-다이오드(D1)로 구성된 것으로, 이와 같이 구성된 종래 장치의 동작을 설명한다.
다른 전원간 정전방전(ESD) 보호소자는 접지(Vss)와 전원전압(Vcc) 기준(+),(-)전압에 관계없이 npn 바이폴라(Bipolar) 트랜지스터에 의해 동작하고, 접지(Vss) 기준으로(+) 전압인가(전원전압(Vcc) 기준으로는 (-)전압인가)의 경우는, 클램프 앤-모스 (CNM1)의 드레인(D)이 상기 npn 바이폴라 트랜지스터의 콜렉터(Collector : C)로, 소오스(S)가 에미터(Emmiter : E)로, P-SUB가 베이스(Base : B)로 동작하여 인가된 전하를 접지(Vss)로 빼준다.
접지(Vss) 기준으로 (-)전압인가 (전원전압(Vcc) 기준으로는 (+)전압인가)의 경우는 상기 클램프 앤-모스 (CNM1)의 드레인(D)이 상기 npn 바이폴라 트랜지스터의에미터(E)로, 소오스(S)가 콜렉터(C)로, P-SUB가 베이스(B)로 동작해서 인가된 전하를 접지로 빼준다.
상기와 같이 종래의 정전방전(ESD) 보호 회로에 있어서는 고집적화, 저전력화 해가는 디램(DRAM)에 있어서, 전원전압(Vcc) 또는 접지(Vss)가 정전방전(ESD)을 비롯한 전원 바운싱(Bouncing)에 의해 내부회로가 파괴될 가능성이 높고, 종래의 정전방전(ESD) 보호소자는 턴온(turn on) 전압이 높아서 내부회로가 파괴되기 전에 턴온되는 것이 어려워 적절한 정전방전(ESD) 보호대책이 되지 못하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 부트-스트랩(BOOT-STRAP) 회로를 이용하여 정전방전(ESD)에 민감하게 대응하도록 하는 장치를 제공함에 목적이 있다.
도1은 종래 정전방전(ESD) 보호 회로의 구성도.
도2는 본 발명 부트-스트랩(BOOTSTRAP)을 이용한 정전방전(ESD) 보호 회로의 구성도.
* 도면의 주요부분에 대한 부호의 설명
CNM1 : 클램프 앤-모스 트랜지스터 D1 : PN-다이오드
Q1, Q2 : 앤-모스 트랜지스터 C1,C2 : 커패시터
이와 같은 목적을 달성하기 위한 본 발명의 구성은 도2에 도시한 바와같이, 전원전압(Vcc)에 연결된 커패시터(C1)와 ; 상기 커패시터(C1)와 접지(Vss) 사이에 연결되어 있는 커패시터(C2)와 ; 드레인은 전원전압(Vcc)에 연결되어 있고, 게이트(G)와 소오스(S)는 상기 커패시터(C1, C2) 사이의 접속점에 연결되어 있는 앤-모스(Q1)와; 드레인(D)은 전원전압(Vcc)에 연결되어 있고, 소오스(S)는 접지(Vss)에 연결되어 있으며, 게이트(G)는 상기 앤-모스(Q1)의 소오스(S)의 접속점에 연결된 앤-모스(Q2)와 ; 캐소드(cathode)는 전원전압(Vcc)에 연결되어 있고, 애노드(anode)는 접지(Vss)에 연결되어 있는 PN-다이오드(D1)로 구성된 것으로, 이와같이 구성된 본 발명의 작용을 상세히 설명한다.
접지(Vss) 기준으로 전원전압(Vcc)에 (+)전압인가의 경우 커패시터(C1)에 의해 앤-모스(Q1)의 게이트에 인가된 전압보다 △V만큼 높은 전위가 인가되어, 상기 앤-모스(Q1)가 턴온되고, 이때 앤-모스(Q2)도 상기 앤-모스(Q1)에 의해 턴온되어 인가된 전하는 접지(Vss)로 빠져나가게 된다.
접지(Vss) 기준으로 전원전압(Vcc)에 (-)전압인가의 경우는 상기 앤-모스(Q1, Q2)에 의해서라기 보다는 PN-다이오드(D1)를 통해서 전하가 접지(Vss)로 빠져 나간다. 전원전압(Vcc) 기준으로 접지(Vss)에 (-)전압인가의 경우 커패시터(C2)에 의해서 상기 앤-모스(Q2)의 게이트에 △V만큼 높은 전압이 인가되어, 상기 앤-모스(Q2)가 턴온되고, 인가된 전하는 접지(Vss)로 빠져나가며, 이때 상기 앤-모스(Q1)는 오프되어 동작을 하지 않는다.
전원전압(Vcc) 기준으로 접지(Vss)에 (+)전압인가의 경우는 상기 앤-모스(Q1)에 의해서라기 보다는 PN-다이오드(D1)를 통해서 전하가 접지(Vss)로 빠져 나간다.
이상에서 설명한 바와 같이 본 발명 부트-스트랩(BOOTSTRAP)을 이용한 정전방전(ESD) 보호 회로는 부트-스트랩회로를 이용하여 정전방전에 민감하게 대응하여 내부회로를 보호하여 주는 효과가 있다.

Claims (1)

  1. 전원전압(Vcc)에 연결된 커패시터(C1)와 ; 상기 커패시터(C1)와 접지(Vss) 사이에 연결되어 있는 커패시터(C2)와 ; 드레인은 전원전압(Vcc)에 연결되어 있고, 게이트와 소오스는 상기 커패시터(C1, C2) 사이의 접속점에 연결되어 있는 앤-모스(Q1)와; 드레인은 전원전압(Vcc)에 연결되어 있고, 소오스는 접지(Vss)에 연결되어 있으며, 게이트는 상기 앤-모스(Q1)의 소오스 즉 접속점에 연결된 앤-모스(Q2)와 ; 캐소드는 전원전압(Vcc)에 연결되어 있고, 애노드는 접지(Vss)에 연결되어 있는 PN-다이오드(D1)로 구성하여 된 것을 특징으로 하는 부트-스트랩(BOOTSTRAP)을 이용한 정전방전(ESD) 보호 회로.
KR1019960079112A 1996-12-31 1996-12-31 부트-스트랩을 이용한 정전방전 보호회로 KR100253275B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079112A KR100253275B1 (ko) 1996-12-31 1996-12-31 부트-스트랩을 이용한 정전방전 보호회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079112A KR100253275B1 (ko) 1996-12-31 1996-12-31 부트-스트랩을 이용한 정전방전 보호회로

Publications (2)

Publication Number Publication Date
KR19980059767A KR19980059767A (ko) 1998-10-07
KR100253275B1 true KR100253275B1 (ko) 2000-04-15

Family

ID=19493027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079112A KR100253275B1 (ko) 1996-12-31 1996-12-31 부트-스트랩을 이용한 정전방전 보호회로

Country Status (1)

Country Link
KR (1) KR100253275B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851184A (ja) * 1994-08-05 1996-02-20 Kawasaki Steel Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851184A (ja) * 1994-08-05 1996-02-20 Kawasaki Steel Corp 半導体装置

Also Published As

Publication number Publication date
KR19980059767A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
KR100206870B1 (ko) 정전 방전 및 래치 업 방지회로
KR950024339A (ko) 반도체 집적회로장치
JPH0758895B2 (ja) 保護回路
KR880009447A (ko) 레치업 방지회로를 가진 c-mos 집적회로장치
KR880004578A (ko) 래치업 방지회로를 가진 cmos 집적회로 장치
KR970018596A (ko) 반도체 집적회로 장치
US20060198069A1 (en) Power ESD clamp protection circuit
HK68694A (en) Integrated circuit with latch-up protection circuit fabricated by complementary MOS technology
KR19990029708A (ko) 정전 방전에 대한 보호 회로를 가진 반도체 집적 회로
US7193274B2 (en) ESD protection structure and method utilizing substrate triggering for a high-voltage tolerant pad
US6317306B1 (en) Electrostatic discharge protection circuit
US5689132A (en) Protective circuit for semiconductor integrated circuit
KR100253275B1 (ko) 부트-스트랩을 이용한 정전방전 보호회로
EP0802604A3 (en) Protection circuit
KR20130072090A (ko) 반도체 집적회로
JPS63308794A (ja) 基板バイアス回路
US4011467A (en) Gate input circuit for insulated gate field effect transistors
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
JPS63220564A (ja) Ｃ−ｍｏｓｌｓｉの保護回路
KR100818086B1 (ko) 정전기 방전 보호 회로
US20230344221A1 (en) Circuit and method for high voltage tolerant esd protection
US6348717B1 (en) Semiconductor integrated circuit having an improved voltage switching circuit
JP3197765B2 (ja) 半導体装置
JP2871329B2 (ja) 半導体集積回路
KR20070070966A (ko) 정전기 방전 보호 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee