KR100252768B1 - Method for forming device isolation of semiconductor device - Google Patents
Method for forming device isolation of semiconductor device Download PDFInfo
- Publication number
- KR100252768B1 KR100252768B1 KR1019970029686A KR19970029686A KR100252768B1 KR 100252768 B1 KR100252768 B1 KR 100252768B1 KR 1019970029686 A KR1019970029686 A KR 1019970029686A KR 19970029686 A KR19970029686 A KR 19970029686A KR 100252768 B1 KR100252768 B1 KR 100252768B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- oxide film
- mask
- layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 소자분리막 형성 방법에 관한 것으로, 버드비크 및 단차를 제거할 수 있는 소자분리막 형성 방법에 관한 것이다.The present invention relates to a device isolation film forming method, and to a device isolation film formation method that can remove the bird beak and the step.
소자 분리 기술이란 집적 소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜 각 소자가 인접한 소자의 간섭을 받지 않고 독자적으로 주어진 기능을 수행할 수 있도록 하는데 필요한 기능을 집적 소자 제조시 부여하는 기술이다. 일반적으로 소자 분리 방법은 유전막을 이용하는 것과 P-N 접합을 이용하는 방법으로 나누어진다. 유전막을 이용하는 소자분리 방법의 대표적인 예가 로코스(LOCOS, local oxidation of silicon) 소자 분리 방법이다.Device isolation technology is a technology that provides the functions required to manufacture integrated devices by separating the individual devices constituting the integrated device from each other electrically and structurally so that each device can perform its own function without interference from adjacent devices. . In general, device isolation is divided into a dielectric film and a P-N junction. A typical example of a device isolation method using a dielectric film is a local oxidation of silicon (LOCOS) device isolation method.
첨부된 도1을 참조하여 종래 로코스 공정에 따른 반도체 장치의 소자분리막 형성 방법을 설명한다.Referring to FIG. 1, a method of forming an isolation layer of a semiconductor device according to a conventional LOCOS process will be described.
먼저, 실리콘 기판(11) 상에 질화막의 응력을 완화시키기 위하여 패드 산화막(12)을 형성하고 질화막(13)을 증착한다. 이때 상기 질화막(13)을 증착하기 전에 폴리실리콘막을 추가로 증착하기도 한다.First, in order to relieve stress of the nitride film on the
이어서, 활성영역(A)에 식각 방지 마스크(도시하지 않음)를 형성하고, 상기 패드 산화막(12)이 드러날 때까지 상기 질화막(13)을 제거한 다음, 열산화(Thermal Oxidation) 공정으로 소자간 절연막인 필드산화막(Field Oxide, 14)을 형성한다. 이때 상기 질화막(13)이 있는 부분은 산화막이 성장되지 않고 질화막(13)이 없는 지역만 선택적으로 산화막이 성장되어 셀(cell)간 분리가 이루어진다.Subsequently, an etch stop mask (not shown) is formed in the active region A, the
그러나, 상기 질화막(13) 아래에 존재하는 패드 산화막(12)으로 산화가 진행되어 질화막(13)의 측벽이 치켜 올라가면서 필드산화막(14)이 형성되어 버드비크(Bird's Beak ; 도면 부호 14')가 발생하여 활성영역(A)이 감소하게 된다.However, as the oxidation proceeds to the
상기와 같이 형성된 버드비크는 소자가 점차 고집적화 되어 갈수록 상대적으로 차지하게 되는 면적이 커지기 때문에 소자가 동작하는데 필요한 활성영역(A)의 감소로 인해 소자의 동작 특성이 저하되며, 소자간 절연이 미흡하게 되는 등의 문제점이 있다. 또한, 필드산화막 성장시 표면 위로 산화막 두께의 55%가 성장하고 표면 아래로 45%가 성장하므로 필드산화막에 의해 셀 사이에 단차가 발생하여 후속 마스크 공정에서 노치 등을 유발하는 단점이 있다.As the Budbeek formed as described above has a larger area occupied as the device becomes more and more highly integrated, the operation characteristics of the device are reduced due to the reduction of the active area A necessary for the device to operate, and the insulation between devices is insufficient. There is a problem such as being. In addition, when the field oxide film is grown, 55% of the thickness of the oxide film is grown on the surface and 45% is grown below the surface. Thus, a step is generated between the cells by the field oxide film, which causes notches in a subsequent mask process.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 버드비크 및 단차가 제거된 반도체 장치의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a method for forming a device isolation film of a semiconductor device from which the bird beak and the step are removed to solve the above problems.
도1은 종래 기술에 따른 반도체 장치의 소자분리막 형성 공정 단면도.1 is a cross-sectional view of a device isolation film forming process of a semiconductor device according to the prior art.
도2a 내지 도2d는 본 발명의 일실시예에 따른 반도체 장치의 소자분리막 형성 공정 단면도.2A to 2D are cross-sectional views of a device isolation film forming process in a semiconductor device according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 설명* Description of the main parts of the drawing
11, 21: 실리콘 기판 12: 패드산화막11, 21: silicon substrate 12: pad oxide film
13: 질화막 14: 필드산화막13: nitride film 14: field oxide film
22: 산화막 23: 마스크22: oxide film 23: mask
24: 단결정 실리콘막 A: 활성영역24: single crystal silicon film A: active region
B: 소자분리영역B: device isolation region
상기 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 산소와 수소를 반응시키는 습식산화 방법으로 산화막을 형성하는 제1 단계; 상기 산화막 상에 소자 분리 영역을 덮는 마스크를 형성하는 제2 단계; 상기 마스크를 식각 방지막으로 이용하여 활성영역 상의 상기 산화막을 제거하는 제3 단계; 상기 마스크를 제거하는 제4 단계; 상기 전체 구조 상부에 실리콘막을 형성하는 제5 단계; 및 상기 실리콘막이 상기 산화막과 같은 높이가 되도록 상기 실리콘막을 제거하는 제6 단계를 포함하는 반도체 장치의 소자분리막 형성 방법을 제공한다.The present invention for achieving the above object is a first step of forming an oxide film by a wet oxidation method of reacting oxygen and hydrogen on a silicon substrate; Forming a mask covering the device isolation region on the oxide film; Removing the oxide layer on an active region by using the mask as an etch stop layer; A fourth step of removing the mask; Forming a silicon film on the entire structure; And a sixth step of removing the silicon film so that the silicon film is flush with the oxide film.
또한, 상기 목적을 달성하기 위한 본 발명은 실리콘 기판 상에 건식산화 방법으로 산화막을 형성하는 제1 단계; 상기 산화막 상에 소자 분리 영역을 덮는 마스크를 형성하는 제2 단계; 상기 마스크를 식각 방지막으로 이용하여 활성영역 상의 상기 산화막을 제거하는 제3 단계; 상기 마스크를 제거하는 제4 단계; 상기 전체 구조 상부에 실리콘막을 형성하는 제5 단계; 및 상기 실리콘막이 상기 산화막과 같은 높이가 되도록 상기 실리콘막을 제거하는 제6 단계를 포함하는 반도체 장치의 소자분리막 형성 방법을 제공한다.In addition, the present invention for achieving the above object is a first step of forming an oxide film by a dry oxidation method on a silicon substrate; Forming a mask covering the device isolation region on the oxide film; Removing the oxide layer on an active region by using the mask as an etch stop layer; A fourth step of removing the mask; Forming a silicon film on the entire structure; And a sixth step of removing the silicon film so that the silicon film is flush with the oxide film.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 살펴본다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도2a 내지 도2d는 본 발명의 일실시예에 따른 소자분리막 형성 방법을 도시한 것이다.2A to 2D illustrate a method of forming an isolation layer in accordance with an embodiment of the present invention.
먼저, 도2a에 도시한 바와 같이 실리콘 기판(21)을 산화시켜 두꺼운 산화막(22)을 형성한다. 이때 상기 산화막(22)은 고온의 열산화 공정으로 이루어지며 종래의 필드산화막 성장 방법과 같다. 또한, 상기 산화막은 산소와 수소를 반응시켜 사용하는 습식산화 방법 및 산소만으로 성장시키는 건식산화 방법으로도 형성될 수 있다.First, as shown in FIG. 2A, the
다음으로, 도2b에 도시한 바와 같이 소자 분리 영역(B)에 식각 방지를 위한 마스크(23)를 형성하고, 건식 식각으로 활성영역(A) 상의 산화막(22)을 제거한다. 상기 식각 과정에서 실리콘 기판(21)이 완전하게 드러나도록 상기 산화막의 전부를 제거하거나 또는 50 nm 두께의 산화막을 잔류시킨다.Next, as shown in FIG. 2B, a
다음으로, 도2c에 도시한 바와 같이 상기 마스크(23)를 제거하기 위한 세정 공정을 한다. 이때, 상기 산화막(22) 제거 과정에서 잔류된 산화막을 상기 세정 공정에서 완전히 제거한다. 이어서, 상기 전체 구조 상부에 900 ℃ 내지 1250 ℃의 온도 범위에서 단결정 실리콘막(24)을 일정 두께만큼 성장시킨다. 이와 같은 단결정 실리콘막(29) 형성으로 상기 산화막 식각 과정에서 발생한 상기 실리콘 기판(21)의 손상을 회복시킬 수 있다.Next, as shown in Fig. 2C, a cleaning process for removing the
다음으로, 도2d에 도시한 바와 같이 상기 산화막(22)을 정지층으로 이용하여 상기 단결정 실리콘(24)막을 제거해서 상기 단결정 실리콘막(24)이 상기 산화막(22)과 같은 높이를 이루도록 한다. 이때, 화학기계적 연마법(chemical mechanical polishing)을 이용하여 상기 단결정 실리콘막(24)을 제거할 수도 있다.Next, as shown in FIG. 2D, the
본 발명은 실리콘 기판에 일정 두께의 산화막을 성장시키고 활성영역 상의 산화막을 식각한 후 활성영역에 실리콘막을 형성하는 방법으로, 마스크 공정 및 식각 공정으로 소자 분리 영역이 결정되므로 버드비크 및 단차를 근본적으로 방지할 수 있다. 따라서, 이후의 패턴을 전사하는 마스크 공정에서 디자인상 요구하는 임계치수(critical dimension)를 얻을 수 있다. 또한, 패드 산화막, 폴리실리콘, 질화막 증착 등의 공정이 필요 없으므로 공정 단계가 줄어든다.The present invention is a method of growing an oxide film having a predetermined thickness on a silicon substrate and etching an oxide film on an active region, and then forming a silicon film on the active region. You can prevent it. Therefore, it is possible to obtain a critical dimension required by design in a mask process for transferring a subsequent pattern. In addition, the process step is reduced because no process such as pad oxide film, polysilicon, nitride film deposition, etc. is required.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the technical field of the present invention without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
상기와 같이 이루어지는 본 발명은 버드비크 및 단차를 근본적으로 방지하는 소자분리막 형성 방법으로서, 소자의 신뢰성을 향상시킬 수 있다.The present invention made as described above is a device isolation film forming method to fundamentally prevent the bird beak and the step, it is possible to improve the reliability of the device.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029686A KR100252768B1 (en) | 1997-06-30 | 1997-06-30 | Method for forming device isolation of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970029686A KR100252768B1 (en) | 1997-06-30 | 1997-06-30 | Method for forming device isolation of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990005488A KR19990005488A (en) | 1999-01-25 |
KR100252768B1 true KR100252768B1 (en) | 2000-04-15 |
Family
ID=19512639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970029686A KR100252768B1 (en) | 1997-06-30 | 1997-06-30 | Method for forming device isolation of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100252768B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167656A (en) * | 1981-04-08 | 1982-10-15 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1997
- 1997-06-30 KR KR1019970029686A patent/KR100252768B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57167656A (en) * | 1981-04-08 | 1982-10-15 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR19990005488A (en) | 1999-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6140242A (en) | Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature | |
KR20000061330A (en) | Shallow trench manufacturing method for isolating semiconductor devices | |
KR100442852B1 (en) | Method for forming trench isolation region to embody isolation region proper for high integrated semiconductor device | |
KR100252768B1 (en) | Method for forming device isolation of semiconductor device | |
KR19990010757A (en) | Device Separation Method of Semiconductor Device | |
US6828208B2 (en) | Method of fabricating shallow trench isolation structure | |
US6344415B1 (en) | Method for forming a shallow trench isolation structure | |
KR20010017325A (en) | Method for forming trench isolation using selective epitaxial growth and part oxidation in semiconductor device | |
KR19990025197A (en) | Trench element isolation | |
KR100439108B1 (en) | Method for forming isolation layer of semiconductor device to improve refresh characteristic and minimize leakage current | |
KR0123730B1 (en) | Semiconductor device and its forming method | |
KR20030052663A (en) | method for isolating semiconductor device | |
KR100464939B1 (en) | Method of forming device isolation film in semiconductor device | |
KR100521449B1 (en) | Isolation Layer of Semiconductor Device and manufacturing process thereof | |
KR20010002305A (en) | Shallow trench isolation manufacturing method | |
KR20000043906A (en) | Method for manufacturing semiconductor device | |
KR20010003417A (en) | Method of forming isolation layer in a semiconductor | |
KR100373710B1 (en) | manufacturing method of shallow trench isolation of semiconductor devices | |
KR100439105B1 (en) | Method for fabricating isolation layer of semiconductor device to improve cut-off characteristic at both corners of trench and inwe between narrow lines | |
KR100419877B1 (en) | Isolation method of semiconductor device | |
KR20030056154A (en) | Fabrication method of semiconductor device | |
US6780774B2 (en) | Method of semiconductor device isolation | |
KR100223758B1 (en) | Method of forming a device isolation film of semiconductor device | |
KR100327661B1 (en) | Forming method for field oxide of semicondutor device | |
KR20000003508A (en) | Method of forming isolation film of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |