KR100251149B1 - Driving method for three electrodes surface discharge plasma display panel - Google Patents

Driving method for three electrodes surface discharge plasma display panel Download PDF

Info

Publication number
KR100251149B1
KR100251149B1 KR1019970033120A KR19970033120A KR100251149B1 KR 100251149 B1 KR100251149 B1 KR 100251149B1 KR 1019970033120 A KR1019970033120 A KR 1019970033120A KR 19970033120 A KR19970033120 A KR 19970033120A KR 100251149 B1 KR100251149 B1 KR 100251149B1
Authority
KR
South Korea
Prior art keywords
electrode surface
surface discharge
frame
discharge
pdp
Prior art date
Application number
KR1019970033120A
Other languages
Korean (ko)
Other versions
KR19990010332A (en
Inventor
강성호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970033120A priority Critical patent/KR100251149B1/en
Publication of KR19990010332A publication Critical patent/KR19990010332A/en
Application granted granted Critical
Publication of KR100251149B1 publication Critical patent/KR100251149B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Abstract

PURPOSE: A method for driving a three electrode surface discharge plasma display panel is provided to display a video graphic array signal transmitted in a sequential system on a three electrode surface discharge PDP. CONSTITUTION: A continuously inputted image is displayed on a three electrode surface discharge plasma display panel every two frames one by one. A driving time of a frame which is not displayed on the three electrode surface discharge plasma display panel is allotted at a discharge sustain time of a plurality of sub fields of a frame which is displayed on the three electrode surface discharge plasma display panel. A time proportional to a relative ratio of a discharge sustain period length of each sub field is further allotted to a discharge sustain period of a plurality of sub fields of a frame which is displayed on the three electrode surface discharge plasma display panel.

Description

3전극 면방전 플라즈마 디스플레이 패널의 구동방법Driving method of 3-electrode surface discharge plasma display panel

본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)의 구동방법에 관한 것으로서, 특히 순차 방식(sequential system)으로 전송되는 VGA(Video Graphic Array)신호를 3전극 면방전 PDP상에 표시하기 위한 3전극 면방전 PDP의 구동방법에 관한 것이다.The present invention relates to a method of driving a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP), and in particular, to a three-electrode surface discharge of a VGA (Video Graphic Array) signal transmitted in a sequential system. A method of driving a three-electrode surface discharge PDP for display on a PDP.

현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급 증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화되고 있다.As the modern society is called the information society, the importance of display increases with the development and spread of information processing system, and its kinds are gradually diversified.

이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathod Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.CRT (Cathod Ray Tube), which has been the most used display for a long time, has various problems such as large size, high operating voltage, and display distortion. Recently, research and development of various flat displays having a matrix structure have been actively progressed since they are not suitable.

상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비전, 가정 극장용(home theater) 디스플레이, 각종 모니터 등으로 응용되고 있다.Among the flat panel displays, PDP (Plasma Display Panel) is in the spotlight as the next generation large screen flat panel display. The PDP has a large screen and a small thickness, and has been applied to wall-mounted televisions, home theater displays, and various monitors.

제1도에는 가장 많이 사용되고 있는 PDP중 하나인 3전극 면방전 PDP와, 상기 3전극 면방전 PDP 상에 동화상(moving image) 또는 정지 화상(still image)을 디스플레이시키는 구동장치의 간략화된 구성이 도시되어 있다.FIG. 1 shows a simplified configuration of a three-electrode surface discharge PDP, one of the most commonly used PDPs, and a driving device for displaying a moving image or still image on the three-electrode surface discharge PDP. It is.

도 1 에서 참조번호 10은 교대로 하나씩 상호 평행하게 배열된 N개의 주사 전극(Y1-YN) 및 N개의 고통 전극(X1-XN)과, 상기 주사 전극들(Y1-YN) 및 공통 전극들(X1-XN)과 소정 고간을 사이에 두고 직교하도록 배열된 M개의 어드레스 전극(A1-AM)을 구비한 3전극 면방전 PDP를 나타낸다. 여기서 공통 전극들(X1∼XN)은 일단이 공통으로 연결되어 있고, 주사 전극들(Y1∼YN)은 각각 독립되어 있으며, N개의 주사전극(Y1∼YN) 및 공통전극(X1-XN)과 M개의 어드레스 전극(A1-AM)의 각 교차점마다 셀이 형성되어 3전극 면방전 PDP(10)의 전체 화면은 매트릭스 형태의 MXN개 셀로 구성되어 있다.In FIG. 1, reference numeral 10 denotes N scan electrodes Y 1 -Y N and N pain electrodes X 1 -X N arranged in parallel with each other alternately, and the scan electrodes Y 1 -Y N. And a three-electrode surface discharge PDP having M address electrodes A 1 -A M arranged so as to be orthogonal to each other with the common electrodes X 1 -X N interposed therebetween. One end of the common electrodes X 1 to X N is commonly connected to each other, and the scan electrodes Y 1 to Y N are independent of each other, and the N scan electrodes Y 1 to Y N and the common electrode are respectively connected to each other. Cells are formed at each intersection of (X 1 -X N ) and M address electrodes A 1 -A M , so that the entire screen of the three-electrode surface discharge PDP 10 is composed of MXN cells in a matrix form.

상기 3전극 면방전 PDP(10)의 각 셀의 구성을 제2도에 도시된 i번째 행과 j번째 열의 셀을 예로 들어 설명하면 다음과 같다.The configuration of each cell of the three-electrode surface discharge PDP 10 will be described by taking the cells of the i-th row and the j-th column shown in FIG. 2 as an example.

먼저, 상호 평행한 i 번째 주사 전극(Yi) 과 i번째 공통 전극(Xi)이 화상의 표시면인 전면 기판(11)의 일면에 형성되어 있고, 상기 주사 전극(Yi)과 공통 전극(Xi)위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(12)이 형성되어 있고, 상기 유전체층(12)위에 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 주사 전극(Yi)과 공통 전극 (Xi)과 유전체층(12)을 보호하는 산화마그네슘(MgO) 보호막(13)이 형성되어 있다.First, the i-th scanning electrode Y i and the i-th common electrode X i parallel to each other are formed on one surface of the front substrate 11 which is the display surface of the image, and the scan electrode Y i and the common electrode are A dielectric layer 12 is formed on (X i ) to limit the discharge current at the time of discharge and to facilitate the generation of wall charges, and the scan electrode Y i is formed from sputtering occurring during the discharge on the dielectric layer 12. And a magnesium oxide (MgO) protective film 13 which protects the common electrode X i and the dielectric layer 12.

또한, j 번째 어드레스 전극(Aj)이 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 형성되어 있고, 상기 전면 기판(11)과 배면 기판(14)사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(15a, 15b)이 배열 형성되어 있고, 상기 어드레스 전극(Aj)위와 제 1, 2 격벽(15a, 15b)의 일부에 형광체(16)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.Further, the j-th address electrode A j is formed on the opposite surface to the front substrate 11 among the back substrates 14 arranged in parallel with the front substrate 11 at a predetermined distance therebetween, and the front substrate First and second barrier ribs 15a and 15b are arranged between the 11 and the back substrate 14 to prevent inter-cell mixing and to secure a discharge space, and are arranged on the address electrode A j and the first and second barrier ribs. Phosphor 16 is applied to a part of 15a and 15b, and a discharge gas is injected into the discharge space.

상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 기본 구동 원리는 주사전극(Yi)와 어드레스 전극(Aj)간에 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체(16)를 여기시켜 가시광이 발생되도록 하며, 주사 전극(Yi)과 공통 전극(Xi)간에 방전을 일으켜 가시광의 발생을 유지시키는 것이다.The basic driving principle of each cell of the three-electrode surface discharge PDP 10 configured as described above generates a discharge between the scan electrode Y i and the address electrode A j to make the discharge gas into a plasma state to generate ultraviolet rays. Ultraviolet rays excite the phosphor 16 so that visible light is generated, and discharge is generated between the scan electrode Y i and the common electrode X i to maintain the generation of visible light.

아울러, 제1도에서 참조번호 20은 주사 전극들(Y1-YN)의 일단이 출력단자에 일대일 대응으로 접속되어 있는 Y 구동부를 나타내고, 30은 공통 전극들(X1-XN)의 일단이 출력단자에 공통으로 접속되어 있는 X 구동부를 나타내고, 40은 어드레스 전극들(A1-AM)의 일단이 출력단자에 일대일 대응으로 접속되어 있는 어드레스 구동부를 나타내며, 50은 각종 외부 입력에 따라 각종 구동 전압 파형과 제어신호를 발생시켜 상기 X 구동부(20)와 Y 구동부(30)와 어드레스 구동부(40)에 공급하는 제어부를 나타낸다.In addition, in FIG. 1, reference numeral 20 denotes a Y driving unit in which one end of the scan electrodes Y 1 -Y N is connected to the output terminal in a one-to-one correspondence, and 30 denotes the common electrodes X 1 -X N. One end represents an X driver connected in common to the output terminals, 40 represents an address driver in which one end of the address electrodes A 1 -A M is connected in one-to-one correspondence, and 50 represents various external inputs. Accordingly, a control unit generates various driving voltage waveforms and control signals and supplies them to the X driving unit 20, the Y driving unit 30, and the address driving unit 40.

상기 제어부(50)는 보다 구체적으로 외부에서 입력되는 아날로그 화상 신호 (IMAGE)를 디지털화하여 디지털 화상 신호를 출력하고, 상기 디지털 화상 신호, 클록(CLK),수평 동기신호(HS) 및 수직 동기신호(VS)에 따라 각종 구동 전압 파형과 제어신호를 발생시킨다.More specifically, the controller 50 digitizes the analog image signal IMAGE input from the outside to output a digital image signal, and the digital image signal, the clock CLK, the horizontal synchronization signal HS, and the vertical synchronization signal VS) generates various driving voltage waveforms and control signals.

한편, 상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 계조(gray scale)구현은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전 횟수를 통해 구현하고, 매 프레임(frAMe)마다 각 셀의 방전 횟수를 0∼2X-1회로 나누어 방전시키면 1 프레임 도안의 방전 횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2X계조의 화상이 표시된다.On the other hand, the gray scale implementation of each cell of the three-electrode surface discharge PDP 10 configured as described above is implemented through the number of discharges per unit time because the intensity of the discharge is difficult to adjust, and each frame (frAMe) When the number of discharges of the cells is divided into 0 to 2 X −1 discharges, the brightness of each cell changes according to the number of discharges in one frame pattern, and eventually 2 × gray scale images are displayed on the entire screen.

상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식(Addressing and Display System sub-field method) 으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두가지 상태로 작동하는 것과 2X계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1 프레임을 방전 횟수(즉, 방전유지 기간)가 서로 다른 X개의 서브필드로 분할 구동한다.One of the gradation implementation methods based on the above concept is the ADS subfield method (Addressing and Display System sub-field method), wherein the ADS subfield method has two states in which each cell is on and off. as a binary number X 2 X gray-scale bit system the number of discharges for one frame by using the based with implementing (that is, the sustain discharge period) that serves as a drive X divided into different sub-fields.

다음에서는 종래 기술의 ADS서브필드 방식 중 하나를 예로 들어 그에 따른 순차 화상 표시 과정을 보다 구체적으로 설명한다.Next, a sequential image display process according to one of the prior art ADS subfield methods will be described in more detail.

먼저, 2X계조 구현을 위하여 1 프레임은 X개의 서브필드로 분할 구동되고, 각 서브필드는 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동되며, 각 리셋 기간은 전면 써넣기 기간과 전면 소거 기간으로 분할 구동된다.First, one frame is divided into X subfields to drive 2 X gray scales, and each subfield is divided into a reset period, an address period, and a discharge sustain period, and each reset period is divided into a full write period and a full erase period. Divided driving.

상기에서 각 서브필드의 전면 써넣기 기간은 전체 주사 전극들(Y1-YN)과 공통 전극들(X1-XN)사이에 방전개시전압보다 높은 전압의 써넣기 펄스(writing pulse)를 인가하여 3전극 면방전 PDP(10)의 모든 셀을 방전 발광시켜 그 내부에 벽전하를 생성시키는 기간이고, 전면 소거 기간은 전체 주사 전극들(Y1-YN)과 공통 전극들 (X1-XN)사이에 방전개시전압보다 낮은 전압이고 바로 전의 전면 써넣기 기간에서 생성된 벽전하와 동일 극성인 소거 펄스(erase pulse)를 인가하여 각 셀의 내부 벽전하를 소거시키는 기간이고, 어드레스 기간은 디지털 화상 신호에 따라 전체 주사 전극들(Y1-YN)과 어드레스 전극들(A1∼AM) 사이에 선택적으로 방전개시전압보다 낮은 전압의 어드레스 펄스(address pulse)를 인가하여 상기 어드레스 펄스가 인가된 셀만 온되어 그 내부에 벽전하가 생성되도록 하는 기간이며, 방전 유지 기간은 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1-XN)사이에 방전개시전압보다 낮은 전압이고 바로 전의 어드레스 기간에서 생성된 벽전하와 동일 극성인 서스테인 펄스(sustain pulse)를 인가하여 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시키는 기간이다.In the above write-in period of each subfield, a writing pulse having a voltage higher than the discharge start voltage is applied between the scan electrodes Y 1 -Y N and the common electrodes X 1 -X N. All the cells of the three-electrode surface discharge PDP 10 are discharged and discharged to generate wall charges therein, and the entire erasing period is the entire scan electrodes Y 1 -Y N and the common electrodes X 1 -X. N ) is a period lowering the discharge start voltage and erasing the internal wall charges of each cell by applying an erase pulse having the same polarity as the wall charges generated in the previous write period. According to an image signal, an address pulse having a voltage lower than a discharge start voltage is selectively applied between all of the scan electrodes Y 1 -Y N and the address electrodes A 1 -A M to thereby generate the address pulse. Only authorized cells are turned on The electric charges are generated so that a period during which a discharge sustain period is the entire scan electrodes (Y 1 ~Y N) and common electrodes (X 1 -X N) voltage lower than a discharge start voltage between the generated and in an address period before the immediately It is a period in which sustain pulses having the same polarity as the wall charges are applied to maintain discharge and light emission of cells turned on in the address period.

상기에서 각 서브필드 화면의 밝기는 리셋 기간의 써넣기 방전과 어드레스 기간의 어드레스 방전에 의한 밝기도 고려해야 하지만 이해의 편리를 위하여 상기 써넣기 방전과 어드레스 방전은 화면의 밝기에 기여하지 않고 방전 유지 기간의 서스테인 방전만이 화면의 밝기에 기여한다고 가정한다.In the above, the brightness of each subfield screen also takes into account the brightness due to the write discharge in the reset period and the address discharge in the address period, but for convenience of understanding, the write discharge and the address discharge do not contribute to the brightness of the screen and sustain the discharge sustain period. Assume that only the discharge contributes to the brightness of the screen.

아울러, 상기 방전 유지 기간동안 전체 주사 전극들(Y1-YN)과 공통 전극들(X1-XN) 사이에 인가되는 서스테인 펄스의 주파수(단위 시간당 인가되는 개수)와 폭의 변화에 따라 각 서브필드 화면의 밝기 더 나아가서 1 프레임 화면의 휘도(brightness) 역시 증감된다. 즉, 정해진 방전 유지 기간동안 인가되는 서스테인 펄스의 개수가 많아지거나 각 서스테인 펄스의 폭이 넓어지면 3전극 면방전 PDP(10)의 전체 화면 휘도가 증가한다.In addition, the frequency (number of applied per unit time) and the width of the sustain pulse applied between the entire scan electrodes (Y 1 -Y N ) and the common electrodes (X 1 -X N ) during the discharge sustain period are changed. Brightness of each subfield screen Further, brightness of one frame screen is also increased or decreased. That is, when the number of sustain pulses applied during the predetermined discharge sustain period increases or the width of each sustain pulse increases, the overall screen luminance of the three-electrode surface discharge PDP 10 increases.

상기에서 설명된 종래 기술의 ADS서브필드 방식에 따라 순차 방식으로 전송되는 영상 신호를 3전극 면방전 PDP상에 표시하는 과정을 설명하면 다음과 같다(여기서, 3전극 면방전 PDP는 각종 모니터로 사용되고 있음).A process of displaying image signals transmitted in a sequential manner on the three-electrode surface discharge PDP according to the ADS subfield scheme of the related art described above is as follows (here, the three-electrode surface discharge PDP is used as various monitors. has exist).

제3도에는 종래 기술의 ADS 서브필드 방식에 따라 3전극 면방전 PDP(10)의 각 전극들에 인가되는 일부 구동 전압 파형들의 타이밍도가 도시되어 있다.3 is a timing diagram of some driving voltage waveforms applied to the electrodes of the three-electrode surface discharge PDP 10 according to the conventional ADS subfield method.

먼저, 각 서브필드의 전면 써넣기 기간에는 제3도에 되시된 바와 같이 전체주사 전극들(Y1-YN)과 어드레스 전극들(A1-AM)에 OV를 인가한 상태에서 전체 공통 전극들(X1-XN)에 Vw전압의 써넣기 펄스를 인가하여 전체 주사 전극들(Y1-YN)과 공통 전극들(X1-XN) 사이에서 써넣기 방전이 일어나도록 하고, 그로 인해 각 셀의 내부에 벽전하가 생성되도록 한다.First, in the entire surface write-in period of each subfield, as shown in FIG. 3, the entire common electrode with OV applied to the total scan electrodes Y 1 -Y N and the address electrodes A 1 -A M. s (X 1 -X N) for applying a pulse of sseoneotgi voltage Vw and the entire scanning electrodes discharge sseoneotgi between (Y 1 -Y N) and common electrodes (X 1 -X N) to take place, thereby Allow wall charges to be generated inside each cell.

그 후, 전면 소거 기간에는 공통 전극들(X1-XN)에 Vs 전압을 인가하고 어드레스 전극들(A1-AM)에 OV를 인가한 상태에서 전체 주사 전극(Y1-YN)에 OV의 펄스를 인가하여 전체 셀의 내부 벽전하를 소거시킨다.Subsequently, in the entire erasing period, the entire scan electrode Y 1 -Y N is applied while the Vs voltage is applied to the common electrodes X 1 -X N and OV is applied to the address electrodes A 1 -A M. A pulse of OV is applied to erase internal wall charges of all cells.

각 서브필드의 어드레스 기간에는 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN)에 Vs 전압을 인가하고 전체 어드레스 전극들(A1∼AM)에 OV를 인가한 상태에서 N개의 주사 전극(Y1-YN)에 순차적으로 하나씩 OV의 스캔 펄스(scan pulse)를 인가하는 동시에 상기 스캔 펄스와 동기화된 Va전압의화상 펄스(image pulse)를 전체 어드레스 전극들(A1-AM)에 선택적으로 인가하여 주사 전극과 어드레스 전극 사이에 Va 전압의 어드레스 펄스가 인가된 셀 내부에서만 어드레스 방전이 일어나 온되도록 한다.In the address period of each subfield, Vs voltage is applied to all scan electrodes Y 1 to Y N and common electrodes X 1 to X N , and OV is applied to all address electrodes A 1 to A M. In one state, OV scan pulses are sequentially applied to the N scan electrodes Y 1 -Y N , and at the same time, image pulses of Va voltage synchronized with the scan pulses are applied to all the address electrodes. It is selectively applied to (A 1 -A M ) so that address discharge occurs only inside the cell to which an address pulse of Va voltage is applied between the scan electrode and the address electrode.

각 서브필드의 방전 유지 기간에는 전체 주사 전극들(Y1-YN)과 공통 전극들(X1-XN)에 Vs전압을 인가하고 전체 어드레스 전극들(A1-AM)에 OV를 인가한 상태에서 전체 주사 전극들(Y1-YN)과 공통 전극들(X1-XN)에 교번하는 OV의 펄스를 인가하여 바로 전의 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시킨다.In the discharge sustain period of each subfield, Vs voltage is applied to all scan electrodes Y 1 -Y N and common electrodes X 1 -X N , and OV is applied to all address electrodes A 1 -A M. In the applied state, pulses of OV alternately are applied to all of the scan electrodes Y 1 -Y N and the common electrodes X 1 -X N to maintain discharge and light emission of the cells turned on in the immediately preceding address period.

상기에서 각 전극에 인가되는 전압 펄스들 Vw, Vf(방전개시전압), Vs, Va는 Vw> Vf>Vs>Va 및 Vf >> Vw-Vs 를 만족하는 전압값들로 설정하고 각 서브필드의 어드레스 기간동안 어드레스 전극들(A1-AM)에 인가되는 화상 펄스는 각 셀에 해당되는 X 비트의 VGA 화상 신호(최하위 비트 B1-최상위 비트 BX) 중 1개 비트값에 해당되며, 보다 구체적으로는 제 1 서브필드의 어드레스 기간동안 B1이, 제 2 서브필드의 어드레스 기간동안 B2가 , ... , 제 X 서브필드의 어드레스 기간동안 BX가 각각 인가된다.The voltage pulses Vw, Vf (discharge start voltage), Vs, and Va applied to each electrode are set to voltage values satisfying Vw>Vf>Vs> Va and Vf >> Vw-Vs, respectively. the address electrodes during the address period of the image pulses to be applied to the (a 1 -A M) is a VGA image signal of X bits corresponding to each cell - and for the one bit values of (the least significant bit B 1 most significant bits X B), More specifically, B 1 is applied during the address period of the first subfield, B 2 is applied during the address period of the second subfield, ..., and B X is applied during the address period of the X subfield.

결과적으로 상기에서 설명된 세부 과정을 거쳐 1/60초 (약 16.67㎳)동안 제 1 내지 X 서브필드 화면을 차례대로 구성하면 3전극 면방전 PDP(10)상에 1 프레임의 VGA 화상이 표시된다.As a result, when the first to X subfield screens are sequentially configured for 1/60 second (about 16.67 ms) through the above-described detailed process, one frame of VGA image is displayed on the three-electrode surface discharge PDP 10. .

아울러, 제3도에 도시된 각종 구동 전압 파형들은 Y 구동부(20)와 X 구동부(30)와 어드레스 구동부(40)를 통해 해당 전극들에 각각 인가되고, 그 타이밍은 제어부(50)에 의해 제어된다.In addition, various driving voltage waveforms shown in FIG. 3 are applied to the corresponding electrodes through the Y driver 20, the X driver 30, and the address driver 40, respectively, and the timing is controlled by the controller 50. do.

한편, 상기에서 설명된 ADS 서브필드 방식에 따라 VGA 화상을 표시하는 경우 1 프레임(1/60) 동안 리셋 기간과 어드레스 기간과 방전 유지 기간이 차지하는 시간을 살펴보면 다음과 같다.Meanwhile, when displaying a VGA image according to the ADS subfield method described above, the time taken by the reset period, the address period, and the discharge sustain period for one frame (1/60) is as follows.

예를 들어, 종래 기술의 서브필드 방식에 따라 워크스테이션(workstation)용 모니터로 많이 사용되는 640 X 480 해상도의 3전극 면방전 PDP상에 252(28)계조의 VGA화상을 디스플레이시키는 경우 1 프레임 내의 어드레스 기간은 3 ㎲(어드레스 주기) X 480 (주사 전극 개수) X 8(256 계조 구현을 위한 서브필드 개수) =11.52㎳ 이고, 리셋 기간은 300㎲(1서브필드 내의 리셋 기간) X 8(256 계조 구현을 위한 서브필드 개수) = 2.4 ㎳ 이므로 결국 1 프레임 내의 방전 유지 기간은 16.67㎳ -11.52㎳ -2.4㎳ = 2.75㎳가 된다.For example, when displaying a VGA image of 252 (2 8 ) gradation on a three-electrode surface discharge PDP of 640 X 480 resolution, which is commonly used as a workstation monitor according to the conventional subfield method, one frame The address period is 3 ms (address period) X 480 (number of scanning electrodes) X 8 (number of subfields for 256 gray scale implementation) = 11.52 ms, and the reset period is 300 ms (reset period in one subfield) X 8 ( Since the number of subfields for implementing 256 gray levels is equal to 2.4 mW, the discharge sustain period in one frame becomes 16.67 mV -11.52 mV -2.4 mV = 2.75 mV.

상기의 계산 결과를 살펴보면 1 프레임 동안 어드레스 기간이 차지하는 비율이 너무 높아 화면의 밝기에 기여하는 방전 유지 기간의 길이가 너무 짧아 즉, 1 프레임의 구동시간 1/60 초 중 방전 유지 기간이 차지하는 비율이 약 16.5%(2.75/16.67X100%) 밖에 되지 않기 때문에 3전극 면방전 PDP 화면의 밝기가 매우 어두워지고, 그로 인해 화상 표시 수단으로 널리 알려진 CRT나 LCD(Liquid Crystal Display)등에 비해 실용화가 어려운 문제점이 있었다.As a result of the calculation, the ratio of the address period during one frame is so high that the length of the discharge sustain period contributing to the brightness of the screen is too short. Since it is only about 16.5% (2.75 / 16.67X100%), the brightness of the three-electrode surface discharge PDP screen becomes very dark, which makes it more difficult to use than CRT or LCD (Liquid Crystal Display), which is widely known as an image display means. there was.

즉, 종래에는 1 프레임의 구동시간 중 3전극 면방전 PDP 화면의 밝기에 기여하는 방전 유지 기간이 차지하는 비율이 매우 작아 전체 화면의 휘도가 매우 낮기 때문에 실용화를 위해서는 전체 화면의 휘도를 증가시킬 수 있는 방법의 모색이 필요하였다.That is, in the related art, since the ratio of the discharge sustain period that contributes to the brightness of the three-electrode surface discharge PDP screen is very small among the driving time of one frame, the luminance of the entire screen is very low, so that the luminance of the entire screen can be increased for practical use. The search for a method was necessary.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 3전극 면방전 PDP가 각종 모니터로 사용된다는 상황과 인간의 눈에 있는 잔상현상을 효과적으로 이용하여 연속적으로 입력되는 영상 신호를 2 프레임마다 1 프레임 분량씩 1/30초(종래 기술의 2배에 해당되는 구동시간) 동안 3전극 면방전 PDP상에 디스플레이시키고, 각 프레임의 구동시간 중 종래보다 증가된 1/60초를 각 서브필드의 방전 유지 기간에 나누어 할당함으로써 3전극 면방전 PDP 화면의 휘도를 크게 증가시킬 수 있는 3전극 면방전 PDP의 구동방법을 제공함에 그 목적이 있다.The present invention has been made in order to solve the above problems, and the video signal continuously input by using the three-electrode surface discharge PDP is used in various monitors and the afterimage phenomenon in the human eye every 1 frame. Displayed on a three-electrode surface discharge PDP for 1/30 second (2 times the driving time of conventional technology) by frame amount, and discharge of each subfield is increased by 1/60 second of the driving time of each frame. It is an object of the present invention to provide a method for driving a three-electrode surface discharge PDP which can greatly increase the luminance of a three-electrode surface discharge PDP screen by allocating it in a sustain period.

제1도는 일반적인 3전극 면방전 플라즈마 디스플레이 패널 및 그 구동장치의 간략화된 구성을 나타내는 블록도.1 is a block diagram showing a simplified configuration of a typical three-electrode surface discharge plasma display panel and a driving device thereof.

제2도는 제1도에 도시된 3전극 면방전 플라즈마 디스플레이 패널 중 1개 셀의 단면도(단, 전면 기판 90° 회전됨).FIG. 2 is a cross-sectional view of one cell of the three-electrode surface discharge plasma display panel shown in FIG. 1, with the front substrate rotated 90 °.

제3도는 종래 기술에 따라 각 전극에 인가되는 일부 구동 전압 파형들의 타이밍도.3 is a timing diagram of some drive voltage waveforms applied to each electrode according to the prior art.

제4도는 종래 기술에 따른 256 계조 구현시 연속되는 2 프레임의 세부 구성도.4 is a detailed configuration diagram of two consecutive frames when implementing 256 gray scales according to the prior art.

제5도는 본 발명의 일 실시예에 따른 256 계조 구현시 1 프레임의 세부 구성도.5 is a detailed configuration diagram of one frame when implementing 256 gray scales according to an embodiment of the present invention.

제6도는 본 발명의 또 다른 실시예에 따른 256 계조 구현시 1 프레임의 세부 구성도.6 is a detailed configuration diagram of one frame when implementing 256 gray scales according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 3전극 면방전 플라즈마 디스플레이 패널10: 3-electrode surface discharge plasma display panel

20 : Y 구동부 30 : X 구동부20: Y drive unit 30: X drive unit

40 : 어드레스 구동부 50 : 제어부40: address driver 50: controller

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 3전극 면방전 PDP의 구동방법은 순차적으로 입력되는 영상 신호를 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)상에 표시하기 위하여 방전 유지 기간이 서로 다른 복수개의 서브필드(sub-field)화면을 셀 단위로 선택 조합하여 1 프레임 화면을 구성하는 3전극 면방전 PDP의 구동방법에 있어서, 연속적으로 입력되는 영상 신호를 2 프레임마다 1 프레임 분량씩 상기 3전극 면방전 PDP상에 표시하고, 상기 2 프레임 중 상기 3전극 면방전 PDP 상에 표시되지 않는 프레임의 구동시간은 상기 3 전극 면방전 PDP상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 것을 특징으로 한다.In order to achieve the above object, a method of driving a three-electrode surface discharge PDP according to the present invention is to display sequentially input image signals on a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP). In the driving method of a three-electrode surface discharge PDP in which a single frame screen is constituted by selecting and combining a plurality of sub-field screens having different discharge sustain periods in units of cells, the video signals continuously input are two frames. The driving time of a frame which is displayed on the three-electrode surface discharge PDP for each frame amount, and which is not displayed on the three-electrode surface discharge PDP among the two frames is a plurality of sub-frames of the frame displayed on the three-electrode surface discharge PDP. It is characterized by assigning each to the discharge sustain period of a field.

이하, 본 발명의 일 실시예를 첨부한 도면을 참조하여 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in more detail.

본 발명의 일 실시예가 적용되는 3전극 면방전 PDP는 각종 모니터로 사용되는 것으로서, 제1도 및 제2도에 도시된 일반적인 3전극 면방전 PDP의 구성과 동일하다.The three-electrode surface discharge PDP to which an embodiment of the present invention is applied is used in various monitors, and is the same as the configuration of the general three-electrode surface discharge PDP shown in FIGS. 1 and 2.

본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동방법은 순차 방식으로 전송되는 영상 신호를 3전극 면방전 PDP 상에 표시하기 위하여 연속적으로 입력되는 영상 신호를 2 프레임마다 1 프레임 분량씩 즉, 홀수번째 프레임들에 해당되는 영상 신호만 상기 3전극 면방전 PDP상에 표시하고, 상기 3전극 면방전 PDP 상에 표시되는 각각의 홀수번째 프레임은 종래 기술에서 설명된 ADS서브필드 방식과 마찬가지로 구현하고자 하는 계조(2X)에 따라 X개의 서브필드로 분할 구동하고 상기 각 서브필드 역시 리셋 기간 (전면 써넣기 기간 +전면 소거 기간)과 어드레스 기간과 방전 유지기간으로 분할 구동하며, 상기 2 프레임 중 3전극 면방전 PDP상에 표시되지 않는 짝수번째 프레임의 구동시간은 홀수번째 프레임의 X개 서브필드의 방전 유지 기간에 각각 나누어 할당한다.In the method of driving a three-electrode surface discharge PDP according to an embodiment of the present invention, a video signal continuously inputted in order to display a video signal transmitted in a sequential manner on the three-electrode surface discharge PDP is one frame amount every two frames. Only the image signals corresponding to the odd-numbered frames are displayed on the three-electrode surface discharge PDP, and each odd-numbered frame displayed on the three-electrode surface discharge PDP is implemented as in the ADS subfield method described in the prior art. The drive is divided into X subfields according to the desired gray level (2 X ), and each subfield is also divided into a reset period (front write period + front erase period), an address period and a discharge sustain period, and 3 of the two frames The driving time of the even frame not displayed on the electrode surface discharge PDP is divided by the discharge sustain period of each of the X subfields of the odd frame. do.

즉, 상기 3전극 면방전 PDP 상에 표시되는 홀수번째 프레임의 각 구동시간은 종래 기술의 2배인 1/30초(약 33.34㎳)가 되고, 1/30초 중 종래 기술의 1 프레임 구동시간(1/60초)보다 늘어난 1/60초는 해당 프레임의 X개 서브필드의 방전 유지 기간에 나누어 할당한다.That is, each driving time of an odd-numbered frame displayed on the three-electrode surface discharge PDP becomes 1/30 second (about 33.34 ms), which is twice that of the prior art, and one frame driving time of the prior art of 1/30 second ( 1/60 second, which is longer than 1/60 second), is allocated to the discharge sustain period of the X subfields of the frame.

이 때, 홀수번째 프레임의 X개 서브필드의 방전 유지 기간에는 각 서브필드의 방전 유지 기간 길이의 상대비(20:21:22:23:24:...:2X-2:2X-1)에 비례하는 시간을 각각 할당한다.At this time, in the discharge sustain period of the X subfields in the odd-numbered frame, the relative ratio of the discharge sustain period lengths of each subfield (2 0 : 2 1 : 2 2 : 2 3 : 2 4 : ...: 2 X- 2 : 2 X-1 ) to allocate time proportional to each.

상기에서 설명된 본 발명의 일 실시예의 이해가 용이하도록 워크스테이션용 모니터로 많이 사용되고 있는 640 X 480 해상도의 3전극 면방전 PDP상에 256계조의 VGA화상을 디스플레이시키는 경우를 예로 들어 설명하면 다음과 같다.As an example, a 256-gradation VGA image is displayed on a three-electrode surface discharge PDP having a 640 X 480 resolution, which is widely used as a monitor for a workstation, to facilitate understanding of an embodiment of the present invention described above. same.

상기한 640X 480 해상도의 3전극 면방전 PDP에는 480개의 주사 전극과, 480개의 공통 전극과, 640 X 3(컬러 패널일 경우 1개 화소가 R(Red), G(Green), B(Blue) 3개 셀로 구성됨) = 1920개의 어드레스 전극이 각각 형성되어 있다(제1도 참조).In the 640 × 480 resolution three-electrode surface discharge PDP, there are 480 scan electrodes, 480 common electrodes, and 640 × 3 (in the case of a color panel, one pixel is R (Red), G (Green), B (Blue)). 3 cells) = 1920 address electrodes are formed (see FIG. 1).

아울러, 제5도에는 본 발명의 일 실시예에 따른 256 계조 구현시 1 프레임의 세부 구성도가 도시되어 있다.In addition, FIG. 5 is a detailed configuration diagram of one frame when implementing 256 gray levels according to an embodiment of the present invention.

제5도에 도시된 바와 같이 256 계조의 구현을 위하여 각각의 홀수번째 프레임은 8개의 서브필드(SF1∼SF8)로 분할 구동되고, 각 서브필드(SF1∼SF8) 역시 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동된다.As shown in FIG. 5, each odd-numbered frame is divided into eight subfields SF1 to SF8 to implement 256 gray levels, and each subfield SF1 to SF8 also has a reset period, an address period, and a discharge. The drive is divided by the sustain period.

상기에서 각 서브필드의 리셋 기간에는 종래 기술에서 설명된 바와 같이 3전극 면방전 PDP의 480개의 주사 전극들과 480개의 공통 전극들 사이에서 써넣기 펄스와 소거 펄스르를 차례대로 인가하여 전체 셀의 내부 벽전하를 소거시키고, 어드레스 기간에는 480개 주사 전극들과 1920개의 어드레스 전극들 사이에 선택적으로 어드레스 펄스를 인가하여 상기 어드레스 펄스가 인가된 셀 내부에서만 어드레스 방전이 일어나 온되도록 한다.In the resetting period of each subfield, as described in the prior art, a write pulse and an erase pulse are sequentially applied between the 480 scan electrodes and the 480 common electrodes of the three-electrode surface discharge PDP, thereby internalizing the entire cell. The wall charge is erased, and an address pulse is selectively applied between the 480 scan electrodes and the 1920 address electrodes in the address period so that address discharge occurs only in the cell to which the address pulse is applied.

즉, 1 프레임 내에서 리셋 기간과 어드레스 기간이 차지하는 비율은 3전극 면방전 PDP의 해상도가 종래 기술과 동일할 경우 종래 기술과 같아진다.That is, the ratio occupied by the reset period and the address period within one frame is the same as the prior art when the resolution of the three-electrode surface discharge PDP is the same as the prior art.

그에 비해 각 서브필드의 방전 유지 기간에는 종래 기술보다 증가된 1/60초를 1: 2: 4: 8: 16: 32: 64: 128의 비율로 나눈 시간들이 각각 추가로 할당되어 해당 어드레스 기간에서 온된 셀의 방전 및 발광을 종래 기술보다 더 오랜 시간 동안 유지시킨다. 보다 구체적으로 SF1←65㎲, SF2←130㎲, SF3←260㎲, SF4←520㎲, SF5←1㎳, SF6←2㎳, SF7←4㎳, SF8←8㎳ 정도의 방전 유지 기간이 각각 추가로 할당될 수 있다.On the other hand, in the discharge sustain period of each subfield, additional times divided by 1/60 seconds divided by the ratio of 1: 2: 4: 8: 32: 64: 128 are respectively allocated to the corresponding address period. The discharge and light emission of the on cells are maintained for a longer time than the prior art. More specifically, discharge retention periods of SF1 ← 65㎲, SF2 ← 130㎲, SF3 ← 260㎲, SF4 ← 520㎲, SF5 ← 1㎳, SF6 ← 2㎳, SF7 ← 4㎳, SF8 ← 8㎳ are added respectively. It can be assigned to.

즉, 상기 제 1 내지 8 서브필드(SF1∼SF8)의 방전 유지 기간에 480개의 주사 전극과 480개의 공통 전극 사이에 종래 기술과 동일한 주파수(일반적인 시스템에서 사용되는 서스테인 펄스의 주파수 100kHz → 주기 10㎲)의 서스테인 펄스가 인가되는 경우 각 서브필드의 추가 방전 유지 기간에 각각 6개, 12개, 24개, 48개, 96개, 192개, 384개, 768개 정도의 서스테인 펄스가 추가될수 있고, 이는 각 서브필드 화면의 구성시 임의의 주사 전극과 공통 전극 사이에 인가되는 서스테인 펄스의 개수 증가를 의미하므로 결국 3전극 면방전 PDP 화면의 휘도는 종래 기술보다 증가된다(제3도 참조).That is, in the discharge sustain period of the first to eighth subfields SF1 to SF8, the same frequency as that of the related art between the 480 scan electrodes and the 480 common electrodes (the frequency of the sustain pulse used in a general system is 100kHz → period 10 Hz). 6), 12, 24, 48, 96, 192, 384, and 768 sustain pulses may be added in the additional discharge sustain period of each subfield, respectively. This means that the number of sustain pulses applied between an arbitrary scan electrode and the common electrode in the configuration of each subfield screen increases the luminance of the three-electrode surface discharge PDP screen as compared with the prior art (see FIG. 3).

아울러, 각 서브필드(SF1∼SF8)의 추가 방전 유지 기간동안 상기와 같이 서스테인 펄스의 개수를 증가시키는 대신 종래 기술과 동일한 개수의 서스테인 펄스를 가진 상태에서 각 서스테인 펄스의 폭(제3도의 W)을 일정하게 증가시켜도 3전극 면방전 PDP 화면의 휘도 증가가 가능해진다.In addition, instead of increasing the number of sustain pulses as described above during the additional discharge sustain period of each subfield SF1 to SF8, the width of each sustain pulse in the state having the same number of sustain pulses as in the prior art (W in FIG. 3). Even if the constant is increased, the luminance of the three-electrode surface discharge PDP screen can be increased.

상기에서 설명된 본 발명의 일 실시예에서 홀수번째 프레임 대신 짝수번째 프레임이나, 연속되는 2 프레임 중 1 프레임을 랜덤(random)하게 선택하여 3전극 면방전 PDP상에 표시하여도 홀수번째 프레임을 표시하는 경우와 마찬가지의 결과(화면의 휘도 증가)를 얻을 수 있다.In an embodiment of the present invention described above, even-numbered frames instead of odd-numbered frames, or random ones of two consecutive frames are randomly selected and displayed on the three-electrode surface discharge PDP, the odd-numbered frames are displayed. The same result (increased screen brightness) can be obtained.

제6도에는 본 발명의 또 다른 실시예에 따른 256계조 구현시 1프레임의 세부 구성도가 도시되어 있다.6 is a detailed block diagram of one frame when implementing 256 gray levels according to another embodiment of the present invention.

본 발명의 또 다른 실시예는 본 발명의 일 실시예에서 1 프레임의 구동시간(1/30초) 중 종래 기술보다 증가된 시간(1/60초)을 각 서브필드의 방전 유지 기간에 1: 2: 4: 8: 16: ... 의 비율로 나누어 할당하는 대신 제6도에 도시된 바와 같이 각 서브필드마다 동일한 시간(640 X 480 해상도, 256 계조의 경우 16.67 ㎳ ÷ 8 ≒ 2.1㎳)을 할당하면 각 서브필드의 방전 유지 기간 길이의 상대비는 바뀌지만 추가로 할당된 방전 유지 기간을 이용하여 서스테인 펄스 개수를 증가시키거나 서스테인 펄스의 폭을 일정하게 증가시킬 수 있으므로 상기에서 설명된 본 발명의 일 실시예와 마찬가지로 3전극 면방전 PDP 화면의 휘도를 종래 기술보다 증가시킬 수 있다.According to another embodiment of the present invention, in one embodiment of the present invention, the increased duration (1/60 second) of the driving time (1/30 second) of one frame is equal to 1: in the discharge sustain period of each subfield. 2: 4: 8: 16: Instead of allocating by the ratio, the same time for each subfield as shown in Figure 6 (640 X 480 resolution, 16.67 ㎳ ÷ 8 ≒ 2.1 ㎳ for 256 gradations) The relative ratio of the lengths of the discharge sustain periods of each subfield is changed, but the number of sustain pulses can be increased or the width of the sustain pulses can be constantly increased by using the additionally assigned discharge sustain periods. As in the embodiment of the present invention, the brightness of the three-electrode surface discharge PDP screen may be increased compared to the prior art.

즉, 640 X 480 해상도의 3전극 면방전 PDP상에 256 계조를 구현하는 경우 본 발명의 실시예들은 모두 1 프레임 내의 어드레스 기간이 종래 기술과 동일한 3㎲(어드레스 주기) X 480(주사 전극 개수) X 8(256 계조 구현을 위한 서브필드 개수) = 11.52 ㎳이고, 리셋 기간 역시 종래 기술과 동일한 300㎲(1개 서브필드 내의 리셋 기간) X 8(256 계조 구현을 위한 서브필드 개수) = 2.4㎳ 이므로 결국 1/30초 (본 발명의 실시예들의 1 프레임 구동시간) 내의 방전 유지 기간이 33.3㎳ - 11.52㎳ -2.4㎳ = 19.42㎳가 된다.That is, in the case of implementing 256 gray levels on a three-electrode surface discharge PDP having a resolution of 640 X 480, the embodiments of the present invention all have a 3 ms (address period) X 480 (number of scanning electrodes) having an address period in one frame equal to that of the prior art. X 8 (number of subfields for 256 grayscale implementation) = 11.52 ms, and the reset period is also the same as that of the prior art 300 ms (reset period in one subfield) X 8 (number of subfields for 256 grayscale implementation) = 2.4 ms Therefore, the discharge sustain period within 1/30 second (one frame drive time of the embodiments of the present invention) becomes 33.3 ms-11.52 ms-2.4 ms = 19.42 ms.

그 중 3전극 면방전 PDP화면의 밝기에 기여하는 1 프레임(1/30초)내의 방전 유지 기간은 종래 기술의 동일한 시간(1/30초)내의 방전 유지 기간 - 종래 기술의 경우 제4도에 도시된 바와 같이 1/30초 동안 연속되는 2 프레임 화면이 구성되므로 1/30초 내의 방전 유지 기간은 2.75㎳(1/60초 내의 방전 유지 기간) X 2= 5.5㎳가 됨 - 에 비해 3.5배 이상 증가되었음을 쉽게 알 수 있다.The discharge sustain period within one frame (1/30 second), which contributes to the brightness of the 3-electrode surface discharge PDP screen, is the discharge sustain period within the same time (1/30 second) of the prior art. As shown in the figure, a continuous two-frame screen is composed for 1/30 seconds, so the discharge sustain period in 1/30 sec becomes 2.75 ms (discharge sustain period in 1/60 sec) X 2 = 5.5 ms-3.5 times compared to It is easy to see that the abnormal increase.

따라서, 본 발명의 실시예들에 따라 3전극 면방전 PDP상에 VGA 화상이 표시되는 경우 종래 기술의 경우보다 3전극 면방전 PDP 화면의 밝기가 3.5배 이상 밝아지게 된다.Therefore, when the VGA image is displayed on the three-electrode surface discharge PDP according to the embodiments of the present invention, the brightness of the three-electrode surface discharge PDP screen is 3.5 times brighter than that of the related art.

이와 같이 본 발명에 의한 3전극 면방전 PDP의 구동방법은 연속적으로 입력되는 영상 신호를 1 프레임 분량씩 건너뛰면서 종래 기술의 2 프레임 구동시간에 해당되는 시간(1/30초) 동안 3전극 면방전 PDP상에 표시하고, 각 프레임의 구동시간 중 종래 기술보다 증가된 구동시간(1/60초)은 3전극 면방전 PDP 화면의 밝기에 영향을 미치는 각 서브필드의 방전 유지 기간에 나누어 할당하기 때문에 3전극 면방전 PDP 화면의 휘도를 크게 증가시킬 수 있는 효과가 있다.As described above, the method for driving a three-electrode surface discharge PDP according to the present invention skips a continuous input image signal by one frame amount and discharges the three-electrode surface discharge for a time (1/30 second) corresponding to the two-frame driving time of the prior art. Displayed on the PDP, and the driving time (1/60 second) increased from the prior art among the driving time of each frame is allocated to the discharge sustain period of each subfield which affects the brightness of the 3-electrode surface discharge PDP screen. There is an effect that can greatly increase the brightness of the three-electrode surface discharge PDP screen.

Claims (4)

순차적으로 입력되는 영상 신호를 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 상에 표시하기 위하여 방전 유지 기간이 서로 다른 복수개의 서브필드(sub-field) 화면을 셀 단위로 선택 조합하여 1 프레임 화면을 구성하는 3전극 면방전 PDP의 구동방법에 있어서, 연속적으로 입력되는 영상 신호를 2 프레임마다 1 프레임 분량씩 상기 3전극 면방전 PDP상에 표시하고, 상기 2 프레임 중 상기 3전극 면방전 PDP상에 표시되지 않는 프레임의 구동시간은 상기 3전극 면방전 PDP상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.In order to display sequentially input image signals on a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP), a plurality of sub-field screens having different discharge retention periods are displayed on a cell basis. In a method of driving a three-electrode surface discharge PDP that constitutes a one-frame screen by selecting combinations, the continuous input image signal is displayed on the three-electrode surface discharge PDP every two frames, and the The driving time of a frame not displayed on the three-electrode surface discharge PDP is allocated to the discharge sustain periods of a plurality of subfields of the frame displayed on the three-electrode surface discharge PDP, respectively. Way. 제1항에 있어서, 상기 3전극 면방전 PDP상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에는 각 서브필드의 방전 유지 기간 길이의 상대비에 비례하는 시간을 각각 추가로 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.The discharge sustain period of the plurality of subfields of the frame displayed on the three-electrode surface discharge PDP is further allocated with a time proportional to the relative ratio of the discharge sustain period lengths of the respective subfields. A method of driving a three-electrode surface discharge PDP. 제2항에 있어서, 1 프레임이 X개의 서브필드로 분할 구동되는 경우 상기 각 서브필드의 방전 유지 기간 길이의 상대비는 20: 21: 22: 23: 24:, ... : 2X-2: 2X-1인 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.The method of claim 2, wherein when one frame is dividedly driven into X subfields, the relative ratio of the discharge sustain period lengths of the respective subfields is 2 0 : 2 1 : 2 2 : 2 3 : 2 4 :, ... : 2 X-2 : A method for driving a three-electrode surface discharge PDP, characterized in that 2 X -1 . 제1항에 있어서, 상기 3전극 면방전 PDP상에 표시되는 프레임의 복수개 서브필드의 방전 유지 기간에는 동일한 시간을 각각 추가로 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.2. The method for driving a three-electrode surface discharge PDP according to claim 1, wherein the same time is additionally allocated to the discharge sustain periods of a plurality of subfields of the frame displayed on the three-electrode surface discharge PDP.
KR1019970033120A 1997-07-16 1997-07-16 Driving method for three electrodes surface discharge plasma display panel KR100251149B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033120A KR100251149B1 (en) 1997-07-16 1997-07-16 Driving method for three electrodes surface discharge plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033120A KR100251149B1 (en) 1997-07-16 1997-07-16 Driving method for three electrodes surface discharge plasma display panel

Publications (2)

Publication Number Publication Date
KR19990010332A KR19990010332A (en) 1999-02-18
KR100251149B1 true KR100251149B1 (en) 2000-04-15

Family

ID=19514651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033120A KR100251149B1 (en) 1997-07-16 1997-07-16 Driving method for three electrodes surface discharge plasma display panel

Country Status (1)

Country Link
KR (1) KR100251149B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585633B1 (en) * 1999-06-02 2006-06-02 엘지전자 주식회사 Driving Method of Plasma Display Panel for Radio Frequency

Also Published As

Publication number Publication date
KR19990010332A (en) 1999-02-18

Similar Documents

Publication Publication Date Title
US6144348A (en) Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel
EP0903718A1 (en) AC plasma display panel and method of driving the same
EP0967589A2 (en) A method for driving a plasma display device
KR100314607B1 (en) Method for driving a plasma display panel
KR20000022613A (en) Driving method of pdp
KR100719084B1 (en) Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof
JP4089759B2 (en) Driving method of AC type PDP
KR100443134B1 (en) How to Drive PDP
JPH11265163A (en) Driving method for ac type pdp
KR100251154B1 (en) Ac plasma display apparatus and method for driving panel of the same
KR100256092B1 (en) Method and apparatus for driving three-electrode surface-discharge plasma display panel
KR100353679B1 (en) Method for driving plasma display panel
KR100251149B1 (en) Driving method for three electrodes surface discharge plasma display panel
KR100251152B1 (en) Ac plasma display apparatus and method for driving panel of the same
KR100251148B1 (en) Method for driving three electrodes surface discharge plasma display panel
KR100237212B1 (en) Plasma display device and driving method of three electrodes surface discharge
KR100529955B1 (en) Driving method and driving circuit of three-electrode surface discharge plasma display panel
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR100441105B1 (en) Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field
KR100298932B1 (en) Driving Method of Plasma Display Panel
KR100237213B1 (en) Triple-electrode surface discharge plasma display panel
KR100479112B1 (en) Operation method of 3-electrode side discharge plasma display panel
KR100287730B1 (en) Method for driving three-electrodes surface discharge plasma display panel
KR100296009B1 (en) Driving Method of Plasma Display Panel
KR100438805B1 (en) A plasma display panel with multiple data electrodes and a driviving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee