KR100296009B1

KR100296009B1 - Driving Method of Plasma Display Panel

Info

Publication number: KR100296009B1
Application number: KR1019980022148A
Authority: KR
Inventors: 문성학; 유은호; 임근수; 김환유; 최정필
Original assignee: 구자홍; 엘지전자 주식회사
Priority date: 1998-06-13
Filing date: 1998-06-13
Publication date: 2001-10-26
Also published as: KR20000001746A

Abstract

본 발명은 고속어드레싱에 적합한 PDP 구동방법에 관한 것이다.The present invention relates to a PDP driving method suitable for high speed addressing.

본 발명의 PDP 구동방법은 플라즈마 디스플레이 패널을 주사라인을 다수개 포함하는 적어도 두 개 이상의 블록으로 구분하고 블록별로 주사라인에 구동전압을 인가하는 것을 특징으로 한다.The PDP driving method of the present invention is characterized by dividing the plasma display panel into at least two blocks including a plurality of scan lines and applying a driving voltage to the scan lines for each block.

본 발명에 의하면, PDP가 다수개의 블록으로 구분되어 블록단위로 쉬프트되거나 구동됨으로써 고속어드레싱에 적합할 뿐만 아니라 각 블록의 경우 어드레스기간이 단축되어 벽전하의 불균일화를 방지함으로써 방전의 균일성을 얻을 수 있다.According to the present invention, the PDP is divided into a plurality of blocks and shifted or driven in units of blocks, which is suitable for high-speed addressing, and in each block, an address period is shortened to prevent unevenness of wall charge, thereby obtaining uniformity of discharge. Can be.

Description

Method of Driving Plasma Display Panel

본 발명은 평판 디스플레이 장치 중의 하나인 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP라 한다)에 관한 것으로, 특히 고속 어드레싱에 적합한 PDP 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel (hereinafter referred to as PDP), which is one of flat panel display devices, and more particularly to a PDP driving method suitable for high speed addressing.

최근들어, 가스 방전 현상을 이용하여 화상을 표시하는 PDP는 박형화 및 대형화가 용이함에 따라 부피가 큰 음극선관(CRT)을 대체할 수 있는 평판 디스플레이 장치로 기대되고 있다. PDP는 화소를 구성하는 셀(Cell)의 수직 및 수평 전극 사이에 인가되는 전압조절을 통하여 방전을 얻으며 그 방전시간의 길이를 제어하여 방전되는 빛의 양을 조절함으로써 화상을 표시하게 된다. 전체화면은 각각 셀의 수직 및 수평 전극에 디지털 영상 신호를 입력시키기 위한 라이트(Write) 펄스, 주사를 위한 주사(Scan) 펄스, 방전을 서스테인시켜 주기 위한 서스테인(Sustain) 펄스 및 방전된 셀의 방전을 중지시키기 위한 소거(Erase) 펄스가 인가되어 매트릭스(Matrix) 형태로 구동됨으로써 표시된다. 이때, 영상표시를 위해 필요한 단계적인 밝기, 즉 계조(Gray Scale)는 한 화면에 해당하는 한 프레임(Frame)의 영상을 표시하기 위해 주어진 시간(예컨대, 16ms)내에서 개개의 셀이 방전되는 시간의 길이를 서로 다르게 조절함으로써 구현시키게 된다. 통상적으로, 영상표시를 위한 평판 디스플레이 장치인 경우 요구되는 계조는 256계조이고, 이 256계조의 영상을 표시하기 위한 영상 디지털 신호는 색신호(R,G,B) 각각 8비트(Bit) 신호가 필요하게 된다. 그리고, 이 디스플레이 장치에서 요구되어지는 휘도 및 컨트라스트(Contrast)를 얻기 위해서는 단위시간당 서스테인방전횟수를 최대한 많게 해야 한다.In recent years, PDPs that display images using gas discharge phenomenon are expected to be a flat panel display device that can replace bulky cathode ray tubes (CRTs) due to their thinness and size. The PDP obtains a discharge through voltage control applied between the vertical and horizontal electrodes of a cell constituting the pixel, and controls the length of the discharge time to display an image by adjusting the amount of light discharged. The full screen includes a write pulse for inputting a digital image signal to the vertical and horizontal electrodes of the cell, a scan pulse for scanning, a sustain pulse for sustaining the discharge, and a discharge of the discharged cell. An erase pulse for stopping the signal is applied and driven in a matrix form. In this case, the step brightness required for image display, that is, gray scale, is a time for discharging individual cells within a given time (for example, 16 ms) to display an image of one frame corresponding to one screen. This can be achieved by adjusting the length of. In general, in the case of a flat panel display device for displaying an image, 256 gray levels are required, and an image digital signal for displaying an image of 256 gray levels requires an 8 bit signal for each of the color signals R, G, and B. Done. In addition, in order to obtain the luminance and contrast required by the display device, the number of sustain discharges per unit time should be as large as possible.

이러한 PDP는 구동전압의 형태에 따라 직류전압에 의해 구동되는 직류(DC)형과 교류전압에 의해 구동되는 교류(AC)형으로 구분되는데, 이하 교류형 PDP의 구동방법에 대해서만 언급하기로 한다.The PDP is classified into a direct current (DC) type driven by a direct current voltage and an alternating current (AC) type driven by an AC voltage according to the type of driving voltage. Hereinafter, only a driving method of the AC type PDP will be described.

도 1은 통상적인 PDP의 전극 배치도를 도시한 것으로서, 도 1에 도시된 PDP(10)는 행(Row)을 이루는 Y 및 Z 서스테인전극들(Y1∼Ym, Z1∼Zm)과, 열(Column)을 이루는 어드레스 전극들(X1∼Xn)을 구비한다.FIG. 1 is a diagram illustrating an arrangement of electrodes of a conventional PDP. The PDP 10 illustrated in FIG. 1 includes Y and Z sustain electrodes Y1 to Ym and Z1 to Zm that form a row, and a column. Address electrodes X1 to Xn.

도 1에 도시된 PDP(10)에서 Y 서스테인전극들(Y1∼Ym)과 Z 서스테인전극들(Z1∼Zm)은 수평방향으로 교번되도록 배치되어 행을 이루게 된다. 열을 이루는 어드레스전극들(X1∼Xn)은 Y 및 Z서스테인전극들(Y1∼Ym, Z1∼Zm)과 교차하도록 수직방향으로 배치되고 그 교차지점에 하나의 화소에 해당하는 셀(12)이 각각 형성됨으로써 PDP(10)에는 n×m개의 셀이 마련되어진다. 여기서, 어드레스전극들(X1∼Xn)은 기수번째 어드레스전극들(X1, X3, …, Xn-1)과 우수번째 어드레스전극들(X2, X4, …, Xn)로 구분되어 PDP(10)의 상측과 하측에 위치하는 어드레스 구동부(도시하지 않음)에 각각 접속되어 구동된다. Y 및 Z 서스테인전극(Y, Z)은 화면을 주사하고 방전을 유지시켜 주기 위해 주로 사용되고, 어드레스전극(X)은 데이터 입력에 주로 사용된다.In the PDP 10 shown in FIG. 1, the Y sustain electrodes Y1 to Ym and the Z sustain electrodes Z1 to Zm are arranged alternately in a horizontal direction to form a row. The address electrodes X1 to Xn forming a column are vertically arranged to intersect the Y and Z sustain electrodes Y1 to Ym and Z1 to Zm, and a cell 12 corresponding to one pixel is located at the intersection thereof. Each formed is provided with n x m cells in the PDP 10. Here, the address electrodes X1 to Xn are divided into odd-numbered address electrodes X1, X3, ..., Xn-1, and even-numbered address electrodes X2, X4, ..., Xn. It is connected to and driven by an address driver (not shown) located above and below. The Y and Z sustain electrodes Y and Z are mainly used to scan the screen and maintain the discharge, and the address electrode X is mainly used for data input.

이러한 구조의 PDP는 단위시간당 서스테인 방전횟수를 조절하여 화상의 계조를 표현하고 있다. 화상의 계조를 표현하기 위한 PDP의 구동방법은 구동방식에 따라 서브필드(Sub-field) 방식과 서브프레임(Sub-frame) 방식으로 구분되고 있다. 이하, 서브필드 방식에 대해서만 언급하기로 한다.The PDP of this structure expresses the gray level of an image by adjusting the number of sustain discharges per unit time. The PDP driving method for expressing the gray level of an image is classified into a sub-field method and a sub-frame method according to the driving method. Hereinafter, only the subfield method will be described.

예컨대, 256 계조를 표현하는 경우 서브필드 구동방식은 한 프레임을 8개의 서브필드로 시분할하고, 각 서브필드는 다시 전화면을 초기화하는 리셋기간과 전화면을 선순차방식으로 주사하면서 데이터를 기입하는 어드레스기간 및 데이터가 기입된 셀들의 발광상태를 유지시켜 화상의 계조를 표시하는 서스테인기간으로 시분할된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 모두 동일한 반면에 각 서스테인 기간은 2ⁿ (n=0, 1, 2, …, 7)의 비율로 할당되어 각 서브필드는 그 서스테인기간에 비례하는 계조를 구현하게 되고 각 서브필드에서 구현된 계조를 조합함으로써 한 프레임에 256 계조를 표현하게 된다. 그런데, 전술한 서브필드 구동방식은 각 서브필드의 어드레스기간마다 전체화면을 주사해야 하므로 이 어드레스기간에 소요되는 시간으로 인하여 다음의 서스테인 기간에서 오방전 및 불균일한 방전이 발생하는 단점이 있다.For example, in the case of expressing 256 gray levels, the subfield driving method time-divids one frame into eight subfields, and each subfield writes data while scanning the full screen in a linear order method and a reset period for initializing the full screen. It is time-divided into a sustain period in which the address period and the light emission state of cells in which data is written are maintained to display the gray scale of the image. Here, the reset period and the address period of each subfield are the same, while each sustain period is 2 ⁿ Each subfield implements a gradation proportional to its sustain period, and expresses 256 gradations in one frame by combining the gradations implemented in each subfield, by assigning a ratio of (n = 0, 1, 2, ..., 7). Done. However, the above-described subfield driving method requires scanning the entire screen for each address period of each subfield, and therefore, there is a disadvantage in that misdischarge and uneven discharge occur in the next sustain period due to the time required for this address period.

또한, PDP 구동방법은 어드레스방식에 따라 선택라이트 방법과 선택소거 방법으로 구분될 수 있다. 전자의 선택라이트 방법은 한 서브필드에서 리셋방전을 일으킨 후 어드레스기간에서 표시데이터가 있는 경우 즉, 점등될 셀들만 선택하여 선순차적으로 라이트방전을 일으키는 방식이다. 그런데, 라이트방전을 위한 라이트 펄스는 통상 소거방전을 위한 소거펄스보다 전압레벨이 높을 뿐만 아니라 펼스폭 또한 크다. 이에 따라, 라이팅방전으로 어드레스를 수행하는 선택라이트 방법은 그 어드레스기간이 상대적으로 길어 단위시간당 서스테인방전횟수를 증가시키는데 한계가 있다. 후자의 선택소거 방법은 전술한 선택라이트 방법의 단점을 보완하기 위한 것으로서 한 서브필드에서 전면 라이팅방전을 일으킨 후 어드레스기간에서 표시데이터가 없는 경우, 즉 점등되지 않을 셀들만 선택하여 소거방전을 일으키는 방식이다. 다시 말하여, 선택소거 방법은 상대적으로 낮은 전압레벨과 작은 펄스폭을 갖는 소거펄스에 의한 소거방전으로 어드레스를 수행함으로써 선택라이트 방법에 비해 어드레스 기간을 줄여 단위시간당 서스테인방전횟수를 증가시킬 수 있는 이점이 있다.In addition, the PDP driving method may be classified into a selection write method and a selection erase method according to an address method. The former selective write method is a method in which there is a display discharge in an address period after a reset discharge occurs in one subfield, that is, a light discharge is sequentially generated by selecting only cells to be lit. By the way, the light pulse for the light discharge is not only higher than the voltage level of the erase pulse for the erase discharge, but also has a wide spread width. Accordingly, the selective write method of performing an address by writing discharge has a limitation in increasing the number of sustain discharges per unit time because its address period is relatively long. The latter method for eliminating the above-described selection write method is to compensate for the disadvantages of the above-described selection write method. When there is no display data in the address period after the front writing discharge occurs in one subfield, that is, the erasing discharge is selected by selecting only the cells that are not lit. to be. In other words, the selective erasing method performs an address with an erase discharge by an erase pulse having a relatively low voltage level and a small pulse width, thereby reducing the address period and increasing the number of sustain discharges per unit time compared to the selective write method. There is this.

그런데, 후자의 선택소거방법 또한 어드레스 기간에서 전화면을 선순차적으로 주사해야 하므로 디스플레이 장치에서 요구되는 고속 어드레싱을 수행할 수 없음에 따라 불균일한 벽전하에 의한 불균일한 방전을 해결하는데는 미흡한 실정이다. 또한, 리셋기간에서 전면라이팅방전을 위한 라이팅펄스가 전체의 주사라인에 동시에 인가되는 경우 대전류에 의한 전력소모가 크다는 문제점이 있다.However, the latter method of selecting and erasing also requires insufficient scanning of the full screen in the address period in order to perform the fast addressing required by the display device. Therefore, it is insufficient to solve the nonuniform discharge caused by the nonuniform wall charge. . In addition, when the writing pulse for the front lighting discharge is applied to the entire scanning line at the same time in the reset period, there is a problem that the power consumption by the large current is large.

따라서, 본 발명의 목적은 화면을 블록단위로 구동함으로써 고속어드레싱에 적합한 PDP 구동방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a PDP driving method suitable for high speed addressing by driving a screen in block units.

본 발명의 다른 목적은 화면을 블록단위로 구동함으로써 대전류에 의한 전력소모를 줄일 수 있는 PDP 구동방법을 제공하는 것이다.Another object of the present invention is to provide a PDP driving method which can reduce power consumption by a large current by driving the screen in block units.

본 발명의 또 다른 목적은 고속 어드레싱을 수행함으로써 불균일한 벽전하에 의한 불균일 방전을 방지할 수 있는 PDP 구동방법을 제공하는 것이다.It is still another object of the present invention to provide a PDP driving method capable of preventing non-uniform discharge by non-uniform wall charge by performing high-speed addressing.

도 1은 통상적인 PDP의 전극배치도.1 is an electrode arrangement diagram of a conventional PDP.

도 2는 본 발명의 제1 실시 예에 따른 PDP 구동방법을 설명하기 위한 전압파형도.2 is a voltage waveform diagram illustrating a PDP driving method according to a first embodiment of the present invention.

도 3은 본 발명의 제2 실시 예에 따른 PDP 구동방법을 설명하기 위한 전압파형도.3 is a voltage waveform diagram illustrating a PDP driving method according to a second embodiment of the present invention.

<도면의 주요부분에 대한 부호의 간단한 설명><Brief description of symbols for the main parts of the drawings>

10 : PDP 12 : 셀10: PDP 12: Cell

상기 목적들을 달성하기 위하여, 본 발명에 따른 PDP 구동방법은 플라즈마 디스플레이 패널을 주사라인을 다수개 포함하는 적어도 두 개 이상의 블록으로 구분하고 블록별로 주사라인에 구동전압을 인가하는 것을 특징으로 한다.In order to achieve the above objects, the PDP driving method according to the present invention is characterized by dividing the plasma display panel into at least two blocks including a plurality of scan lines and applying a driving voltage to the scan lines for each block.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 도 2 및 도 3을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 2 and 3.

도 2는 본 발명의 실시 예에 따른 PDP 구동방법을 설명하기 위한 전압파형도를 나타낸 것이다.2 is a voltage waveform diagram illustrating a PDP driving method according to an embodiment of the present invention.

본 발명에 따른 PDP 구동방법은 도 1에 도시된 바와 같은 PDP를 수평방향으로 적어도 두 개이상의 블록으로 구분하고 블록별로 쉬프트되면서 구동하게 된다. 도 2에 있어서, (A)는 어드레스전극(X1∼Xn)에 공급되는 펄스파형을 나타내고, (B)와 (C)는 한 서브필드동안 A블록에 포함되는 Y 서스테인전극(Ya)과 Z 서스테인전극(Za)에 공급되는 전압파형을 나타내고, (C), (D)는 B블록에 포함되는 Y 서스테인전극(Yb)과 Z 서스테인전극(Zb)에 공급되는 전압파형을 나타낸다.In the PDP driving method according to the present invention, the PDP as shown in FIG. 1 is divided into at least two blocks in the horizontal direction and is driven while being shifted for each block. In Fig. 2, (A) shows pulse waveforms supplied to the address electrodes X1 to Xn, and (B) and (C) show the Y sustain electrodes Ya and Z sustain included in the A block during one subfield. Voltage waveforms supplied to the electrode Za are shown, and (C) and (D) represent voltage waveforms supplied to the Y sustain electrode Yb and the Z sustain electrode Zb included in the B block.

우선, 리셋기간에서 각 블록별로 소정의 시간만큼씩 쉬프트된 형태로 Y 및 Z 서스테인전극(Y, Z)에 라이팅펄스(w)가 공급된다. 다시 말하여, 리셋기간의 T1 시점에서 A블록의 Y 서스테인전극들(Ya)과 Z 서스테인 전극들(Za)에 서로 상반되게 인가되는 라이팅펄스(w)에 의해 A블록의 셀들이 온(On)상태가 된다. 이어서, 리셋기간의 T2 시점에서 B블록의 Y 서스테인전극들(Yb)과 Z 서스테인 전극들(Zb)에 서로 상반되게 인가되는 라이팅펄스(w)에 의해 B블록의 셀들이 온(On) 상태가 된다. 그 다음, 어드레스기간에서 (A)에 도시된 바와 같이 어드레스전극(X1∼Xn)에 데이터펄스가 순차적으로 공급되고, 이 데이터 펄스에 동기화된 주사펄스, 즉 소거펄스(e)가 A블록의 Y 서스테인전극들(Ya)에 순차적으로 인가된 다음 계속해서 다음 B블록의 Y 서스테인전극들(Yb)에 순차적으로 공급되어 표시데이터가 없는 셀들에서만 소거방전을 일으켜 오프(Off) 시킨다. 이 어드레스 기간에서 Z 서스테인전극(Za, Zb)에는 셀들의 오방전을 방지하기 위하여 (C)와 (E)에 도시된 바와 같이 일정레벨의 전압이 인가되어진다. 예컨대, 이 Z 서스테인전극(Za, Zb)에 공급되는 일정레벨의 전압은 소거방전이 발생한 셀에 오방전을 야기시킬 수 있는 불요전하가 축적되는 것을 방지하게 된다. 그리고, 서스테인기간에서 A블록의 Y 서스테인전극(Ya)과 Z 서스테인전극(Za)에 서로 상반된 형태의 서스테인펄스가 공급되어 전술한 어드레스기간에서 소거방전이 일어나지 않을 셀들, 즉 온상태를 유지하고 있는 셀들의 내부에서 서스테인방전이 일어나게 된다. 이어서, B블록의 Y서스테인전극(Yb)과 Z 서스테인전극(Zb)에 상기 서스테인펄스에서 소정의 시간만큼씩 쉬프트된 형태의 서스테인펄스가 공급되어 온상태를 유지하고 있는 셀들의 내부에서 서스테인방전이 일어나게 된다.First, the writing pulse w is supplied to the Y and Z sustain electrodes Y and Z in a shifted form for each block by a predetermined time in the reset period. In other words, the cells of the A block are turned on by the writing pulse w applied to the Y sustain electrodes Ya and the Z sustain electrodes Za of the A block in opposition to each other at the time T1 of the reset period. It becomes a state. Subsequently, at the time T2 of the reset period, the cells of the B block are turned on by the writing pulse w applied to the Y sustain electrodes Yb and the Z sustain electrodes Zb of the B block in opposition to each other. do. Then, in the address period, as shown in (A), data pulses are sequentially supplied to the address electrodes X1 to Xn, and the scanning pulse, i.e., the erase pulse e, synchronized with the data pulse is Y in the A block. The sustain electrodes Ya are sequentially applied to the sustain electrodes Ya, and then sequentially supplied to the Y sustain electrodes Yb of the next B block, thereby causing an erase discharge to be turned off only in cells having no display data. In this address period, a voltage of a constant level is applied to the Z sustain electrodes Za and Zb as shown in (C) and (E) to prevent erroneous discharge of the cells. For example, a constant level of voltage supplied to the Z sustain electrodes Za and Zb prevents the accumulation of unnecessary charges that may cause false discharge in the cells in which the erase discharge has occurred. In the sustain period, sustain pulses of opposite types are supplied to the Y sustain electrode Ya and the Z sustain electrode Za of the A block so that the erase discharge does not occur in the above-described address period, that is, the cells are kept on. Sustain discharge occurs inside the cells. Subsequently, the sustain discharge is supplied to the Y sustain electrode Yb and the Z sustain electrode Zb of the B block by supplying the sustain pulses shifted by the predetermined time from the sustain pulses for a predetermined time. Get up.

이와 같이, PDP가 다수개의 주사라인을 포함하는 블록단위로 구분되어 구동전압이 그 블록별로 소정의 시간만큼씩 쉬프트된 형태로 공급되게 된다. 이에 따라, 상대적으로 큰 전압값을 가지는 라이팅펄스 등을 전체의 주사라인에 동시에 인가함에 따른 대전류에 의한 전력소모를 저감할 수 있게 된다. 또한, 어드레싱이 블록단위로 수행됨에 따라 각 블록의 경우 어드레스기간이 현저하게 감소되므로써 긴 어드레스기간에 따른 벽전하의 불균일성을 방지할 수 있게 된다.As such, the PDP is divided into block units including a plurality of scan lines so that the driving voltage is supplied in a shifted form for each block for a predetermined time. Accordingly, it is possible to reduce power consumption due to a large current by simultaneously applying a writing pulse having a relatively large voltage value to the entire scanning line. In addition, as addressing is performed in units of blocks, an address period is remarkably reduced in each block, thereby making it possible to prevent nonuniformity of wall charge due to a long address period.

도 3을 참조하면, 본 발명의 제2 실시 예에 따른 PDP 구동방법을 설명하기 위한 전압파형도가 도시되어 있다. 도 3에서 (A)와 (B)는 한 서브필드동안 A블록에 포함되는 Y 서스테인전극(Ya)과 Z 서스테인전극(Za)에 공급되는 전압파형을 나타내고, (C)와 (D)는 B블록에 포함되는 Y 서스테인전극(Yb)과 Z 서스테인전극(Zb)에 공급되는 전압파형을 나타낸다.Referring to FIG. 3, a voltage waveform diagram illustrating a PDP driving method according to a second embodiment of the present invention is shown. In FIG. 3, (A) and (B) show voltage waveforms supplied to the Y sustain electrode Ya and the Z sustain electrode Za included in the A block during one subfield, and (C) and (D) are B. The voltage waveforms supplied to the Y sustain electrode Yb and the Z sustain electrode Zb included in the block are shown.

도 3에 있어서, 본 발명에 따른 PDP 구동방법은 전술한 바와 같이 PDP를 적어도 두 개이상의 블록으로 구분하고 블록별로 리셋 및 어드레스기간과 서스테인기간이 중접되도록 구동하게 된다. 상세히 하면, 임의의 T1시점에서 A블록은 리셋기간으로 (A)와 (B)에 도시된 바와 같이 Y 서스테인전극들(Ya)과 Z 서스테인 전극들(Za)에 서로 상반된 형태로 인가되는 라이팅펄스(w)에 의해 A블록의 셀들이 온(On)상태가 된다. 이어서, A블록은 어드레스기간으로 진행하여 어드레스전극(X1∼Xn)에 A블록에 대한 데이터펄스가 순차적으로 공급되고, 이 데이터 펄스에 동기화된 주사펄스, 즉 소거펄스(e)가 A블록의 Y 서스테인전극들(Ya)에 순차적으로 공급되어 표시데이터가 없는 셀들에서만 소거방전을 일으켜 오프(Off) 시킨다. 이 어드레스 기간에서 Z 서스테인전극(Za)에는 (B)에 도시된 바와 같이 오방전 방지를 위한 일정레벨의 전압이 인가되어진다. 한편, 상기 T1시점에서 B블록은 서스테인기간으로 (C)와 (D)에 도시된 바와 같이 이전 서브필드에 대응하는 서스테인펄스(s)가 B블록의 Y 서스테인전극들(Yb)과 Z 서스테인 전극들(Zb)에 서로 상반된 형태로 인가되어 B블록의 셀들은 서스테인방전을 하게 된다.In FIG. 3, the PDP driving method according to the present invention divides the PDP into at least two blocks as described above, and drives the PDP so that the reset and address periods and the sustain period overlap each block. In detail, at any time T1, the block A is applied to the Y sustain electrodes Ya and the Z sustain electrodes Za in a form opposite to each other as shown in (A) and (B) as a reset period. By (w), the cells of the A block are turned on. Subsequently, in block A, the data pulses for block A are sequentially supplied to the address electrodes X1 to Xn, and the scan pulse synchronized with the data pulse, that is, the erase pulse e, is Y in the block A. It is sequentially supplied to the sustain electrodes Ya to cause an erasing discharge only in cells having no display data, thereby turning it off. In this address period, a voltage of a constant level is applied to the Z sustain electrode Za to prevent erroneous discharge as shown in (B). On the other hand, at the time point T1, the B block is a sustain period, and as shown in (C) and (D), the sustain pulse (s) corresponding to the previous subfield has the Y sustain electrodes Yb and Z sustain electrodes of the B block. It is applied to the (Zb) in the form opposite to each other cells of the B block is sustained discharge.

계속해서, A블록은 서스테인기간으로 진행하고 Y 서스테인전극(Ya)과 Z 서스테인전극(Za)에 서로 상반된 형태의 서스테인펄스(s)가 공급됨으로써 온상태를 유지하고 있는 셀들의 내부에서 서스테인방전이 일어나게 된다. 이때, B블록은 그 다음 서브필드에 해당하는 리셋기간으로 진행하고 Y 서스테인전극들(Yb)과 Z 서스테인 전극들(Zb)에 서로 상반되게 인가되는 라이팅펄스(w)에 의해 B블록의 셀들이 온(On)상태가 된다. 이어서, B블록은 어드레스기간으로 진행하여 어드레스전극(X1∼Xn)에는 B블록에 대한 데이터펄스가 순차적으로 공급되고 이 데이터 펄스에 동기화된 소거펄스(e)가 Y 서스테인전극들(Yb)에 순차적으로 공급됨으로써 표시데이터가 없는 셀들을 오프(Off) 시킨다. 이 어드레스 기간에서 B블록의 Z 서스테인전극(Zb)에는 (D)에 도시된 바와 같이 오방전 방지를 위한 일정레벨의 전압이 인가되어진다. 그리고, B블록은 서스테인기간으로 진행하고 Y 서스테인전극(Yb)과 Z 서스테인전극(Zb)에 인가되는 서스테인펄스(s)에 의해 온상태를 유지하고 있는 셀들의 내부에서 서스테인방전이 일어나게 된다.Subsequently, the A block proceeds to the sustain period, and the sustain discharge is induced inside the cells which are kept on by supplying the sustain pulses s opposite to each other to the Y sustain electrode Ya and the Z sustain electrode Za. Get up. At this time, the B block proceeds to the reset period corresponding to the next subfield and the cells of the B block are caused by the writing pulses w applied to the Y sustain electrodes Yb and the Z sustain electrodes Zb oppositely. It is On. Subsequently, the B block proceeds to the address period, and the data pulses for the B block are sequentially supplied to the address electrodes X1 to Xn, and the erase pulse e synchronized with the data pulses is sequentially supplied to the Y sustain electrodes Yb. By supplying to, the cells without display data are turned off. In this address period, a voltage of a constant level is applied to the Z sustain electrode Zb of the B block to prevent erroneous discharge as shown in (D). Then, the B block proceeds to the sustain period and sustain discharge occurs in the cells maintained in the on state by the sustain pulse s applied to the Y sustain electrode Yb and the Z sustain electrode Zb.

이와 같이, 전술한 PDP 구동방법에서는 PDP가 블록별로 리셋 및 어드레스기간과 서스테인기간이 중첩되도록 구동하게 된다. 이에 따라, 구동전압은 블록별로 인가되므로 대전류에 의한 전력소모를 저감할 수 있게 된다. 또한, 어드레스 방전이 블록단위로 수행되어 각 블록의 경우 어드레스기간이 현저하게 감소되므로써 긴 어드레스기간에 따른 벽전하의 불균일성을 방지할 수 있게 된다.As described above, in the above-described PDP driving method, the PDP is driven so that the reset and address periods and the sustain period overlap each block. Accordingly, since the driving voltage is applied for each block, power consumption due to a large current can be reduced. In addition, since address discharge is performed in units of blocks, the address period is remarkably reduced in each block, thereby making it possible to prevent nonuniformity of wall charge due to a long address period.

상술한 바와 같이, 본 발명에 따른 PDP 구동방법에 의하면, PDP가 다수개의 블록으로 구분되어 블록단위로 쉬프트되거나 구동됨으로써 고속 어드레싱에 적합할 뿐만 아니라 대전류에 의한 전련소모를 저감할 수 있게 된다. 또한, 본 발명에 따른 PDP 구동방법에 의하면, 블록단위의 어드레스 방전에 의해 각 블록의 경우 어드레스기간이 단축되어 벽전하를 불균일화를 방지함으로써 방전의 균일성을 얻을 수 있다.As described above, according to the PDP driving method according to the present invention, since the PDP is divided into a plurality of blocks and shifted or driven in units of blocks, it is not only suitable for high-speed addressing but also to reduce preliminary consumption due to large currents. Further, according to the PDP driving method according to the present invention, the address period in each block is shortened by the address discharge in units of blocks, and thus uniformity of discharge can be obtained by preventing the wall charges from being uneven.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims

A reset period for initializing the full screen of the plasma display panel including cells provided at intersections of the first sustain electrode, the second sustain electrode and the address electrode disposed in each scan line, an address period for selecting the cells, and a selected cell A method of dividing and driving a sustain period into sustain periods, the method comprising: dividing the plasma display panel into at least two blocks including a plurality of scan lines, the reset period and the address period between adjacent blocks; And driving a scan line in each block by a driving voltage which is shifted by a predetermined time in each block unit so that the driving of the sustain period is time-differentiated.

The method of claim 1, wherein the driving of each of the scan lines is performed for the same period for each block within the same time period, and the same for each block within at least one of the reset period, the address period, and the sustain period. A plasma display panel driving method comprising shifting a driving voltage.

The method of claim 1, wherein the driving of each scan line comprises shifting the reset period, the address period, and the sustain period between the adjacent blocks such that the reset period, the address period, and the sustain period overlap each other. Plasma display panel driving method characterized in that.