KR100479112B1 - Operation method of 3-electrode side discharge plasma display panel - Google Patents

Operation method of 3-electrode side discharge plasma display panel Download PDF

Info

Publication number
KR100479112B1
KR100479112B1 KR1019970033123A KR19970033123A KR100479112B1 KR 100479112 B1 KR100479112 B1 KR 100479112B1 KR 1019970033123 A KR1019970033123 A KR 1019970033123A KR 19970033123 A KR19970033123 A KR 19970033123A KR 100479112 B1 KR100479112 B1 KR 100479112B1
Authority
KR
South Korea
Prior art keywords
discharge
electrode surface
pdp
period
screen
Prior art date
Application number
KR1019970033123A
Other languages
Korean (ko)
Other versions
KR19990010335A (en
Inventor
김환유
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019970033123A priority Critical patent/KR100479112B1/en
Publication of KR19990010335A publication Critical patent/KR19990010335A/en
Application granted granted Critical
Publication of KR100479112B1 publication Critical patent/KR100479112B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness

Abstract

본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP 라 함) 상에 2 χ 계조(gray scale) 화상을 표시하기 위하여 방전 유지 기간이 각각 20: 21: 22: 23: …: 2 χ -1 비율로 할당된 X개의 서브필드(sub-field) 화면을 정해진 시간 동안 셀 단위로 선택 조합하여 1 프레임 화면을 구성하고, 상기 각 서브필드 화면의 방전 유지 기간이 20: 21: 22: 23: …: 2 χ -1 비율로 할당됨으로써 1 프레임 화면의 구성 후 남게 되는 무효 시간(dead time)의 일부 또는 전부를 상기 X개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 3전극 면방전 PDP의 구동방법에 관한 것으로서, 상기와 같은 구성에 따라 각 서브필드마다 방전 유지 기간이 각각 추가 할당됨으로써 상기 PDP 화면의 휘도를 크게 증가시킬 수 있는 효과가 있다.According to the present invention, the discharge sustain periods are 2 0 : 2 1 : 2 2 : 2 to display 2 χ gray scale images on a three electrode surface discharge plasma display panel (hereinafter referred to as a three electrode surface discharge PDP). 3 :… : Χ 2 for the X sub-fields time provided the (sub-field) display is assigned as -1 in combination ratio selecting a cell unit constituting one frame screen, and the discharge sustain period of each subfield, the screen 2 0: 2 1 : 2 2 : 2 3 :. : A method of driving a three-electrode surface discharge PDP which allocates a part or all of the dead time remaining after the construction of one frame screen by allocating at a ratio of 2 χ −1 to each of the discharge sustain periods of the X subfields. According to the above configuration, the discharge sustain period is additionally allocated to each subfield according to the above configuration, thereby increasing the luminance of the PDP screen significantly.

Description

3전극 면방전 플라즈마 디스플레이 패널의 구동방법Driving method of 3-electrode surface discharge plasma display panel

본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함)의 구동방법에 관한 것으로서, 특히 ADS 서브필드 방식(Addressing and Display System sub-field method)에 따라 3전극 면방전 PDP 상에 계조(gray scale) 화상을 디스플레이시키는 3전극 면방전 PDP의 구동방법에 관한 것이다.The present invention relates to a method of driving a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP), and in particular, the three-electrode surface discharge PDP according to the ADS subfield method (Addressing and Display System sub-field method). A method of driving a three-electrode surface discharge PDP for displaying a gray scale image on an image.

현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급 증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화되고 있다.As the modern society is called the information society, the importance of display increases with the development and spread of information processing system, and its kinds are gradually diversified.

이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.CRT (Cathode Ray Tube), which has been the most used display for a long time, has various problems such as large size, high operating voltage, and distortion of display. Recently, research and development of various flat displays having a matrix structure have been actively progressed since they are not suitable.

상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비전, 가정 극장용(home theater) 디스플레이, 각종 모니터 등에 응용되고 있다.Among the flat panel displays, PDP (Plasma Display Panel) is in the spotlight as the next-generation large-screen flat panel display. The PDP is applied to a wall-mounted television, a home theater display, various monitors, etc. due to its large screen and thin thickness.

도 1에는 가장 많이 사용되고 있는 PDP 중 하나인 3전극 면방전 PDP와, 상기 3전극 면방전 PDP 상에 동화상(moving image) 또는 정지화상(still image)을 디스플레이시키는 구동장치의 간략화된 구성이 도시되어 있다.1 shows a simplified configuration of a three-electrode surface discharge PDP, one of the most used PDPs, and a driving device for displaying a moving image or still image on the three-electrode surface discharge PDP. have.

도 1에서 참조번호 10은 교대로 하나씩 상호 평행하게 배열된 N개의 주사 전극(Y1∼YN) 및 N개의 공통 전극(X1∼XN)과, 상기 주사 전극들(Y1∼YN) 및 공통 전극들(X1∼XN)과 소정 공간을 사이에 두고 직교하도록 배열된 M개의 어드레스 전극(A1∼AM)을 구비한 3전극 면방전 PDP를 나타낸다. 여기서, 공통 전극들(X1∼XN)은 일단이 공통으로 연결되어 있고, 주사 전극들(Y1∼YN)은 각각 독립되어 있으며, N개의 주사 전극(Y1∼YN) 및 공통 전극(X1∼XN)과 M개의 어드레스 전극(A1∼AM)의 각 교차점마다 셀이 형성되어 3전극 면방전 PDP(10)의 전체 화면은 매트릭스 형태의 M×N개 셀로 구성되어 있다.In FIG. 1, reference numeral 10 denotes N scan electrodes Y1 to YN and N common electrodes X1 to XN that are alternately arranged in parallel with each other, and the scan electrodes Y1 to YN and common electrodes ( A three-electrode surface discharge PDP having M address electrodes A1 to AM arranged to be orthogonal with X1 to XN and a predetermined space therebetween is shown. Here, one end of the common electrodes X1 to XN is connected in common, and the scan electrodes Y1 to YN are independent from each other, and the N scan electrodes Y1 to YN and the common electrodes X1 to XN are respectively connected. And cells are formed at each intersection of the M address electrodes A1 to AM, and the entire screen of the three-electrode surface discharge PDP 10 is composed of M × N cells in a matrix form.

상기 3전극 면방전 PDP(10)의 각 셀의 구성을 도 2에 도시된 i 번째 행과 j 번째 열의 셀을 예로 들어 설명하면 다음과 같다.The configuration of each cell of the three-electrode surface discharge PDP 10 will be described by taking the cells of the i-th row and the j-th column shown in FIG. 2 as an example.

먼저, 상호 평행한 i 번째 주사 전극(Yi)과 i 번째 공통 전극(Xi)이 화상의 표시면인 전면 기판(11)의 일면에 형성되어 있고, 상기 주사 전극(Yi)과 공통 전극(Xi) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(12)이 형성되어 있고, 상기 유전체층(12) 위에 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 주사 전극(Yi)과 공통 전극(Xi)과 유전체층(12)을 보호하는 산화마그네슘(MgO) 보호막(13)이 형성되어 있다.First, the i-th scan electrode Yi and the i-th common electrode Xi parallel to each other are formed on one surface of the front substrate 11 which is the display surface of the image, and the scan electrode Yi and the common electrode Xi are A dielectric layer 12 is formed on the dielectric layer 12 to limit the discharge current during discharge and to facilitate the generation of wall charges. ) And a magnesium oxide (MgO) protective film 13 for protecting the dielectric layer 12 is formed.

또한, j 번째 어드레스 전극(Aj)이 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 형성되어 있고, 상기 전면 기판(11)과 배면 기판(14) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(15a, 15b)이 배열 형성되어 있고, 상기 어드레스 전극(Aj) 위와 제 1, 2 격벽(15a, 15b)의 일부에 형광체(16)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.Further, the j-th address electrode Aj is formed on the opposite surface to the front substrate 11 among the rear substrates 14 disposed in parallel with the front substrate 11 at a predetermined distance therebetween, and the front substrate ( The first and second barrier ribs 15a and 15b are arranged between the 11 and the rear substrate 14 to prevent inter-cell mixing and to secure a discharge space. The first and second barrier ribs 15a and 15a are arranged on the address electrode Aj. Phosphor 16 is applied to a part of, 15b), and discharge gas is injected into the discharge space.

상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 기본 구동 원리는 주사 전극(Yi)과 어드레스 전극(Aj) 간에 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체(16)를 여기시켜 가시광이 발생되도록 하며, 주사 전극(Yi)과 공통 전극(Xi) 간에 방전을 일으켜 가시광의 발생을 유지시키는 것이다.The basic driving principle of each cell of the three-electrode surface discharge PDP 10 configured as described above generates a discharge between the scan electrode Yi and the address electrode Aj to make the discharge gas into a plasma state and generate ultraviolet rays. The phosphor 16 is excited to generate visible light, and discharges between the scan electrode Yi and the common electrode Xi to maintain the generation of visible light.

아울러, 도 1에서 참조번호 20은 주사 전극들(Y1∼YN)의 일단이 출력단자에 일대일 대응으로 접속되어 있는 Y 구동부를 나타내고, 30은 공통 전극들(X1∼XN)의 일단이 출력단자에 공통으로 접속되어 있는 X 구동부를 나타내고, 40은 어드레스 전극들(A1∼AM)의 일단이 출력단자에 일대일 대응으로 접속되어 있는 어드레스 구동부를 나타내며, 50은 각종 외부 입력에 따라 각종 구동 전압 파형과 제어신호를 발생시켜 상기 X 구동부(20)와 Y 구동부(30)와 어드레스 구동부(40)에 공급하는 제어부를 나타낸다.In addition, in FIG. 1, reference numeral 20 denotes a Y driving unit in which one end of the scan electrodes Y1 to YN is connected to the output terminal in a one-to-one correspondence, and 30 denotes one end of the common electrodes X1 to XN to the output terminal. 40 denotes an X driver connected in common, 40 denotes an address driver in which one end of the address electrodes A1 to AM is connected to the output terminal in a one-to-one correspondence, and 50 denotes various driving voltage waveforms and controls according to various external inputs. The control part which generates a signal and supplies it to the said X drive part 20, the Y drive part 30, and the address drive part 40 is shown.

상기 제어부(50)는 보다 구체적으로 외부에서 입력되는 아날로그 화상 신호(IMAGE)를 디지털화하여 디지털 화상 신호를 출력하고, 상기 디지털 화상 신호, 클록(CLK), 수평 동기신호(HS) 및 수직 동기신호(VS)에 따라 각종 구동 전압 파형과 제어신호를 발생시킨다.More specifically, the controller 50 digitizes the analog image signal IMAGE input from the outside to output a digital image signal, and the digital image signal, the clock CLK, the horizontal synchronization signal HS and the vertical synchronization signal VS) generates various driving voltage waveforms and control signals.

한편, 상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 계조(gray scale) 구현은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전 횟수를 통해 구현하고, 매 프레임(frame)마다 각 셀의 방전 횟수를 0∼2 χ -1회로 나누어 방전시키면 1 프레임 동안의 방전 횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2 χ 계조의 화상이 표시된다.On the other hand, the gray scale implementation of each cell of the three-electrode surface discharge PDP 10 configured as described above is implemented through the number of discharges per unit time due to difficulty in adjusting the strength and weakness of the discharge, and for each frame. When the number of discharges of a cell is discharged by dividing it into 0 to 2 χ -1 times, the brightness of each cell changes according to the number of discharges during one frame, resulting in an image of 2 χ gray scale displayed on the entire screen.

상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두 가지 상태로 작동하는 것과 2 χ 계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1 프레임을 방전 횟수(즉, 방전 유지 기간)가 서로 다른 X개의 서브필드로 분할 구동한다.One of the gradation implementation methods based on the above concept is the ADS subfield method, in which each cell operates in two states of on and off and implements 2 χ gray scales. By using a binary X bit system based on the above, one frame is divided and driven into X subfields having different discharge counts (ie, discharge sustain periods).

다음에서는 종래 기술의 ADS 서브필드 방식 중 하나를 예로 들어 그에 따른 화상 표시 과정을 보다 구체적으로 설명한다.Next, an image display process according to the conventional ADS subfield method will be described in more detail.

먼저, 2 χ 계조 구현을 위하여 1 프레임은 X개의 서브필드로 분할 구동되고, 각 서브필드는 리셋 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동되며, 각 리셋 기간은 전면 써넣기 기간과 전면 소거 기간으로 분할 구동된다.First, one frame is divided driven with the X sub-fields, each subfield is divided driven with a reset period and an address period and a discharge sustain period, the reset period is over sseoneotgi period and a full erase period for 2 χ tone implementation Divided driving.

상기에서 각 서브필드의 전면 써넣기 기간은 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 방전개시전압보다 높은 전압의 써넣기 펄스(writing pulse)를 인가하여 3전극 면방전 PDP(10)의 모든 셀을 방전 발광시켜 그 내부에 벽전하를 생성시키는 기간이고,In the above write-in period of each subfield, a three-electrode surface discharge is applied by applying a writing pulse having a voltage higher than the discharge start voltage between all scan electrodes Y1 to YN and common electrodes X1 to XN. Is a period in which all the cells of the PDP 10 are discharged and emitted to generate wall charges therein,

전면 소거 기간은 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 방전개시전압보다 낮은 전압이고 바로 전의 전면 써넣기 기간에서 생성된 벽전하와 동일 극성인 소거 펄스(erase pulse)를 인가하여 각 셀의 내부 벽전하를 소거시키는 기간이고,The entire erase period is an erase pulse between the scan electrodes Y1 to YN and the common electrodes X1 to XN that is lower than the discharge start voltage and is the same polarity as the wall charge generated in the previous write period. Is a period of erasing the inner wall charge of each cell by applying

어드레스 기간은 디지털 화상 신호에 따라 전체 주사 전극들(Y1∼YN)과 어드레스 전극들(A1∼AM) 사이에 선택적으로 방전개시전압보다 낮은 전압의 어드레스 펄스(address pulse)를 인가하여 상기 어드레스 펄스가 인가된 셀만 온되어 그 내부에 벽전하가 생성되도록 하는 기간이며,In the address period, an address pulse having a voltage lower than the discharge start voltage is selectively applied between all the scan electrodes Y1 to YN and the address electrodes A1 to AM in accordance with the digital image signal so that the address pulse is applied. It is a period of time when only the applied cells are turned on to generate wall charges therein.

방전 유지 기간은 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 방전개시전압보다 낮은 전압이고 바로 전의 어드레스 기간에서 생성된 벽전하와 동일 극성인 서스테인 펄스(sustain pulse)를 인가하여 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시키는 기간이다.The discharge sustain period is a voltage lower than the discharge start voltage between all the scan electrodes Y1 to YN and the common electrodes X1 to XN and a sustain pulse having the same polarity as the wall charge generated in the immediately preceding address period. Is a period in which discharge and light emission of the cells turned on in the address period are maintained.

상기에서 각 서브필드 화면의 밝기는 리셋 기간의 써넣기 방전과 어드레스 기간의 어드레스 방전에 의한 밝기도 고려해야 하지만 이해의 편리를 위하여 상기 써넣기 방전과 어드레스 방전은 화면의 밝기에 기여하지 않고 방전 유지 기간의 서스테인 방전만이 화면의 밝기에 기여한다고 가정한다.In the above, the brightness of each subfield screen also takes into account the brightness due to the write discharge in the reset period and the address discharge in the address period, but for convenience of understanding, the write discharge and the address discharge do not contribute to the brightness of the screen and sustain the discharge sustain period. Assume that only the discharge contributes to the brightness of the screen.

아울러, 상기 방전 유지 기간동안 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에 인가되는 서스테인 펄스의 주파수(단위 시간당 인가되는 개수)와 폭의 변화에 따라 각 서브필드 화면의 밝기 더 나아가서 1 프레임 화면의 휘도(brightness) 역시 증감된다. 즉, 정해진 방전 유지 기간동안 인가되는 서스테인 펄스의 개수가 많아지거나 각 서스테인 펄스의 폭이 넓어지면 3전극 면방전 PDP(10)의 전체 화면 휘도가 증가한다.In addition, each subfield screen is changed according to a change in the frequency (the number applied per unit time) and the width of the sustain pulse applied between the scan electrodes Y1 to YN and the common electrodes X1 to XN during the discharge sustain period. In addition, the brightness of the 1-frame screen is also increased or decreased. That is, when the number of sustain pulses applied during the predetermined discharge sustain period increases or the width of each sustain pulse increases, the overall screen luminance of the three-electrode surface discharge PDP 10 increases.

상기에서 설명된 종래 기술의 ADS 서브필드 방식에 따라 디지털 화상 신호를 3전극 면방전 PDP 상에 표시하는 과정을 설명하면 다음과 같다.A process of displaying a digital image signal on a three-electrode surface discharge PDP according to the conventional ADS subfield method described above will be described below.

도 3에는 종래 기술의 ADS 서브필드 방식에 따라 3전극 면방전 PDP(10)의 각 전극들에 인가되는 일부 구동 전압 파형들의 타이밍도가 도시되어 있다.3 is a timing diagram of some driving voltage waveforms applied to the electrodes of the three-electrode surface discharge PDP 10 according to the conventional ADS subfield method.

먼저, 각 서브필드의 전면 써넣기 기간에는 도 3에 도시된 바와 같이 전체 주사 전극들(Y1∼YN)과 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 전체 공통 전극들(X1∼XN)에 Vw 전압의 써넣기 펄스를 인가하여 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN) 사이에서 써넣기 방전이 일어나도록 하고, 그로 인해 각 셀의 내부에 벽전하가 생성되도록 한다.First, as shown in FIG. 3, all common electrodes X1 to XN are applied to the entire scan electrodes Y1 to YN and address electrodes A1 to AM in the entire surface write period of each subfield. ), A write pulse of Vw voltage is applied to generate a write discharge between all of the scan electrodes Y1 to YN and the common electrodes X1 to XN, thereby generating wall charges inside each cell. .

그 후, 전면 소거 기간에는 공통 전극들(X1∼XN)에 Vs 전압을 인가하고 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 전체 주사 전극(Y1∼YN)에 0V 의 펄스를 인가하여 전체 셀의 내부 벽전하를 소거시킨다.After that, in the entire erasing period, a voltage of Vs is applied to the common electrodes X1 to XN and a pulse of 0 V is applied to all the scan electrodes Y1 to YN while 0 V is applied to the address electrodes A1 to AM. To erase the internal wall charge of the entire cell.

각 서브필드의 어드레스 기간에는 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN)에 Vs 전압을 인가하고 전체 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 N개의 주사 전극(Y1∼YN)에 순차적으로 하나씩 0V의 스캔 펄스(scan pulse)를 인가하는 동시에 상기 스캔 펄스와 동기화된 Va 전압의 화상 펄스(image pulse)를 전체 어드레스 전극들(A1∼AM)에 선택적으로 인가하여 주사 전극과 어드레스 전극 사이에 Va 전압의 어드레스 펄스가 인가된 셀 내부에서만 어드레스 방전이 일어나 온되도록 한다.N scans in the address period of each subfield with Vs voltage applied to all scan electrodes Y1 to YN and common electrodes X1 to XN and 0 V applied to all address electrodes A1 to AM. A scan pulse of 0 V is sequentially applied to the electrodes Y1 to YN one by one, and an image pulse of Va voltage synchronized with the scan pulse is selectively applied to all the address electrodes A1 to AM. It is applied to cause the address discharge to occur only inside the cell to which the address pulse of Va voltage is applied between the scan electrode and the address electrode.

각 서브필드의 방전 유지 기간에는 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN)에 Vs 전압을 인가하고 전체 어드레스 전극들(A1∼AM)에 0V를 인가한 상태에서 전체 주사 전극들(Y1∼YN)과 공통 전극들(X1∼XN)에 교번하는 0V의 펄스를 인가하여 바로 전의 어드레스 기간에서 온된 셀의 방전 및 발광을 유지시킨다.In the discharge sustain period of each subfield, the entire scan is applied while the Vs voltage is applied to all the scan electrodes Y1 to YN and the common electrodes X1 to XN and 0 V is applied to all the address electrodes A1 to AM. An alternate 0V pulse is applied to the electrodes Y1 to YN and the common electrodes X1 to XN to maintain the discharge and light emission of the cells turned on in the immediately preceding address period.

상기에서 각 전극에 인가되는 전압 펄스들 Vw, Vf(방전개시전압), Vs, Va 는 Vw Vf Vs Va 및 Vf Vw-Vs 를 만족하는 전압값들로 설정하고, 각 서브필드의 어드레스 기간동안 어드레스 전극들(A1∼AM)에 인가되는 화상 펄스는 각 셀에 해당되는 X 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 BX) 중 1개 비트값에 해당되며, 보다 구체적으로는 제 1 서브필드의 어드레스 기간동안 B1이, 제 2 서브필드의 어드레스 기간동안 B2가, …, 제 X 서브필드의 어드레스 기간동안 BX가 각각 인가된다.The voltage pulses Vw, Vf (discharge start voltage), Vs, and Va applied to each electrode are set to voltage values satisfying Vw Vf Vs Va and Vf Vw-Vs, and the address is applied during the address period of each subfield. The image pulses applied to the electrodes A1 to AM correspond to one bit value of the X bit digital image signal (lowest bit B1 to highest bit BX) corresponding to each cell, and more specifically, the first subfield. B1 during the address period of < RTI ID = 0.0 > and B2 < / RTI > during the address period of the second subfield. During the address period of the Xth subfield, BX is respectively applied.

아울러, 도 3에 도시된 각종 구동 전압 파형들은 Y 구동부(20)와 X 구동부(30)와 어드레스 구동부(40)를 통해 해당 전극들에 각각 인가되고, 그 타이밍은 제어부(50)에 의해 제어된다.In addition, various driving voltage waveforms shown in FIG. 3 are applied to the corresponding electrodes through the Y driver 20, the X driver 30, and the address driver 40, respectively, and the timing is controlled by the controller 50. .

한편, 외부에서 연속적으로 입력되는 아날로그 화상 신호가 순차 방식(sequential system)으로 전송되는 화상 신호 예를 들어, VGA(Video Graphic Array) 신호일 경우 1/60초(약 16.67ms) 동안 1 프레임 화면이 구성되어야 한다.On the other hand, when an analog image signal continuously input from the outside is an image signal transmitted in a sequential system, for example, a VGA (Video Graphic Array) signal, one frame screen is configured for 1/60 seconds (about 16.67 ms). Should be.

상기에서 설명된 종래 기술의 ADS 서브필드 방식에 따르면 2 χ 계조의 구현을 위하여 제 1 내지 X 서브필드의 방전 유지 기간은 각각 20: 21: 22: 23: …: 2 χ -1 비율로 할당되는데, 순차신호의 1 프레임 구동시간인 1/60초에서 각 서브필드의 리셋 기간과 어드레스 기간을 제외한 나머지 기간을 각 서브필드의 방전 유지 기간 길이 상대비(20: 21: 22: 23: …: 2 χ- 1)로 나누어 할당하면 1 프레임 화면의 구성 후 다음 프레임의 구동이 시작되기 전에 소정 시간이 남게 된다.According to the ADS subfield method of the conventional art described in the second discharge sustain period of the first X to the sub-fields for implementing gray levels of χ are each 2 0: 2 1: 2 2: 2 3: ... : The ratio of 2 χ -1 , which is the 1/60 second driving time of the sequential signal, is the discharge duration period relative to each subfield except the reset period and the address period of each subfield . : 2 1 : 2 2 : 2 3 :…: 2 χ- 1 ) After dividing and assigning a frame, a predetermined time remains after the composition of one frame screen is started before the start of the next frame.

예를 들어, 640×480 해상도의 3전극 면방전 PDP 상에 256 계조의 화상을 디스플레이시키는 경우 도 4에 도시된 바와 같이 1 프레임 화면의 구성 후 다음 프레임의 구동이 시작되기 전에 약 1∼1.3ms 정도의 시간이 남게 된다.For example, when displaying 256 gray scale images on a three-electrode surface discharge PDP with a resolution of 640x480, about 1 to 1.3 ms after the configuration of one frame screen and before the start of the next frame is started. There will be time left.

즉, 256 계조 구현의 경우 1 프레임 내의 어드레스 기간은 3㎲(어드레스 주기) × 480(주사 전극 개수) × 8(256 계조 구현을 위한 서브필드 개수) = 11.52ms 이고, 리셋 기간은 300㎲(1 서브필드 내의 리셋 기간) × 8(256 계조 구현을 위한 서브필드 개수) = 2.4ms 가 되어 이론상 1 프레임 내의 방전 유지 기간은 16.67ms - 11.52ms - 2.4ms = 2.75ms 가 되지만 각 서브필드의 방전 유지 기간 길이의 상대비를 맞추기 위하여 손실되는 1∼1.3ms의 무효 시간(dead time)을 제외하면 실제 1 프레임 내의 방전 유지 기간은 2.75ms - 1ms(∼1.3ms) = 1.45ms(∼1.75ms) 밖에 되지 않는다.That is, in the case of 256 gray scale implementation, the address period in one frame is 3 ms (address period) × 480 (number of scanning electrodes) × 8 (number of subfields for 256 gray scale implementation) = 11.52 ms, and the reset period is 300 ms (1). Reset period in the subfield) × 8 (the number of subfields for 256 gray scale implementation) = 2.4 ms, and the discharge sustain period in one frame is theoretically 16.67 ms-11.52 ms-2.4 ms = 2.75 ms, but the discharge sustain of each subfield is maintained. Except for the dead time of 1 to 1.3 ms that is lost to match the relative ratio of the period length, the discharge sustain period within an actual frame is only 2.75 ms to 1 ms (to 1.3 ms) = 1.45 ms (to 1.75 ms). It doesn't work.

상기에서 언급된 바와 같이 3전극 면방전 PDP의 화면 밝기는 1 프레임 내의 방전 유지 기간 길이에 의해 결정되는데, 1 프레임 내의 서스테인 기간이 각 서브필드의 방전 유지 기간 길이 상대비를 맞추기 위하여 일부 손실되면 휘도에 큰 약점을 가지고 있는 3전극 면방전 PDP 화면의 휘도가 더욱 더 낮아져서 실용화에 걸림돌이 되는 문제점이 있었다.As mentioned above, the screen brightness of the three-electrode surface discharge PDP is determined by the length of the discharge sustain period in one frame. If the sustain period in one frame is partially lost to match the relative ratio of the discharge sustain period in each subfield, the brightness is increased. The brightness of the three-electrode surface discharge PDP screen, which has a large weakness, is further lowered, which causes an obstacle to practical use.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, PDP의 구동에서 각 프레임 화면의 구성 후 남게 되는 무효시간에 의해 방전 유지 기간이 한계를 가지므로 상기 방전 유지 기간에 의해 결정되는 휘도에 불리함이 발생하는 문제점을 개선할 수 있는 3전극 면방전 PDP의 구동방법을 제공하는 데 있다.The present invention has been made to solve the above problems, and the discharge sustain period is limited by the invalid time remaining after the configuration of each frame screen in driving of the PDP, which is disadvantageous to the luminance determined by the discharge sustain period. It is to provide a method of driving a three-electrode surface discharge PDP that can improve the problem that occurs.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 3전극 면방전 PDP의 구동방법은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP 라 함) 상에 2 χ 계조(gray scale) 화상을 표시하기 위하여 방전 유지 기간이 각각 20: 21: 22: 23: …: 2 χ -1 비율로 할당된 X개의 서브필드(sub-field) 화면을 정해진 시간 동안 셀 단위로 선택 조합하여 1 프레임 화면을 구성하는 3전극 면방전 PDP의 구동방법에 있어서, 상기 각 서브필드 화면의 방전 유지 기간이 20: 21: 22: 23: …: 2 χ -1 비율로 할당됨으로써 1 프레임 화면의 구성 후 남게 되는 무효 시간(dead time)의 일부 또는 전부를 상기 X개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 것을 특징으로 한다.Method of driving a three-electrode surface according to the present invention in order to accomplish the above object, a discharge PDP is a 2 χ gradation (gray scale) image on a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP) In order to display, the discharge sustain periods are respectively 2 0 : 2 1 : 2 2 : 2 3 :. A method of driving a three-electrode surface discharge PDP in which one sub-frame screen is configured by selecting and combining X sub-field screens allocated at a ratio of 2 χ −1 for a predetermined time period in a cell unit, wherein each sub-field The discharge sustain period of the screen is 2 0 : 2 1 : 2 2 : 2 3 :. And allocating part or all of the dead time remaining after the configuration of one frame screen by allocating at a ratio of 2 × -1 to each of the X subfields.

본 발명의 실시예에 의하면 상기 1 프레임 화면의 구성 후 남게 되는 무효 시간은 상기 X개 서브필드의 방전 유지 기간에 각각 동일한 시간씩 나누어 할당하는 것이 바람직하다.According to an embodiment of the present invention, it is preferable that the invalid time remaining after the configuration of the one-frame screen is allocated to the discharge sustain periods of the X subfields by the same time.

이하, 본 발명의 일 실시예를 첨부한 도면을 참조하여 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in more detail.

본 발명의 일 실시예가 적용되는 3전극 면방전 PDP는 도 1 및 도 2에 도시된 일반적인 3전극 면방전 PDP의 구성과 동일하므로 설명을 생략한다.Since the three-electrode surface discharge PDP to which an embodiment of the present invention is applied is the same as the configuration of the general three-electrode surface discharge PDP shown in FIGS. 1 and 2, description thereof will be omitted.

본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동방법은 종래 기술의 ADS 서브필드 방식에 따른 계조 구현시 각 서브필드마다 20: 21: 22: 23: …: 2 χ -1 에 비례하는 방전 유지 기간이 각각 할당됨으로써 각 프레임 화면의 구성 후 남게 되는 무효 시간(t1)을 제 1 내지 X 서브필드의 방전 유지 기간에 각각 동일한 시간(α)씩 나누어 할당하고, 그로 인해 제 1 내지 X 서브필드의 방전 유지 기간 길이의 상대비가 20+α: 21+α: 22+α: 23+α: …: 2 χ -1+α (단, X×α ≤ t1)가 되도록 한다. 즉, 1 프레임을 구성하는 각 서브필드의 방전 유지 기간이 모두 종래 기술보다 일정량(α) 증가되도록 한다.According to an embodiment of the present invention, a method of driving a three-electrode surface discharge PDP is based on 2 0 : 2 1 : 2 2 : 2 3 :... : Allocating a discharge sustain period proportional to 2 χ −1 , respectively, allocates an invalid time t1 remaining after the configuration of each frame screen by dividing the same time α by the discharge sustain period of the first to X subfields, respectively. Therefore, the relative ratio of the lengths of the discharge sustain periods of the first to X subfields is 2 0 + α : 2 1 + α : 2 2 + α : 2 3 + α:. : 2 χ -1 + α (Where X × α ≦ t1). That is, the discharge sustain periods of each subfield constituting one frame are all increased by a predetermined amount α from the prior art.

예를 들어, 종래 기술의 ADS 서브필드 방식에 따라 1/60초 동안 640×480 해상도 3전극 면방전 PDP 상에 256 계조의 1 프레임 화상을 디스플레이시키는 경우 도 4에 도시된 바와 같이 1 프레임 화면의 구성 후 남게 되는 1∼1.3ms의 무효 시간을 도 5에 도시된 바와 같이 제 1 내지 8 서브필드(SF1∼SF8)의 방전 유지 기간에 α=0.1ms 씩 추가로 할당하면 1 프레임 내의 방전 유지 기간이 종래 기술(1.45∼1.75ms)보다 0.8ms 가 증가하게 된다.For example, when displaying one frame image of 256 gray levels on a 640 × 480 resolution three-electrode surface discharge PDP for 1/60 seconds according to the conventional ADS subfield method, as shown in FIG. When the invalid time of 1 to 1.3 ms remaining after the configuration is additionally assigned to the discharge sustain period of the first to eighth subfields SF1 to SF8 by α = 0.1 ms as shown in FIG. 5, the discharge sustain period within one frame 0.8 ms is increased from the prior art (1.45 to 1.75 ms).

상기와 같이 제 1 내지 8 서브필드(SF1∼SF8)마다 0.1ms 의 방전 유지 기간이 증가되면 종래 기술과 동일한 주파수(일반적인 시스템에서 사용되는 서스테인 펄스의 주파수 100㎑ → 주기 10㎲)의 서스테인 펄스가 3전극 면방전 PDP의 주사 전극들과 공통 전극들에 인가될 경우 각 서브필드의 추가 방전 유지 기간(α)마다 10개 정도의 서스테인 펄스가 각각 추가로 인가되는 결과를 초래하여 각 셀의 서스테인 방전 횟수 증가로 인해 3전극 면방전 PDP 화면의 휘도가 크게 증가된다(도 3 참조).As described above, when the discharge sustaining period of 0.1 ms is increased for each of the first to eighth subfields SF1 to SF8, a sustain pulse of the same frequency as that of the prior art (the frequency of the sustain pulse used in a general system is 100 Hz → the period 10 Hz) is obtained. When applied to the scan electrodes and the common electrodes of the 3-electrode surface discharge PDP, the result is that about 10 sustain pulses are additionally applied for each additional discharge sustain period α of each subfield, resulting in sustain discharge of each cell. As the number of times increases, the brightness of the three-electrode surface discharge PDP screen is greatly increased (see FIG. 3).

또한, 상기와 같이 제 1 내지 8 서브필드(SF1∼SF8)의 추가 방전 유지 기간(α) 동안 3전극 면방전 PDP의 전극들에 인가되는 서스테인 펄스의 개수를 증가시키는 대신 종래 기술과 동일한 개수의 서스테인 펄스를 가진 상태에서 각 서스테인 펄스의 폭(도 3의 W)을 일정하게 증가시켜도 3전극 면방전 PDP 화면의 휘도 증가가 가능해진다.In addition, instead of increasing the number of sustain pulses applied to the electrodes of the three-electrode surface discharge PDP during the additional discharge sustain period α of the first to eighth subfields SF1 to SF8 as described above, The luminance of the three-electrode surface discharge PDP screen can be increased even if the width (W in FIG. 3) of each sustain pulse is constantly increased in the presence of the sustain pulse.

아울러, 상기와 같이 1 프레임 화면의 구성 후 남게 되는 무효 시간(t1) 중 일부를 각 서브필드의 방전 유지 기간에 각각 나누어 할당하는 대신 무효 시간(t1) 전부를 각 서브필드의 방전 유지 기간에 각각 동일한 시간씩 나누어 할당해도 무관하다.In addition, instead of allocating a part of the invalid time t1 remaining after the configuration of the one-frame screen as the discharge sustain period of each subfield, respectively, the entire invalid time t1 is respectively assigned to the discharge sustain period of each subfield. The same time division can be allocated.

한편, 본 발명의 또 다른 실시예로 1 프레임 화면의 구성 후 남게 되는 무효 시간을 각 서브필드의 방전 유지 기간에 서로 다른 비율로 나누어 할당하여도 상기에서 설명된 본 발명의 일 실시예와 같이 3전극 면방전 PDP 화면의 휘도 증가를 초래할 수 있다.Meanwhile, as another embodiment of the present invention, the invalid time remaining after the configuration of one frame screen is allocated to the discharge sustain period of each subfield in different ratios, and thus, as shown in FIG. This may cause an increase in luminance of the electrode surface discharge PDP screen.

이와 같이 본 발명에 의한 3전극 면방전 PDP의 구동방법은 ADS 서브필드 방식에 따른 계조 구현시 각 서브필드마다 1: 2: 4: 8: 16: … 에 비례하는 방전 유지 기간이 각각 할당됨으로써 정해진 시간 동안 1 프레임 화면의 구성 후 남게 되는 무효 시간을 3전극 면방전 PDP의 화면 밝기에 영향을 미치는 각 서브필드의 방전 유지 기간에 각각 나누어 할당하기 때문에 3전극 면방전 PDP 화면의 휘도를 크게 증가시킬 수 있는 효과가 있다.As described above, the driving method of the three-electrode surface discharge PDP according to the present invention is 1: 2: 8: 16 for each subfield when gradation is implemented according to the ADS subfield method. Each of the discharge sustain periods proportional to is assigned, so that the invalid time remaining after the construction of the one-frame screen for a predetermined time is divided into the discharge sustain periods of each subfield affecting the screen brightness of the three-electrode surface discharge PDP. There is an effect that can greatly increase the brightness of the electrode surface discharge PDP screen.

도 1은 일반적인 3전극 면방전 플라즈마 디스플레이 패널 및 그 구동장치의 간략화된 구성을 나타내는 블록도,1 is a block diagram showing a simplified configuration of a typical three-electrode surface discharge plasma display panel and a driving device thereof;

도 2는 도 1에 도시된 3전극 면방전 플라즈마 디스플레이 패널 중 1개 셀의 단면도(단, 전면 기판 90°회전됨),FIG. 2 is a cross-sectional view of one cell of the three-electrode surface discharge plasma display panel shown in FIG. 1, but the front substrate is rotated by 90 °;

도 3은 종래 기술의 ADS 서브필드 방식에 따라 각 전극에 인가되는 일부 전압 파형들의 타이밍도,3 is a timing diagram of some voltage waveforms applied to each electrode according to the prior art ADS subfield method;

도 4는 종래 기술의 ADS 서브필드 방식에 따른 256 계조(gray scale) 구현시 1 프레임의 세부 구성도,4 is a detailed configuration diagram of one frame when implementing 256 gray scales according to the prior art ADS subfield method;

도 5는 본 발명의 일 실시예에 의한 3전극 면방전 플라즈마 디스플레이 패널의 구동방법에 따른 256 계조 구현시 1 프레임의 세부 구성도.5 is a detailed configuration diagram of one frame when implementing 256 gray scales according to a driving method of a three-electrode surface discharge plasma display panel according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 3전극 면방전 플라즈마 디스플레이 패널10: 3-electrode surface discharge plasma display panel

20: Y 구동부 30: X 구동부20: Y drive unit 30: X drive unit

40: 어드레스 구동부 50: 제어부40: address driver 50: controller

Claims (2)

3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP 라 함) 상에 2 χ 계조(gray scale) 화상을 표시하기 위하여 방전 유지 기간이 각각 20: 21: 22: 23: …: 2 χ -1 비율로 할당된 X개의 서브필드(sub-field) 화면을 정해진 시간 동안 셀 단위로 선택 조합하여 1 프레임 화면을 구성하는 3전극 면방전 PDP의 구동방법에 있어서,In order to display a 2 × gray scale image on a three-electrode surface discharge plasma display panel (hereinafter referred to as a three-electrode surface discharge PDP), the discharge sustain periods are respectively set to 2 0 : 2 1 : 2 2 : 2 3 :. In the driving method of a three-electrode surface discharge PDP constituting one frame screen by selecting and combining X sub-field screens allocated at a rate of 2 χ −1 in units of cells for a predetermined time period, 상기 각 서브필드 화면의 방전 유지 기간이 20: 21: 22: 23: …: 2 χ -1 비율로 할당됨으로써 1 프레임 화면의 구성 후 남게 되는 무효 시간(dead time)의 일부 또는 전부를 상기 X개 서브필드의 방전 유지 기간에 각각 나누어 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.The discharge sustain period of each subfield, the screen is 2 0: 2 1: 2 2: 2 3: ... : A three-electrode surface discharge, characterized by allocating a part or all of the dead time remaining after the construction of one frame screen by allocating at a ratio of 2 χ −1 to each of the discharge sustain periods of the X subfields. How to drive PDP. 제 1 항에 있어서,The method of claim 1, 상기 1 프레임 화면의 구성 후 남게 되는 무효 시간의 일부 또는 전부를 상기 X개 서브필드의 방전 유지 기간에 각각 동일한 시간씩 나누어 할당하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.And a part or all of the invalid time remaining after the configuration of the one-frame screen is allocated to the discharge sustain periods of the X subfields by the same time, respectively.
KR1019970033123A 1997-07-16 1997-07-16 Operation method of 3-electrode side discharge plasma display panel KR100479112B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970033123A KR100479112B1 (en) 1997-07-16 1997-07-16 Operation method of 3-electrode side discharge plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970033123A KR100479112B1 (en) 1997-07-16 1997-07-16 Operation method of 3-electrode side discharge plasma display panel

Publications (2)

Publication Number Publication Date
KR19990010335A KR19990010335A (en) 1999-02-18
KR100479112B1 true KR100479112B1 (en) 2005-07-18

Family

ID=37303580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970033123A KR100479112B1 (en) 1997-07-16 1997-07-16 Operation method of 3-electrode side discharge plasma display panel

Country Status (1)

Country Link
KR (1) KR100479112B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195188A (en) * 1990-11-28 1992-07-15 Fujitsu Ltd Gradation driving method and gradation driving device for flat type display device
JPH05313598A (en) * 1992-05-11 1993-11-26 Fujitsu Ltd Method for driving ac drive type plasma display panel
JPH08160914A (en) * 1994-12-06 1996-06-21 Matsushita Electric Ind Co Ltd Picture display device
JPH08286636A (en) * 1995-04-14 1996-11-01 Pioneer Electron Corp Luminance adjusting device in plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195188A (en) * 1990-11-28 1992-07-15 Fujitsu Ltd Gradation driving method and gradation driving device for flat type display device
JPH05313598A (en) * 1992-05-11 1993-11-26 Fujitsu Ltd Method for driving ac drive type plasma display panel
JPH08160914A (en) * 1994-12-06 1996-06-21 Matsushita Electric Ind Co Ltd Picture display device
JPH08286636A (en) * 1995-04-14 1996-11-01 Pioneer Electron Corp Luminance adjusting device in plasma display panel

Also Published As

Publication number Publication date
KR19990010335A (en) 1999-02-18

Similar Documents

Publication Publication Date Title
US6020687A (en) Method for driving a plasma display panel
JP3466098B2 (en) Driving method of gas discharge panel
KR100264462B1 (en) Method and apparatus for driving three-electrodes surface-discharge plasma display panel
JP2001242823A (en) Driving method and driving circuit for plasma display panel
EP1696409A2 (en) Plasma display panel, plasma display apparatus, driving apparatus of plasma display panel and driving method of plasma display apparatus
JP4089759B2 (en) Driving method of AC type PDP
JPH11265163A (en) Driving method for ac type pdp
KR100251154B1 (en) Ac plasma display apparatus and method for driving panel of the same
KR100256092B1 (en) Method and apparatus for driving three-electrode surface-discharge plasma display panel
KR100479112B1 (en) Operation method of 3-electrode side discharge plasma display panel
JP2002351397A (en) Driving device for plasma display device
KR100441105B1 (en) Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field
JP2001166734A (en) Plasma display panel driving method
KR20050033021A (en) Display apparatus and method for driving display panel
KR100237212B1 (en) Plasma display device and driving method of three electrodes surface discharge
KR100260943B1 (en) Quad-electrode plasma display device and its driving method
KR100251152B1 (en) Ac plasma display apparatus and method for driving panel of the same
EP1696412A2 (en) Plasma display panel, plasma display apparatus, driving apparatus of the panel and driving method of the apparatus
JP2004029185A (en) Plasma display system
KR100251149B1 (en) Driving method for three electrodes surface discharge plasma display panel
KR100237213B1 (en) Triple-electrode surface discharge plasma display panel
JP4697377B2 (en) Driving method of plasma display device
KR100747270B1 (en) Plasma Display Apparatus and Driving Method thereof
KR20000003386A (en) Method of driving a plasma display panel
KR100287730B1 (en) Method for driving three-electrodes surface discharge plasma display panel

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee