KR100353679B1 - Method for driving plasma display panel - Google Patents
Method for driving plasma display panel Download PDFInfo
- Publication number
- KR100353679B1 KR100353679B1 KR1019990024963A KR19990024963A KR100353679B1 KR 100353679 B1 KR100353679 B1 KR 100353679B1 KR 1019990024963 A KR1019990024963 A KR 1019990024963A KR 19990024963 A KR19990024963 A KR 19990024963A KR 100353679 B1 KR100353679 B1 KR 100353679B1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- driving
- address
- subfield
- subfields
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
- B65D1/00—Containers having bodies formed in one piece, e.g. by casting metallic material, by moulding plastics, by blowing vitreous material, by throwing ceramic material, by moulding pulped fibrous material, by deep-drawing operations performed on sheet material
- B65D1/34—Trays or like shallow containers
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 PDP의 한 프레임을 구성하는 서브필드별로 기입 어드레스 및 소거 어드레스 방법을 혼용하여 전체 어드레스 구간(Tw)을 줄여 휘도 저하를 방지하고, 기입 방전을 이용하여 전체적인 콘트라스트 저하를 방지하는 PDP의 구동 방법을 제공하기 위해, 본 발명은 플라즈마 디스플레이 패널 상에 다계조 화상을 표시하기 위하여 유지 방전 구간이 각각 20:21:22:… 2x-1비율로 할당된 X개의 서브필드(SF1, SF2, …, SFX)를 정해진 시간 동안 셀 단위로 선택 조합하여 한 프레임 화면을 구성하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 프레임 전체의 어드레스 구간을 줄이기 위하여 상기 X개의 서브필드 내 어드레스 구간에서 서브필드별로 기입 방전 방식 또는 소거 방전 방식으로 선택적 방전 구동을 수행한다.According to the present invention, the write address and the erase address method are mixed for each subfield constituting one frame of the PDP to reduce the overall address section (Tw), thereby preventing the luminance from being lowered, and using the write discharge to prevent the overall contrast from being driven. to provide a method, the present invention each of the sustain period to display the multi-gradation image on a plasma display panel 2 0: 2 1: 2 2: ... A method of driving a plasma display panel in which a frame screen is constructed by selecting and combining X subfields SF1, SF2, ..., SFX allocated at a ratio of 2 x-1 for a predetermined time period in a unit of cells. In order to reduce the address period, the selective discharge driving is performed by the write discharge method or the erase discharge method for each subfield in the address periods in the X subfields.
Description
본 발명은 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 특히 플라즈마 디스플레이 패널(plasma display panel, 이하 PDP라 함)의 한 프레임 화면을 구성하는 다수의 서브필드별로 어드레스 기법을 달리하여 구동하는 PDP의 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a PDP in which a plurality of subfields constituting a frame screen of a plasma display panel (hereinafter referred to as a PDP) are driven differently. It is about.
최근 정보 처리 시스템의 발전과 보급 증가에 따라 디스플레이의 중요성이 증대하여 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 이루어지고 있는 데, 그 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비젼, 가정 극장용 디스플레이, 각종 모니터 등으로 응용되고 있다.Recently, with the development and spread of information processing systems, the importance of displays has increased, and research and development of various flat displays having a matrix structure have been actively performed. Among them, PDP is being spotlighted as the next generation of large screen displays. The PDP has a large screen and a small thickness, and has been applied to wall-mounted TVs, home theater displays, and various monitors.
또한, 상기 PDP는 구동전압의 형태에 따라 크게 AC(Alternating Current)형과 DC(Direct Current)형으로 구분되는 데, 상기 AC형 PDP는 정현파 교류 전압 또는 펄스 전압에 의해 구동되고, DC형 PDP는 직류 전압에 의해 구동된다.In addition, the PDP is classified into an alternating current (AC) type and a direct current (DC) type according to the type of driving voltage. The AC type PDP is driven by a sine wave AC voltage or a pulse voltage, and the DC type PDP is It is driven by DC voltage.
도 1은 가장 일반적으로 많이 사용되고 있는 AC형 PDP 중 하나인 3전극 면방전 PDP의 전극 배치도이다.1 is an electrode arrangement diagram of a three-electrode surface discharge PDP, which is one of the most commonly used AC PDPs.
일반적인 3전극 면방전 PDP의 구조는 도 1에 도시된 바와 같이 어드레스 구간 중에 주사 펄스(scan pulse)가 인가되는 주사전극군(3, Y1,Y2, …, YN)과, 방전을 유지하기 위해 방전유지펄스가 인가되는 유지전극군(4, X1,X2, …, XN)과, 선택라인의 주사전극(3)과 유지전극(4) 사이에 서스테인 방전을 일으키도록 하기 위해 데이터펄스가 인가되는 데이터전극군(2, D1,D2, …, DN)으로 구성되고, 세로전극인 1조의 주사전극(3)과 유지전극(4)이 가로전극인 데이터전극(2)과 교차되는 지점에서 셀(5)을 형성하며, 이러한 셀들이 모여서 하나의 플라즈마 디스플레이 패널을 구성하게 된다.The structure of a typical three-electrode surface discharge PDP maintains a discharge and a scan electrode group (3, Y 1 , Y 2 , ..., Y N ) to which a scan pulse is applied during an address period as shown in FIG. 1. To cause sustain discharge between the sustain electrode group 4, X 1 , X 2 ,..., X N , to which the discharge sustain pulse is applied, and the scan electrode 3 and the sustain electrode 4 of the selected line. The data electrode group 2, D 1 , D 2 ,..., D N to which a data pulse is applied, and a pair of scan electrodes 3 as vertical electrodes and a data electrode 2 as sustain electrodes 4 are horizontal electrodes. The cells 5 are formed at the point where they intersect with each other, and these cells are gathered to form one plasma display panel.
상기와 같이 구성된 3전극 면방전 PDP의 각 셀의 기본 구동 원리는 주사전극(3)과 데이터 전극(2) 간에 어드레스 방전을 일으켜 그 내부에 벽전하가 생성되도록 한 다음 주사전극(3)과 유지전극(4) 간에 유지 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체를 여기시켜 가시광이 발생되도록 한다.The basic driving principle of each cell of the three-electrode surface discharge PDP configured as described above is to generate an address discharge between the scan electrode 3 and the data electrode 2 so that wall charges are generated therein, and then the scan electrode 3 is maintained. The sustain discharge is caused between the electrodes 4 to bring the discharge gas into a plasma state to generate ultraviolet rays, and the ultraviolet rays excite the phosphor to generate visible light.
다시 말해, 유지전극(4)과 주사전극(3)을 통한 소정의 주사전압을 갖는 주사펄스를 인가하여 해당 주사라인의 방전셀군을 선택함과 동시에 데이터전극(2)에 소정의 데이터 전압을 갖는 데이터 펄스를 인가하여 선택적인 방전 및 소거가 일어나도록 한다. 이후 선택적 방전 및 소거가 일어나게 함과 동시에 방전유지펄스를 이용하여 도 2와 같은 서브필드법에 의해 계조 제어를 행하여 소정의 화면을 표시한다.In other words, by applying a scan pulse having a predetermined scan voltage through the sustain electrode 4 and the scan electrode 3 to select a discharge cell group of the corresponding scan line and at the same time having a predetermined data voltage at the data electrode 2. A data pulse is applied to cause selective discharge and erase. Thereafter, selective discharge and erasing occur, and gray level control is performed by using the discharge holding pulses by the subfield method as shown in FIG. 2 to display a predetermined screen.
도 2는 PDP의 일반적인 서브필드 구동 방식을 나타낸 설명도이다.2 is an explanatory diagram showing a general subfield driving method of a PDP.
PDP에서 현실적으로 다계조 구현을 위하여 한 프레임(frame) 화면을 다수개의 서브필드 화면으로 나누어 표시한다. 상기 각 서브필드 화면은 리셋구간과 어드레스구간과 유지방전구간으로 구성되는 데, 그 중 리셋구간과 어드레스구간은 서브필드마다 모두 동일하게 할당되어 있으나, 유지방전구간은 어드레스 구간에 표시되는 디지털 화상 데이터의 비트 가중치에 따라 서로 다르게 할당되어 있어 눈의 적분효과를 이용한 각 서브필드의 조합으로 화상의 다계조 구현을 가능하게 한다.In order to realize multi-gradation in the PDP, one frame screen is divided into a plurality of subfield screens. Each of the subfield screens includes a reset section, an address section, and a sustain discharge section. Among them, the reset section and the address section are all identically assigned to each subfield, but the sustain discharge section is a bit of the digital image data displayed in the address section. Since they are differently assigned according to weights, multi-gradation can be realized by combining each subfield using the integration effect of the eyes.
도면에서는 다계조표시의 일례로서 256 계조 표시를 할 경우의 구동 방법을 나타내고 있다. 상기 도 2에서 한 프레임은 8개의 서브필드(SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8)로 구분되어 있다. 이들 서브필드(SF1 내지 SF8)에서는 리셋 구간과 어드레스 구간은 기본적으로 모두 같은 길이이지만, 유지 방전 구간의 길이는 각각 1(20):2(21):4(22):8(23):16(24):32(25):64(26):128(27)의 비율로 되어 있다. 따라서, 한 프레임 내에서 점등시키는 서브필드를 적절히 선택함으로써 0으로부터 255까지의 256단계의 휘도가 다른 계조를 실현할 수 있다. 예를 들어, 1계조 일때는 20, 즉 첫번째 서브필드(SF1)의 유지 방전 구간만 사용하고, 100계조 일때는 세번째, 여섯번째, 일곱번째 서브필드(SF3, SF6, SF7)의 유지 방전 구간만 사용하며 256계조 구현 시에는 8개의 모든 서브필드의 유지 방전 구간을 사용한다.The drawing shows a driving method in the case of displaying 256 gradations as an example of multi gradation display. In FIG. 2, one frame is divided into eight subfields SF1, SF2, SF3, SF4, SF5, SF6, SF7, SF8. In these subfields SF1 to SF8, the reset period and the address period are basically the same length, but the length of the sustain discharge period is 1 (2 0 ): 2 (2 1 ): 4 (2 2 ): 8 (2 3 ): 16 (2 4 ): 32 (2 5 ): 64 (2 6 ): 128 (2 7 ). Therefore, by appropriately selecting the subfields to be lit in one frame, it is possible to realize gray levels having different luminance in 256 steps from 0 to 255. For example, in one gradation, only 0 is used , that is, the sustain discharge section of the first subfield SF1, and in the 100 gradation, the sustain discharge section of the third, sixth, and seventh subfields SF3, SF6, SF7. When using 256 gray levels, sustain discharge intervals of all eight subfields are used.
도 3은 종래 PDP의 구동방법에 따른 구동전압 파형도이다.3 is a waveform diagram of a driving voltage according to a conventional driving method of a PDP.
도면에 도시된 바와 같이, 리셋구간에서 ① 펄스를 인가하여 주사전극(3)과 유지전극(4) 사이에 프라이밍 방전을 일으켜 역극성의 벽전하를 유전체층에 형성하고, 완만한 커브를 가지는 ②의 소거펄스를 인가하여 ① 펄스 인가 시 형성된 벽전하를 방전공간으로 개방시켜 하전입자와 여기입자가 생기도록 한다. 다음으로, 어드레스 구간에서 ③의 주사펄스 및 ④의 데이터펄스를 인가하여 기입 및 소거 방전을 일으켜 역극성의 벽전하를 유전체에 형성 및 제거한다. 마지막으로, 유지방전구간에서 방전유지전압 펄스 ⑤를 교번 인가하여 기입 및 소거 방전에서 생성된 전압과 중첩하여 유지방전한다.As shown in the figure, in the reset section, a pulse is applied to generate priming discharge between the scan electrode 3 and the sustain electrode 4 to form a wall charge of reverse polarity in the dielectric layer, and By applying the erasing pulse ① ① open the wall charges formed when the pulse is applied to the discharge space to generate charged particles and excitation particles. Next, in the address period, a scan pulse of? And a data pulse of? Are applied to cause write and erase discharges to form and remove wall charges of reverse polarity in the dielectric. Finally, in the sustain discharge section, the discharge sustain voltage pulse? Is alternately applied to sustain discharge by overlapping the voltage generated in the write and erase discharges.
상기와 같이 이루어지는 종래의 PDP 구동 방법은, 프라이밍 효과를 이용한 어드레스 구간의 기입 및 소거 방전 방식에 있어서 프라이밍 방전이 일어난 이후 방전 공간에 개방된 전자, 이온들을 이용하는데 있어 전자의 기입 방전은 하나의 프레임에 있어 일정한 기입방전시간이 필요함으로써, 대화면, 고해상도의 경우는 전체 시간에 대해 기입방전 시간이 비례하여 증가하고, 후자의 소거 방전은 소거 방식으로 인한 소거 구간 감소로 대화면, 고해상도에 대응 가능하나 프라이밍 방전에 의한 블랙레벨(black level)로 인하여 전체적인 화면의 콘트라스트(contrast) 저하가 발생하게 된다.In the conventional PDP driving method as described above, in the writing and erasing discharge scheme of the address interval using the priming effect, the write discharge of the electrons is performed in one frame by using the electrons and ions opened in the discharge space after the priming discharge occurs. In this case, the write discharge time is increased proportionally to the total time in the large screen and the high resolution, and the latter erase discharge can cope with the large screen and the high resolution due to the reduction of the erase period due to the erase method. Due to the black level caused by the discharge, the overall contrast decreases.
여기서, 기입 및 소거 방전을 위한 어드레스 구간은 주사전극수(N) 및 각 주사전극마다의 기입 전압펄스 폭(Tpw)에 의해 N×Tpw로 정의된다. 따라서, 한 프레임을 구성하는 서브필드의 수를 F라고 한다면, 한 프레임에 대한 전체 어드레스 구간 Tw는 아래 수학식 1과 같이 표현된다.Here, the address period for the write and erase discharges is defined as N × Tpw by the number of scan electrodes N and the write voltage pulse width Tpw for each scan electrode. Therefore, if the number of subfields constituting one frame is F, the entire address section Tw for one frame is expressed by Equation 1 below.
즉, 종래의 3전극형 면방전 PDP의 구동 방법에서 휘도 저하가 없는 대화면, 고해상도를 구현하기 위해서는 적어도 전체 어드레스 구간(Tw)을 확보하여야 하나, 대화면, 고해상도의 경우 주사라인 및 데이터 라인의 증가로 전체 어드레스 구간(Tw)이 증가함으로써, 증가한 어드레스 구간에 비해 상대적으로 유지방전구간이 줄어들게 되어 결과적으로 표시 휘도가 저하된다. 특히 매 서브필드마다 전체 방전셀을 대상으로 프라이밍을 할 경우 더욱 이러한 문제가 가중되게 된다.That is, in the conventional method of driving a three-electrode type surface discharge PDP, at least the entire address section Tw must be secured to implement a large screen without high luminance and high resolution. As the entire address section Tw increases, the sustain discharge section decreases relative to the increased address section, resulting in a decrease in display brightness. In particular, when priming the entire discharge cells in every subfield, this problem is further exacerbated.
또한, 전체 어드레스 구간(Tw)을 감소시키기 위해 소거 방식의 어드레싱을 사용하게 되면, 대화면, 고해상도 및 다계조가 가능하게 되나 프라이밍 방전으로 인한 블랙레벨로 인하여 전체적인 화면의 콘트라스트가 저하되는 문제가 있다.In addition, when the erasing addressing method is used to reduce the entire address period Tw, a large screen, high resolution, and multi-gradation are possible, but there is a problem that the overall screen contrast is reduced due to the black level due to the priming discharge.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로써, 단위 프레임의 전반적인 어드레스 구간(Tw)을 줄여 휘도 저하를 방지하고, 기입 방전을 이용하여 전체적인 콘트라스트 저하를 방지하는 PDP의 구동 방법을 제공하는데 그 목적이 있다.The present invention has been proposed in order to solve the above problems of the prior art, and the driving of the PDP to reduce the overall address interval (Tw) of the unit frame to prevent the luminance degradation, and to prevent the overall contrast degradation by using the write discharge The purpose is to provide a method.
도 1은 일반적인 3전극 면방전 PDP의 전극 배치도.1 is an electrode layout of a typical three-electrode surface discharge PDP.
도 2는 PDP의 일반적인 서브필드 구동 방식을 설명하기 위한 도면.2 is a view for explaining a general subfield driving method of the PDP.
도 3은 종래 PDP의 구동방법에 따른 구동전압 파형도.3 is a waveform diagram of a driving voltage according to a conventional driving method of a PDP.
도 4는 본 발명의 일실시예에 따른 PDP의 서브필드 구동 방식을 설명하기 위한 도면.4 is a diagram illustrating a subfield driving method of a PDP according to an embodiment of the present invention.
도 5는 상기 본 발명의 구동 방법을 설명하기 위한 전체 PDP 블록도.5 is an overall PDP block diagram for explaining the driving method of the present invention.
도 6은 본 발명의 다른 실시예에 따른 PDP 구동 방식을 설명하기 위한 도면.6 is a view for explaining a PDP driving method according to another embodiment of the present invention.
도 7은 본 발명의 또다른 실시예에 따른 PDP 구동 방식을 설명하기 위한 도면.7 is a view for explaining a PDP driving method according to another embodiment of the present invention.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 플라즈마 디스플레이 패널 상에 다계조 화상을 표시하기 위하여 유지 방전 구간이 각각 20:21:22:… 2x-1비율로 할당된 X개의 서브필드(SF1, SF2, …, SFX)를 정해진 시간 동안 셀 단위로 선택 조합하여 한 프레임 화면을 구성하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 X개의 서브필드 내 어드레스 구간에서 서브필드별로 기입 방전 방식 또는 소거 방전 방식으로 선택적인 방전 구동을 수행하여 상기 프레임 전체의 어드레스 구간을 줄이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법이 제공된다.According to an aspect of the present invention for achieving the above object, in order to display a multi-gradation image on the plasma display panel, the sustain discharge intervals are each 0 0 : 2 1 : 2 2 ... A method of driving a plasma display panel in which a frame screen is configured by selecting and combining X subfields SF1, SF2, ..., SFX allocated at a ratio of 2 x-1 for a predetermined time period in a cell unit, wherein the X subfields are configured. A method of driving a plasma display panel is provided, wherein the address period of the entire frame is reduced by performing selective discharge driving for each subfield in an address period within a field by a write discharge method or an erase discharge method.
또한, 본 발명의 다른 측면에 따르면, 플라즈마 디스플레이 패널 상에 다계조 화상을 표시하기 위하여 유지 방전 구간이 각각 20:21:22:… 2x-1비율로 할당된 X개의 서브필드(SF1, SF2, …, SFX)를 정해진 시간 동안 셀 단위로 선택 조합하여 한 프레임 화면을 구성하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 프레임별로 기입 방전 방식 또는 소거 방전 방식으로 번갈아 선택적 방전 구동을 수행하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법이 제공된다.In addition, according to another aspect of the present invention, in order to display a multi-gradation image on the plasma display panel, the sustain discharge intervals are respectively set to 2 0 : 2 1 : 2 2 :... A method of driving a plasma display panel in which a frame screen is formed by selecting and combining X subfields (SF1, SF2, ..., SFX) allocated at a ratio of 2 x-1 for a predetermined time period in a cell unit, wherein the frame display method writes for each frame. A method of driving a plasma display panel is provided which alternately performs selective discharge driving in a discharge method or an erase discharge method.
또한, 플라즈마 디스플레이 패널 상에 다계조 화상을 표시하기 위하여 유지 방전 구간이 각각 20:21:22:… 2x-1비율로 할당된 X개의 서브필드(SF1, SF2, …, SFX)를 정해진 시간 동안 셀 단위로 선택 조합하여 한 프레임 화면을 구성하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 X개의 서브필드를 상기 유지 방전 구간에 따라 SF1, SF3, SF5, SF7, SF8, SF6, SF4 및 SF2 순으로 배치하고, 상기 SF1, SF3, SF5, SF6, SF4 및 SF2는 해당 서브필드의 어드레스 구간에서 기입 어드레스 방식으로 선택적 방전 구동을 수행하고, 상기 SF7, SF8은 해당 서브필드의 어드레스 구간에서 소거 어드레스 방식으로 선택적인 방전 구동을 수행하여 상기 프레임 전체의 어드레스 구간을 줄이는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법이 제공된다.In addition, in order to display a multi-gradation image on the plasma display panel, the sustain discharge periods are respectively set to 2 0 : 2 1 : 2 2 :. A method of driving a plasma display panel in which a frame screen is configured by selecting and combining X subfields SF1, SF2, ..., SFX allocated at a ratio of 2 x-1 for a predetermined time period in a cell unit, wherein the X subfields are configured. Fields are arranged in the order of SF1, SF3, SF5, SF7, SF8, SF6, SF4 and SF2 according to the sustain discharge period, and SF1, SF3, SF5, SF6, SF4 and SF2 are write addresses in the address period of the corresponding subfield. A selective discharge driving method and the SF7 and SF8 perform selective discharge driving by an erasing address method in an address section of a corresponding subfield to reduce an address section of the entire frame. This is provided.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.
일반적으로, 가스 방전 표시 패널은 상술한 바와 같이 선순차주사에 의해 방전셀을 선택함과 동시에 서브필드법에 의해 계조 제어를 수행하여, 원하는 화상 표시를 행하고 있다. 즉, 하나의 화면을 표시하기 위해서는 하나의 방전셀에서 최대 서브필드의 수만큼의 기입 방전 회수가 필요하게 된다. 여기서, 특히 표시화면영역이 큰 가스 방전 표시 패널에서는 짧은 시간에 확실하게 기입방전을 수행함으로써 결과적으로 휘도 영역을 나타내는 유지펄스구간을 길게 유지할 수 있게 된다. 이 때문에 방전전극이 노출된 직류구동형의 가스 방전표시 패널에서는 표시방전에 보조 방전을 이용하는 경우가 많으며, 또 일부의 방전전극이 유전체로 피복되어있는 교류형 가스방전표시 패널에서는 기입방전을 쉽게 하기 위하여 프라이밍 방전을 이용하고 있다.In general, as described above, the gas discharge display panel selects the discharge cells by linear sequential scanning and performs gradation control by the subfield method, thereby performing desired image display. That is, in order to display one screen, the number of write discharges is required for the maximum number of subfields in one discharge cell. Here, particularly in a gas discharge display panel having a large display screen area, the write discharge is reliably performed in a short time, and as a result, the sustain pulse section indicating the luminance area can be kept long. For this reason, auxiliary discharge is often used for display discharge in DC-driven gas discharge display panels with exposed discharge electrodes, and write discharge is easy for AC-type gas discharge display panels in which some discharge electrodes are covered with a dielectric. Priming discharge is used for this purpose.
이 프라이밍 방전은 방전을 일으키기 쉽게 하는 전자, 이온, 혹은 여기원자 및 분자를 방전셀 내에 공급하는 역할을 하고 있다. 여기서 방전은 확률적인 요인을 포함하고 있으며, 방전전극 간에 기입방전을 인가하기 시작해서부터 기입방전이 실제로 발생하기까지의 시간은 통계적으로 흩어져 있게 된다. 따라서, 소정 진폭의 기입방전을 위한 전압 펄스를 인가한 경우에 있어서 방전발생의 유무는 확률적이며, 해당 펄스의 폭이 넓을수록 방전이 발생할 확률이 높게 된다. 즉, 프라이밍 방전 직후, 얼마 간의 시간이 경과되지 않은 경우에는 기입방전을 위한 전압의 펄스폭이 짧아도 상관없으며, 프라이밍 방전 후 많은 시간이 경과하여 순차주사가 종료되어가는 시점에서는 정상적인 기입방전의 확률을 높이기 위해서 기입 방전 전압의 폭을 넓게 하지 않을 수 없다.The priming discharge serves to supply electrons, ions, or excitation atoms and molecules in the discharge cells to easily cause discharge. Here, the discharge includes a probabilistic factor, and the time from the start of applying the write discharge between the discharge electrodes to the actual occurrence of the write discharge is statistically scattered. Therefore, in the case of applying a voltage pulse for writing discharge of a predetermined amplitude, the presence or absence of discharge is probabilistic, and the wider the width of the pulse, the higher the probability of occurrence of discharge. That is, the pulse width of the voltage for the write discharge may be short if the period of time has not elapsed immediately after the priming discharge, and the probability of the normal write discharge at the time when the sequential scanning ends after a large period of time after the priming discharge has elapsed. In order to increase, the width of the write discharge voltage must be widened.
도 4는 본 발명의 일실시예에 따른 PDP의 서브필드 구동 방식을 나타낸 설명도로서, 도시된 바와 같이 각 서브필드별로 기입 또는 소거 어드레스 방식을 수행한다.4 is an explanatory diagram illustrating a subfield driving method of a PDP according to an embodiment of the present invention. As shown in FIG. 4, a write or erase address method is performed for each subfield.
우선, 16.7ms 시간 동안의 표시영역을 나타내는 하나의 프레임을 각기 다른 유지구간을 갖는 서브필드(SF1, SF2, SF3, SF4, …, SF7, SF8)로 분할 설정한다. 상기 각 서브필드의 어드레스 방식을 할당하는데 있어 각 계조의 낮은 부분을 담당하는 서브필드의 어드레스 방식을 펄스 폭을 작게 하여 해당 부분을 기입하는 기입 방식의 어드레스 방식을 할당하고, 계조의 상위 레벨을 담당하는 서브필드의 어드레스 방식을 소거 어드레스 방식으로 설정한다. 이때, 설정하는 순서는 계조의 최상위 레벨에 해당하는 서브필드 다음에 오는 서브필드를 기입 방식의 어드레스 방식으로 설정하는데, 이는 최상위 레벨의 유지방전구간에 발생한 입자들이 다른 서브필드에 비해 많이 남아 있기 때문에 어드레스 구간에서 소거 방전에 의한 소거 대상이 아닌 셀들이 유지방전구간에서 방전할 수 있는 확률이 높도록 하기 위해서이다.First, one frame representing the display area for 16.7 ms time is divided into subfields SF1, SF2, SF3, SF4, ..., SF7, SF8 having different sustain periods. In assigning the addressing method of each subfield, the addressing method of the subfield that handles the low portion of each grayscale is assigned the addressing method of the writing method of writing the corresponding portion with a small pulse width, and is responsible for the higher level of the grayscale. The address method of the subfield to be set is set to the erase address method. At this time, the setting order sets the subfields following the subfields corresponding to the highest level of the gray level in the addressing method of the writing method, since the particles generated in the sustain discharge section of the highest level remain more than other subfields. This is to increase the probability that cells which are not to be erased by the erase discharge in the interval can discharge in the sustain discharge section.
상기와 같이 본 발명은, 하위 계조에서는 펄스폭이 작은 기입 방식의 어드레스 방식을 사용하고, 상위 계조에서는 소거 방식의 어드레스 방식을 사용함으로써, 전체적인 어드레스 구간을 기입 방식만 쓰는 구동 방식에 비해 감소시키며, 소거 방식만 사용하는 구동방식에 비해 콘트라스트 저하, 휘도저하를 감소시킬 수 있다는 장점이 있다.As described above, the present invention uses the address method of the write method having a small pulse width in the lower gray level, and the address method of the erase method in the upper gray level, thereby reducing the overall address interval compared to the driving method using only the write method. Compared with the driving method using only the erasing method, there is an advantage in that contrast and brightness can be reduced.
도 5는 상기 본 발명의 구동 방법을 설명하기 위한 전체 PDP 블록도이다.5 is an overall PDP block diagram for explaining the driving method of the present invention.
전반적인 동작은 외부 비디오 신호, 동기 신호를 제어부(100)에 인가하여 각R(Red), G(Green), B(Blue) 데이터로 처리하여 플라즈마 디스플레이 패널의 데이터 드라이버 블록(110)으로 전송하고, 동기 신호에 동기되어 주사 전극 구동부(120), 유지전극 구동부(130)를 제어하는 전극 제어부(140)를 구동한다. 이때, 제어부(100)는 설정해 둔 서브필드 양식 및 어드레스 방식에 응답하여 데이터 드라이브 블록(110)으로 반전 제어 신호를 출력하고, 전극 제어부(140)는 주사 전극 구동부(120) 및 유지전극 구동부(130)로 어드레스 방식 절환신호, 즉 소거/기입 절환 신호를 출력한다.The overall operation is to apply an external video signal, a synchronization signal to the control unit 100 to process each of the red (R), G (Green), B (Blue) data to transmit to the data driver block 110 of the plasma display panel, The electrode controller 140 controls the scan electrode driver 120 and the sustain electrode driver 130 in synchronization with the synchronization signal. At this time, the control unit 100 outputs the inversion control signal to the data drive block 110 in response to the set subfield form and address method, and the electrode control unit 140 is the scan electrode driver 120 and the sustain electrode driver 130. Outputs an address type switching signal, i.e., an erase / write switching signal.
즉, 서브필드의 어드레스 방식이 소거 방식일 경우에는 소거 방식으로 절환하도록 소거 절환 신호를 주사전극 구동부(120) 및 유지전극 구동부(130)로 출력하고, 데이터 드라이버 블록(110)으로는 서브필드의 데이터를 반전하도록 반전 제어 신호를 출력함으로써 구현가능하다.That is, when the address method of the subfield is the erase method, the erase switch signal is output to the scan electrode driver 120 and the sustain electrode driver 130 so as to switch to the erase method, and the data driver block 110 outputs the erase switch signal. It is feasible by outputting an inversion control signal to invert the data.
도 6은 본 발명의 다른 실시예에 따른 PDP 구동 방식을 설명하기 위한 도면이다.6 is a view for explaining a PDP driving method according to another embodiment of the present invention.
도면에서, 본 발명의 다른 실시예에 따른 PDP 구동방법은 어드레스 구간에서의 기입 어드레스 방식 및 소거 어드레스 방식을 프레임 별로 설정하여 구동한다. 도면에서, 인터레이스 방식으로 홀수 프레임은 기입 어드레스 방식으로 구동하고, 짝수 프레임은 소거 어드레스 방식으로 구동하여 두 개의 프레임을 합하였을 때 최종 어드레스 구간을 단축하여 대화면, 고해상도의 구동이 가능하도록 한다.In the drawing, the PDP driving method according to another embodiment of the present invention sets and drives the write address method and the erase address method in the address period for each frame. In the figure, the odd frames are driven by the write address method by the interlacing method, and the even frames are driven by the erasure address method so that the final address section is shortened when two frames are combined to enable driving of a large screen and high resolution.
도 7은 본 발명의 또다른 실시예에 따른 PDP 구동 방식을 설명하기 위한 도면이다.7 is a view for explaining a PDP driving method according to another embodiment of the present invention.
도면에서, 해당 서브필드의 배열 순서에 있어서 프레임의 첫번째 서브필드에 유지구간이 가장 짧은 서브필드(SF1)를 배치하고 여덟번째 서브필드에 SF1의 유지구간보다 그다음으로 긴 유지구간을 가지는 서브필드(SF2)를 배치한다. 그리고, 프레임의 두번째 서브필드에 그다음으로 긴 유지구간을 가지는 서브필드(SF3)를 배치한다. 이러한 서브필드의 유지구간에 따라 SF1, SF3, SF5, SF7, SF8, SF6, SF4, SF2 순으로 배열하고, 직전 유지구간이 가장 긴 서브필드(SF6)에서 프라이밍 방전을 실시하도록 하며, 각 서브필드 내에서의 기입 방전의 펄스폭은 해당 서브필드의 유지펄스의 증가와 비례하여 기입 방전의 펄스폭을 증가시킨다. 그리고, 어드레스 방식 설정 시에는 프라이밍 방전을 실시한 후에는 기입 어드레스 방식을 사용하고, 유지구간이 일정구간 이상되는 서브필드부터는 소거 어드레스 방식을 사용한다. 예를들어, 도면에 도시된 바와 같이 SF1, SF3, SF5, SF6, SF4 및 SF2는 기입 어드레스 방식을 사용하고, 유지구간이 긴 나머지 서브필드 SF7, SF8은 소거 어드레스 방식을 사용한다.In the drawing, the subfield SF1 having the shortest sustaining period is disposed in the first subfield of the frame in the arrangement order of the corresponding subfields, and the subfield having the next longer sustaining period than the sustaining period of SF1 in the eighth subfield. SF2) is arranged. Then, the subfield SF3 having the next longest sustain period is arranged in the second subfield of the frame. The subfields are arranged in order of SF1, SF3, SF5, SF7, SF8, SF6, SF4, SF2 according to the sustain period of the subfield, and the priming discharge is performed in the subfield SF6 having the longest sustain period. The pulse width of the write discharge in the circuit increases the pulse width of the write discharge in proportion to the increase of the sustain pulse of the corresponding subfield. When the address method is set, the write address method is used after the priming discharge is performed, and the erase address method is used from the subfield where the sustain period is longer than a certain period. For example, as shown in the figure, SF1, SF3, SF5, SF6, SF4 and SF2 use the write address method, and the remaining subfields SF7 and SF8 with a long sustain period use the erase address method.
이와 같이, 본 발명의 또다른 실시예에 따른 PDP 구동 방식에서는 프라이밍 방전을 전 필드에 걸쳐 수행하지 않아도 되고, 기입 및 소거 어드레스 방식을 혼용함으로써 프라이밍 방전 구간과 소거 방식에 의한 여분의 어드레스 구간이 발생하게 되어 대화면, 고해상도를 구현할 수 있으며, 또한 프라이밍 방전 횟수가 한 프레임 내에서 큰 폭으로 감소하게 되어 전체 화면의 블랙레벨 감소 즉, 콘트라스트 향상을 얻게 된다.As described above, in the PDP driving method according to another embodiment of the present invention, priming discharge does not need to be performed over all the fields, and a mixture of the write and erase address methods generates a priming discharge period and an extra address period due to the erase method. As a result, a large screen, high resolution can be realized, and the number of priming discharges is greatly reduced in one frame, thereby reducing the black level of the entire screen, that is, increasing the contrast.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상기와 같이 이루어지는 본 발명은, PDP의 한 프레임을 구성하는 서브필드별로 기입 어드레스 방식 및 소거 어드레스 방식을 혼용하여 어드레싱함으로써 전체 어드레스 구간을 줄여 휘도 저하를 방지하고, 기입 방전을 통한 전체 화면의 블랙레벨을 줄여 화면의 콘트라스트를 개선할 수 있는 효과가 있다.According to the present invention as described above, by addressing the write address method and the erase address method for each subfield constituting one frame of the PDP, the entire address section is reduced to prevent luminance degradation and the black level of the entire screen through the write discharge. By reducing the contrast, the screen contrast can be improved.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024963A KR100353679B1 (en) | 1999-06-28 | 1999-06-28 | Method for driving plasma display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990024963A KR100353679B1 (en) | 1999-06-28 | 1999-06-28 | Method for driving plasma display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004336A KR20010004336A (en) | 2001-01-15 |
| KR100353679B1 true KR100353679B1 (en) | 2002-09-26 |
Family
ID=19596416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990024963A KR100353679B1 (en) | 1999-06-28 | 1999-06-28 | Method for driving plasma display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100353679B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100378622B1 (en) * | 2001-02-09 | 2003-04-03 | 엘지전자 주식회사 | Method and Apparatus for Driving Plasma Display Panel Using Selective Write And Selective Erase |
| JP4633920B2 (en) * | 2000-12-14 | 2011-02-16 | 株式会社日立製作所 | Display device and display method |
| EP1329869A1 (en) * | 2002-01-16 | 2003-07-23 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for processing video pictures |
| KR20040006577A (en) * | 2002-07-12 | 2004-01-24 | 엘지전자 주식회사 | METHOD Of DRIVING PLASMA DISPLAY PANEL |
| KR100708851B1 (en) * | 2005-06-01 | 2007-04-17 | 삼성에스디아이 주식회사 | Plasma display device and driving method thereof |
-
1999
- 1999-06-28 KR KR1019990024963A patent/KR100353679B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004336A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0903718B1 (en) | AC plasma display panel and method of driving the same | |
| KR100743085B1 (en) | Plasma display apparatus | |
| JPH10247456A (en) | Plasma display panel, plasma display device, and driving method for plasma display panel | |
| KR100719084B1 (en) | Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof | |
| JP4089759B2 (en) | Driving method of AC type PDP | |
| JP3511457B2 (en) | Driving method of PDP | |
| KR100353679B1 (en) | Method for driving plasma display panel | |
| KR100251154B1 (en) | Ac plasma display apparatus and method for driving panel of the same | |
| KR100310464B1 (en) | Driving method of plasma display panel in surface discharge type | |
| KR100260943B1 (en) | Quad-electrode plasma display device and its driving method | |
| KR100237212B1 (en) | Plasma display device and driving method of three electrodes surface discharge | |
| KR19980046358A (en) | Plasma Display Panel Structure and Its Driving Method | |
| KR100260254B1 (en) | Plasma display panel driving method | |
| KR100251149B1 (en) | Driving method for three electrodes surface discharge plasma display panel | |
| KR100340075B1 (en) | Plasma display panel and driving method thereof | |
| KR100297433B1 (en) | Method of driving PDP | |
| KR100287730B1 (en) | Method for driving three-electrodes surface discharge plasma display panel | |
| KR100237213B1 (en) | Triple-electrode surface discharge plasma display panel | |
| KR100267545B1 (en) | Method of driving three-electrode surface-discharge plasma display panel | |
| KR100646319B1 (en) | Plasma Display Apparatus and Driving Method thereof | |
| KR20040017556A (en) | Plasma display panel and driving method thereof | |
| KR100441105B1 (en) | Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field | |
| KR20010046352A (en) | Method for driving plasma display panel | |
| KR20010004123A (en) | Method for driving plasma display panel | |
| KR20020037519A (en) | Method for driving plasma display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |