KR100250691B1

KR100250691B1 - Method for forming static random access memory cell

Info

Publication number: KR100250691B1
Application number: KR1019960038102A
Authority: KR
Inventors: 권성우; 남종완
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1996-09-03
Filing date: 1996-09-03
Publication date: 2000-04-01
Also published as: KR19980019857A

Abstract

PURPOSE: A method for manufacturing an SRAM(Static Random Access Memory) cell is provided to perform stable an operation of a cell by improving a cell ratio without increasing a size of cell. CONSTITUTION: A driving transistor and an access transistor are formed on an upper portion of a semiconductor substrate(1). An interlayer dielectric(5) is formed on the substrate(1). A contact hole for exposing the source region of the driving transistor and a contact hole for exposing the drain region of the access transistor are formed by etching selectively the interlayer dielectric(5). An ion implantation process is performed to a source region of the driving transistor and a drain region of the access transistor in order to reduce a resistance.

Description

[0001] The present invention relates to a static random access memory cell,

본 발명은 스태틱 랜덤 억세스 메모리(static random access memory cell; SRAM) 셀의 제조 방법에 관한 것으로, 특히 콘택 플러그(contact plug) 이온주입을 실시하여 SRAM의 셀비(cell ratio)를 개선시키는 방법에 관한 것이다.The present invention relates to a method of manufacturing a static random access memory cell (SRAM) cell, and more particularly, to a method of improving the cell ratio of an SRAM by performing contact plug ion implantation .

SRAM 셀에서 셀비는 셀의 안정성을 나타내는 중요한 변수이다. 일반적으로 셀비는 구동 트랜지스터(driver transistor)의 폭을 증가시킴으로써 향상시킬 수 있다. 그러나 소자의 선폭이 줄어들고 셀의 크기가 줄어드는 것이 소자의 경쟁력과 직결되는 문제이므로 구동 트랜지스터의 폭만을 늘리는 것은 바람직하지 않다.In SRAM cells, cell ratio is an important variable indicating cell stability. In general, the cell ratio can be improved by increasing the width of the driver transistor. However, since the line width of the device is reduced and the size of the cell is reduced, it is difficult to directly increase the width of the driving transistor.

본 발명은 SRAM 셀의 구동 트랜지스터의 폭이나 셀의 크기를 증가시키지 않고 Vss 콘택 형성 후 콘택 플러그 이온주입을 실시하여 구동 트랜지스터의 소오스 영역의 저항을 낮추어 줌으로써 구동 트랜지스터의 포화전류를 증가시킬 수 있도록 한 SRAM셀의 제조 방법을 제공하는데 그 목적이 있다.The present invention can increase the saturation current of the driving transistor by reducing the resistance of the source region of the driving transistor by performing the contact plug ion implantation after forming the Vss contact without increasing the width or the cell size of the driving transistor of the SRAM cell And an object of the present invention is to provide a method of manufacturing an SRAM cell.

도1a는 SRAM 셀의 단면도,1A is a cross-sectional view of an SRAM cell,

도2a 내지 도2e는 본 발명의 일실시예에 의한 SRAM 셀의 제조 방법을 도시한 공정 순서도.FIGS. 2A to 2E are process flow diagrams illustrating a method of manufacturing an SRAM cell according to an embodiment of the present invention. FIG.

상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판에 구동 트랜지스터 및 억세스 트랜지스터를 형성하는 제1 단계; 및 저항을 감소시키기 위하여, 상기 구동 트랜지스터의 소오스 영역 및 상기 억세스 트랜지스터의 드레인 영역에 불순물을 이온주입하는 제2 단계를 포함하는 스태틱 랜덤 억세스 메모리 셀의 제조 방법을 제공한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: forming a driving transistor and an access transistor on a semiconductor substrate; And a second step of implanting impurities into the source region of the driving transistor and the drain region of the access transistor in order to reduce the resistance and the resistance.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

SRAM 셀은 크게 구동 트랜지스터와 억세스 트랜지스터(access transistor)로 구성된다. 도1a에 SRAM 셀의 구동 트랜지스터와 억세스 트랜지스터의 단면을 도시하였다. 일반적으로 셀비는 (W/L)_{driver TR}/(W/L)_{access TR}이므로 트랜지스터의 폭(W)과 길이(L)가 고정된 상태에서는 셀비가 어느 정도는 결정된다고 볼 수 있다.The SRAM cell is largely composed of a driving transistor and an access transistor. 1A shows a cross section of a driving transistor and an access transistor of an SRAM cell. Generally, the cell ratio is (W / L) _{driver TR} / (W / L) _{access TR,} so the cell ratio is determined to some extent when the width W and length L of the transistor are fixed.

본 발명에서는 이와 같은 셀비를 콘택 플러그 이온주입을 실시함으로써 개선한다. 즉, 본 발명은 구동 트랜지스터의 폭이나 셀의 크기를 증가시키지 않고 드레인 영역과 소오스 영역이 포화전류에 미치는 영향이 서로 다르다는 점을 이용하여 콘택을 통한 플러그 이온주입을 실시함으로써 셀비를 개선시킨다.In the present invention, such a cell ratio is improved by performing contact plug ion implantation. That is, the present invention improves the cell ratio by performing the plug ion implantation through the contact using the fact that the influence of the drain region and the source region on the saturation current is different from each other without increasing the width or cell size of the driving transistor.

도2a 내지 도2e에 본 발명의 일실시예에 의한 SRAM 셀의 제조 방법을 공정 순서에 따라 도시하였다. 먼저 도2a와 같이 반도체 기판(1) 상에 게이트 절연막(도시하지 않음)과 게이트(2)를 형성하고 예컨대 n형 불순물의 이온주입에 의해 기판 소정 영역에 소오스 및 드레인 영역(3, 3A, 3B)을 형성함으로써 SRAM 셀의 억세스 트랜지스터 및 구동 트랜지스터를 형성한다. 도2a에서 참조부호 '3A'는 억세스 트랜지스터의 드레인이고, '3B'는 구동 트랜지스터의 소오스가 된다. 그리고, 참조부호 '4'는 스페이서를 나타낸다.2A through 2E illustrate a method of manufacturing an SRAM cell according to an embodiment of the present invention in accordance with a process sequence. 2A, a gate insulating film (not shown) and a gate 2 are formed on a semiconductor substrate 1, and source and drain regions 3, 3A and 3B (not shown) are formed in predetermined regions of the substrate by ion implantation of n-type impurities, ) To form the access transistor and the driving transistor of the SRAM cell. In FIG. 2A, '3A' is the drain of the access transistor and '3B' is the source of the driving transistor. Reference numeral '4' denotes a spacer.

이어서, 도2b에 도시한 바와 같이 기판 전면에 층간절연막(5)으로서, 예컨대 산화막을 형성한 후, 도2c에 도시한 바와 같이 상기 층간절연막(5) 상에 포토레지스트를 도포하고 이를 선택적으로 노광 및 현상하여 소정의 콘택 마스크(6)를 형성한다.Then, as shown in FIG. 2B, an oxide film is formed as an interlayer insulating film 5 on the entire surface of the substrate. Then, as shown in FIG. 2C, a photoresist is coated on the interlayer insulating film 5 and selectively exposed And developed to form a predetermined contact mask 6.

다음에 도2d에 도시된 바와 같이 상기 콘택 마스크(6)를 마스크로 이용하여 상기 층간절연막(5)을 식각하여 억세스 트랜지스터의 드레인(3A) 및 구동 트랜지스터의 소오스(B)를 각각 노출시키는 비트라인 콘택을 위한 콘택홀(7A) 및 Vss 콘택을 위한 콘택홀(7B)을 각각 형성한다.2D, the interlayer insulating film 5 is etched using the contact mask 6 as a mask to expose the drain 3A of the access transistor and the source B of the driving transistor, A contact hole 7A for the contact and a contact hole 7B for the Vss contact, respectively.

이어서, 도2e에 도시된 바와 같이 상기 콘택홀(7A, 7B)을 통해 N형 불순물로서, 예컨대 인(phosphorous)을 30 KeV 내지 40 KeV의 에너지, 1E14㎝^-2내지 1E15㎝^-2의 조건으로 억세스 트랜지스터의 드레인(3A) 및 구동 트랜지스터의 소오스(3B)에 이온주입한다.Then, as shown in FIG. 2E, phosphorus is implanted as an N-type impurity through the contact holes 7A and 7B under the condition of an energy of 30 KeV to 40 KeV and a phosphorus concentration of 1E14 cm ^-2 to 1E15 cm ^-2 And ions are implanted into the drain 3A of the access transistor and the source 3B of the driving transistor.

이와 같이 구동 트랜지스터의 소오스에 n형 불순물을 이온주입하면 소오스 저항이 감소되고 구동 트랜지스터의 포화전류가 증가함으로써 셀비가 개선된다. 한편, 상술한 바와 같이 플러그 이온주입이 Vss 콘택 및 비트라인 콘택에 동시에 행해질지라도 리드시에 비트라인 콘택은 SRAM 셀에서 억세스 트랜지스터의 드레인 영역에 해당되므로 억세스 트랜지스터의 포화전류의 증가가 크지 않아 셀비는 개선된다.As described above, when the n-type impurity is ion-implanted into the source of the driving transistor, the source resistance is reduced and the saturation current of the driving transistor is increased, thereby improving the cell ratio. On the other hand, since the bit line contact corresponds to the drain region of the access transistor in the SRAM cell at the time of reading, even if the plug ion implantation is performed simultaneously in the Vss contact and the bit line contact as described above, the increase in saturation current of the access transistor is not large, Improvement.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be apparent to those of ordinary skill in the art.

본 발명에 의하면, 구동 트랜지스터의 폭이나 셀의 크기를 증가시키지 않고 셀비를 개선시킬 수 있으므로 작은 셀 크기에서 안정적인 셀 동작을 구현할 수 있다.According to the present invention, the cell ratio can be improved without increasing the width or the size of the driving transistor, so that a stable cell operation can be realized in a small cell size.

Claims

A method for fabricating a static random access memory cell,

A first step of forming a driving transistor and an access transistor on a semiconductor substrate; And

A second step of implanting impurities into the source region of the driving transistor and the drain region of the access transistor to reduce the resistance,

Wherein the step of forming the static random access memory cell comprises the steps of:

The method according to claim 1,

After the first step,

A third step of forming an interlayer insulating film on the semiconductor substrate on which the driving transistor and the access transistor are formed; And

And forming a contact hole exposing a source region of the driving transistor and a contact hole exposing a drain region of the access transistor by selectively etching the interlayer insulating film. &Lt; / RTI >