KR100246780B1 - Method of forming spin on glass layer - Google Patents
Method of forming spin on glass layer Download PDFInfo
- Publication number
- KR100246780B1 KR100246780B1 KR1019960050628A KR19960050628A KR100246780B1 KR 100246780 B1 KR100246780 B1 KR 100246780B1 KR 1019960050628 A KR1019960050628 A KR 1019960050628A KR 19960050628 A KR19960050628 A KR 19960050628A KR 100246780 B1 KR100246780 B1 KR 100246780B1
- Authority
- KR
- South Korea
- Prior art keywords
- spin
- glass
- film
- glass film
- metal wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 고속 코팅 방법과 소성(curing)시의 리-플로우(re-flow)특성을 이용하여 하층 금속 배선 윗부분의 스핀 온 글라스(Spin On Glass)막의 두께를 줄이고, 후속 공정인 상층 금속 배선의 매립을 용이하게 하는 형상(profile)으로 변화시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 스핀 온 글라스막 형성 방법이 기술된다.The present invention reduces the thickness of the spin-on-glass film on the upper layer metal wiring by using the high-speed coating method and the re-flow characteristic at the time of curing, A method of forming a spin-on glass film of a semiconductor element capable of improving the reliability of a device by changing the profile to facilitate embedding is described.
Description
본 발명은 반도체 소자의 스핀 온 글라스(Spin-On Glass;SOG)막 형성 방법에 관한 것으로, 특히 고속 코팅 방법과 소성(curing)시의 리-플로우(re-flow)특성을 이용하여 하층 금속 배선 윗부분의 스핀 온 글라스(Spin On Glass)막의 두께를 줄이고, 후속 공정인 상층 금속 배선의 매립을 용이하게 하는 형상(profile)으로 변화시켜 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 스핀 온 글라스막 형성 방법에 관한 것이다.The present invention relates to a method of forming a spin-on glass (SOG) film of a semiconductor device, and more particularly, to a method of forming a spin-on- On-glass film formation of a semiconductor element which can reduce the thickness of the upper spin-on glass film and improve the reliability of the device by changing the profile to facilitate the filling of the upper layer metal wiring in the subsequent process ≪ / RTI >
반도체 소자의 제조 공정에 사용되는 스핀 온 글라스막은 용액이 갖는 점성도로 평탄화를 이루어 주며, 회전 도포후 경화 및 소성을 거치면서 고분자화 되어 절연막의 역할을 한다. 스핀 온 글라스막은 크게 유기계와 무기계로 나뉘며 고분자의 화학 분자 구조와 용매의 종류에 따라 각기 다른 특성을 나타낸다.The spin-on-glass film used in the manufacturing process of a semiconductor device is planarized by the viscosity of the solution, and polymerized while being hardened and baked after spin coating to serve as an insulating film. Spin-on-glass films are divided into organic and inorganic materials, and they exhibit different properties depending on the chemical molecular structure of the polymer and the type of solvent.
유기계에서는 메틸(-CH3) 그룹을 많이 함유할수록 경화 및 소성시 리-플로우 되는 특성을 가져 평탄화 특성은 좋으나, 후속 공정인 비아홀 형성시 노출되는 스핀 온 글라스막의 메틸 그룹이 감광막 제거에 사용하는 산소 플라즈마에 의해 식각 되어 비아홀 측벽의 휨(bowing)현상을 유발시켜 금속의 층덮힘을 나쁘게 하고, 단락까지 유발시킨다. 무기계 스핀 온 글라스막은 메틸 그룹을 함유하지는 않으나 수분 흡수가 심하고 균열(crack)이 발생하기 쉬운 특성을 가지고 잇다.In the organic system, the more the methyl (-CH 3 ) group is contained, the better the planarization property due to the curing and sintering-flow characteristics. However, the methyl group of the spin- on glass film exposed in the subsequent process of forming a via- It is etched by the plasma to cause a bowing phenomenon of the side wall of the via hole, thereby deteriorating the layer covering of the metal and causing a short circuit. The inorganic spin-on glass film does not contain a methyl group but has a characteristic of being highly water-absorbing and crack-prone.
또한 유기계 스핀 온 글라스막은 소성 후에도 완전히 증발하지 않은 휘발성 물질이 남게 되고, 이로 인하여 막은 그 구조가 치밀하지 못하고 친수성의 막질 때문에 수분 흡수 및 방출이 빈번히 일어나게 된다. 이로 인해 스핀 온 글라스막 상부에 형성되는 금속층 또는 보호막의 터짐을 유발하고, 비아홀 하부의 금속층이 산화되어 금속 배선의 자체 저항이 증가하고, 배선 불량을 유발하여 소자의 신뢰성이 저하된다. 또한 방출된 수분은 산화막과 실리콘 기판 사이에 존재하는 실리콘의 미결합부분에 결합하여 핫 캐리어(hot carrier)효과 및 필드 인버전(field inversion)을 일으키며 전기적 특성을 저히사키는 원인이 된다.In addition, organic spin-on-glass films remain volatile materials that have not completely evaporated even after firing. As a result, the film is not densely structured and moisture absorption and release occur frequently due to the hydrophilic film quality. This causes breakage of the metal layer or the protective film formed on the spin-on-glass film, and the metal layer under the via hole is oxidized, thereby increasing the self-resistance of the metal wiring and causing wiring failure, thereby lowering the reliability of the device. In addition, the released moisture binds to the unbonded portion of the silicon existing between the oxide film and the silicon substrate, causing a hot carrier effect and a field inversion, thereby causing the electric characteristics to deteriorate.
따라서, 스핀 온 글라스막은 평탄도 특성에 크게 저해되지 않는다면 패턴의 홈에만 채워지고, 패턴의 윗부분에서는 최소량만 남아 있도록 하는 것이 가장 이상적이라 하겠다.Therefore, it is ideal that the spin-on glass film is only filled in the groove of the pattern unless it is greatly impaired by the flatness characteristic, and that a minimum amount is left at the top of the pattern.
제1(a)도 내지 제1(c)도는 유기계 스핀 온 글라스막을 사용한 종래 반도체 소자의 제조 방법을 설명하기 위해 도시된 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of a device shown to explain a conventional method of manufacturing a semiconductor device using an organic spin-on-glass film.
제1(a)도를 참조하면, 절연막(2)이 형성된 웨이퍼(1)가 제공된다. 절연막(2)상에 다수의 하층 금속 배선(3)이 형성된다. 하층 금속 배선(3)을 포함한 절연막(2)상에 제1산화막(4)이 형성된다. 스핀 온 글라스 용액을 노즐을 통해 제1산화막(4)상에 분사하여, 회전에 의해 용액을 고르게 도포하고, 경화(baking) 및 소성(curing)을 거쳐 제1산화막(4)상에 스핀 온 글라스막(5)이 형성된다. 회전속도는 2,000 내지 3,000RPM이며, 약 20초 이상 회전시킨다. 도포된 스핀 온 글라스는 서서히 온도를 증가시키는 방법으로 경화시키는데, 통상100℃ 미만의 온도에서 약 300℃까지 수분정도 경화시킨다. 일반적으로 50℃, 150℃ 및 250℃ 온도에서 각각 1분정도 경화시킨다. 이후 경화된 스핀 온 글라스는 400 내지 500℃ 온도범위에서 약 1시간 가량 소성을 거치게되므로 공정이 완료된다. 상기의 방법을 통해 형성된 스핀 온 글라스막(5)은 하층 금속 배선(3)간의 공간을 양호하게 매립하면서 표면 평탄화를 이룰 수 있지만, 하층 금속 배선(3) 윗부분의 스핀 온 글라스막(5)이 두꺼워 진다. 제2산화막(6)은 화학 기상 증착(Chemical Vapor Deposition) 방법으로 스핀 온 글라스막(5)상에 형성된다. 제2산화막(6)은 화학 기상 증착 방법으로 형성하기 때문에 스핀 온 글라스막(5)의 표면 굴곡을 따라 증착 된다.Referring to Fig. 1 (a), a wafer 1 on which an insulating film 2 is formed is provided. A plurality of lower-layer metal wirings 3 are formed on the insulating film 2. A first oxide film (4) is formed on an insulating film (2) including a lower layer metal wiring (3). The spin-on-glass solution is sprayed onto the first oxide film 4 through the nozzle, the solution is evenly applied by rotation, and baking and curing are performed to form spin-on-glass A film 5 is formed. The rotation speed is 2,000 to 3,000 RPM, and the rotation is performed for about 20 seconds or more. The applied spin-on glass is cured by gradually increasing the temperature, usually to a temperature of less than 100 ° C to a temperature of about 300 ° C for several minutes. Generally, they are cured at 50 ° C, 150 ° C and 250 ° C for 1 minute, respectively. The cured spin-on glass is then fired in the temperature range of 400 to 500 ° C for about one hour, thus completing the process. The spin-on-glass film 5 formed through the above method can achieve surface planarization while satisfactorily filling the space between the lower-layer metal wirings 3, but the spin-on-glass film 5 on the upper- It becomes thick. The second oxide film 6 is formed on the spin-on glass film 5 by a chemical vapor deposition (CVD) method. Since the second oxide film 6 is formed by a chemical vapor deposition method, the second oxide film 6 is deposited along the surface curvature of the spin-on glass film 5.
제1(b)도는 하층 금속 배선(3)의 상부가 노출되는 비아홀(7)이 형성된 것이 도시된다. 비아홀(7)은, 층덮힘을 양호하게 하기 위하여, 식각 용액을 사용한 습식 식각과 플라즈마를 사용한 건식 식각을 통해 와인글라스 모양으로 형성한다. 그런데, 비아홀(7)을 형성한 후, 산소 플라즈마를 이용한 감광막(도시 않음) 제거 공정 동안에 비아홀(7)측벽에 노출된 스핀 온 글라스막(5)이 식각 되어 침하부(8)가 생기게 된다.1 (b) shows a via hole 7 in which an upper portion of the lower layer metal wiring 3 is exposed. The via holes 7 are formed into a wine glass shape through wet etching using etching solution and dry etching using plasma in order to improve layer coverage. However, after the via hole 7 is formed, the spin-on glass film 5 exposed on the sidewall of the via hole 7 is etched during the process of removing the photoresist film (not shown) using oxygen plasma, so that the sink portion 8 is formed.
제1(c)도는 비아홀(7)을 통해 하층 금속 배선(3)과 연결되는 상층 금속 배선(9)이 형성된 것이 도시된다. 상층 금속 배선(9)은 비아홀(7) 측벽에 생긴 침하부(8)로 인하여 매립이 어려우며, 또한 하층 금속 배선(3) 윗부분에 있는 스핀 온 글라스막(5)의 상대적으로 높은 두께 때문에 비아홀(7)의 깊이가 깊어져 매립을 어렵게 한다. 그로 인하여, 비아홀(7) 부분의 상층 금속 배선(9)에 보이드(10) 등의 결함이 생기게 되고, 하층 금속 배선(3)과의 접촉 불량을 유발시켜 콘택 저항이 높아지게 된다. 또한 비아홀(7)에서 스핀 온 글라스막(5)의 노출 면적이 크기 때문에 스핀 온 글라스막(5)에 함유된 수분이 외부로 다량 방출되고, 이 수분에 의해 소자의 전기적 특성이 저하된다.1 (c) shows the formation of the upper layer metal wiring 9 connected to the lower layer metal wiring 3 through the via hole 7. The upper layer metal wiring 9 is difficult to be filled due to the settling portion 8 formed on the side wall of the via hole 7 and because of the relatively high thickness of the spin-on glass film 5 on the upper layer metal wiring 3, 7) is deepened, which makes it difficult to embed. As a result, defects such as the voids 10 are formed in the upper metal wiring 9 of the via hole 7 and the contact resistance with the lower metal wiring 3 is caused to increase the contact resistance. Since the exposed area of the spin-on glass film 5 in the via hole 7 is large, the moisture contained in the spin-on glass film 5 is released to the outside, and the electrical characteristics of the device are deteriorated by this moisture.
본 발명은, 스핀 온 글라스막으로부터의 수분 방출을 최대한 줄임은 물론 비아홀 형성시 유발되는 스핀 온 글라스막의 측벽 후튀 현상 및 비아홀에서의 애스팩트 비(aspect ratio)가 큼에 따른 금속 층덮힘 불량을 줄이기 위하여, 금속 배선 윗부분의 스핀 온 글라스막 두께를 감소시켜 비아홀의 측벽에 노출된 스핀 온 글라스막으로부터의 수분 방출을 최대한 줄일 수 있도록 한 반도체 소자의 스핀 온 글라스막 형성 방법을 제공함에 그 목적이 있다.Disclosure of Invention Technical Problem [10] The present invention has been made in order to minimize the moisture release from the spin-on glass film, reduce sidewall reflux of the spin-on glass film caused by the formation of a via hole and reduce the coverage of the metal layer due to a large aspect ratio in the via- SUMMARY OF THE INVENTION It is an object of the present invention to provide a spin-on-glass film forming method of a semiconductor device capable of reducing the spin-on-glass film thickness at the top of a metal wiring so as to reduce the moisture release from the spin- .
본 발명의 다른 목적은 금속 배선 윗부분의 스핀 온 글라스막 두께를 감소시켜 비아홀 형성시 유발되는 스핀 온 글라스막의 측벽 후퇴 현상으로 인한 금속 층덮힘(step-coverage) 불량을 줄일 수 있도록 한 반도체 소자의 스핀 온 글라스막 형성 방법을 제공함에 있다.Another object of the present invention is to provide a spin-on-glass device capable of reducing a spin-on-glass film thickness at the top of a metal wiring and reducing a defective metal-layer step- On glass film forming method.
본 발명의 또 다른 목적은 건식 식각 공정만으로 와인글라스(wine glass) 모양의 비아홀을 형성할 수 있도록 한 반도체 소자의 스핀 온 글라스막 형성 방법을 제공함에 있다.It is another object of the present invention to provide a spin-on glass film forming method of a semiconductor device capable of forming a via-hole in a wine glass shape only by a dry etching process.
이러한 목적을 달성하기 위한 본 발명의 스핀 온 글라스막 형성 방법은 금속 배선이 형성된 웨이퍼가 제공되는 단계와, 스핀 온 글라스 용액을 노즐을 통해 웨이퍼에 분사하는 단계와, 고속 회저늘 통해 상기 스핀 온 글라스 용액을 고르게 도포하는 단계와, 상기 도포된 스핀 온 글라스를 경화 및 소성하는 단계로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method for forming a spin-on glass film, comprising: providing a wafer having a metal wiring; spraying a spin-on glass solution onto a wafer through a nozzle; Applying the solution uniformly, and curing and baking the applied spin-on glass.
제1(a)도 내지 제1(c)도는 스핀 온 글라스막을 사용한 종래 반도체 소자의 제조 방법을 설명하기 위해 도시된 소자의 단면도.FIG. 1 (a) through FIG. 1 (c) are cross-sectional views of a device shown to explain a conventional method of manufacturing a semiconductor device using a spin-on glass film.
제2(a)도 내지 제2(c)도는 스핀 온 글라스막을 사용한 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시된 소자의 단면도.2 (a) through 2 (c) are cross-sectional views of the device shown to explain a method of manufacturing a semiconductor device according to an embodiment of the present invention using a spin-on glass film.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
1 및 11 : 웨이퍼 2 및 12 : 절연막1 and 11: wafers 2 and 12: insulating film
3 및 13 : 하층 금속 배선 4 및 14 : 제1산화막3 and 13: lower layer metal wirings 4 and 14: first oxide film
5 및 15 : 스핀 온 글라스막 6 및 16 : 제2산화막5 and 15: spin-on glass films 6 and 16: second oxide film
7 및 17 : 비아홀 8 : 침하부7 and 17: via hole 8:
10 : 보이드 9 및 19 : 상층 금속 배선10: voids 9 and 19: upper layer metal wiring
제2(a)도 내지 2(c)도는 유기계 스핀 온 글라스막을 사용한 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시된 소자의 단면도이다.2 (a) through 2 (c) are cross-sectional views of the device shown to explain a method of manufacturing a semiconductor device according to the present invention using an organic spin-on glass film.
제2(a)도를 참조하면, 절연막(12)이 형성된 웨이퍼(11)가 제공된다. 절연막(12)상에 다수의 하층 금속 배선(13)이 형성된다. 하층 금속 배선(13)을 포함한 절연막(12)상에 제1산화막(14)이 형성된다. 유기계 스핀 온 글라스 용액을 노즐을 통해 제1산화막(14)상에 분사하여, 고속 회전에 의해 용액을 고르게 도포하고, 경화 및 소성을 거쳐 제1산화막(14)상에 유기계 스핀 온 글라스막(15)이 형성된다. 고속 회전은 4,000 내지 10,000RPM으로 하고, 고속 회전의 시간은 0.1 내지 1초 범위의 순간적인 회전으로 한다. 초기 경화 온도는 180 내지 500℃ 온도범위의 고온으로 한다. 상기의 방법을 통해 형성된 유기계 스핀 온 글라스막(15)은 하층 금속 배선(13)간의 공간을 양호하게 매립하면서 표면 평탄화를 이루는데, 전술한 기존의 방법과는 달리 본 발명의 방법으로 형성된 유기계 스핀 온 글라스막(15)은 하층 금속 배선(13) 윗부분에는 아주 얇은 두께로 형성되고, 하층 금속 배선(13)이 밀집된 부분에서 하층 금속 배선(13)간의 공간에는 비교적 두껍게 형성된다. 제2산화막(16)은 화학 기상 증착(Chemical Vapor Deposition) 방법으로 스핀 온 글라스막(15)상에 형성된다. 제2산화막(16)은 화학 기상 증착 방법으로 형성하기 때문에 스핀 온 글라스막(15)의 표면 굴곡을 따라 증착된다.Referring to Fig. 2 (a), a wafer 11 on which an insulating film 12 is formed is provided. A plurality of lower-layer metal wirings 13 are formed on the insulating film 12. The first oxide film 14 is formed on the insulating film 12 including the lower layer metal wiring 13. [ The organic spin-on-glass solution is sprayed onto the first oxide film 14 through the nozzle, the solution is evenly applied by high-speed rotation, and the organic spin-on-glass film 15 Is formed. The high-speed rotation is 4,000 to 10,000 RPM, and the high-speed rotation is a momentary rotation in the range of 0.1 to 1 second. The initial curing temperature is set to a high temperature in the range of 180 to 500 ° C. The organic spin-on-glass film 15 formed by the above-described method forms the surface flatness while satisfactorily filling the space between the lower-layer metal wirings 13. In contrast to the above-described conventional methods, the organic spin- The on-glass film 15 is formed to a very thin thickness on the upper portion of the lower layer metal wiring 13 and formed relatively thick in the space between the lower layer metal wiring 13 and the lower layer metal wiring 13. The second oxide film 16 is formed on the spin-on glass film 15 by a chemical vapor deposition (CVD) method. Since the second oxide film 16 is formed by the chemical vapor deposition method, the second oxide film 16 is deposited along the surface curvature of the spin-on glass film 15.
제2(b)도는 하층 금속 배선(13)의 상부가 노출되는 비아홀(17)이 형성된 것이 도시된다. 비아홀(17)은, 층덮힘을 양호하게 하기 위하여, 일반적으로 식각 용액을 사용한 습식 식각과 플라즈마를 이용한 건식 식각의 2단계 식각 공정을 통해 와인글라스 모양으로 형성한다. 그러나, 본 발명에서는 비아홀(17) 형성 부분의 스핀 온 글라스막(15)의 두께가 제1(a)도에 도시된 종래 비아홀(7) 형성 부분의 스핀 온 글라스막(5)의 두께보다 상대적으로 얇아 비아홀(17)에서의 애스팩트 비 역시 상대적으로 낮기 때문에 습식 식각 공정을 거치지 않고 플라즈마 건식 식각 공정만을 실시하여도 층덮힘 불량을 유발시키지 않으며, 또한 표면 굴곡이 기존의 습식 식각후 건식식각을 실시한 경우와 비슷한 모양을 갖게 된다. 비아홀(17)을 형성한 후, 산소 플라즈마를 이용한 감광막(도시 않음) 제거 공정을 실시하는데, 비아홀(7)측벽의 스핀 온 글라스막(15)의 노출 면적이 작아 제1(a)도에서와 같은 침하부(8)가 생기지 않게 된다.And a via hole 17 is formed to expose the upper portion of the lower layer metal wiring 13 in the second (b). The via hole 17 is generally formed into a wine glass shape through a two-step etching process of wet etching using an etching solution and dry etching using plasma in order to improve layer coverage. However, in the present invention, the thickness of the spin-on-glass film 15 at the portion where the via hole 17 is formed is smaller than the thickness of the spin-on-glass film 5 at the portion where the via hole 7 is formed, The asphalt ratio in the via hole 17 is relatively low. Therefore, even if the plasma dry etching process is performed without performing the wet etching process, the layer covering failure is not caused. Also, the surface deflection can be performed by the wet etching after the conventional wet etching It has a shape similar to that of the case. After the formation of the via hole 17, a photoresist film (not shown) removing process using oxygen plasma is performed. Since the exposed area of the spin-on-glass film 15 on the side wall of the via hole 7 is small, The same settling portion 8 does not occur.
제2(c)도는 비아홀(17)을 통해 하층 금속 배선(13)과 연결되는 상층 금속 배선(19)이 형성된 것이 도시된다. 상층 금속 배선(19)은 비아홀(17)에서의 애스팩트 비가 기존의 비아홀(7)에서의 애스팩트 비 보다 상대적으로 낮고, 제1(b)도에서와 같은 침하부(8)가 없기 때문에 금속 층덮힘이 양호하게 이루어진다.2 (c) shows the formation of an upper metal interconnection 19 connected to the lower metal interconnection 13 through the via hole 17. Since the asphalt ratio in the via hole 17 is relatively lower than the aspect ratio in the conventional via hole 7 and there is no settling portion 8 as in the first (b) Layer covering is satisfactorily performed.
상술한 바와 같이 본 발명은 금속 배선 윗부분의 스핀 온 글라스막 두께를 감소시키므로써, 비아홀의 측벽에 노출된 스핀 온 글라스막으로부터의 수분 방출을 최대한 줄일 수 있고, 비아홀 형성시 유발되는 스핀 온 글라스막의 측벽 후퇴 현상 및 높은 애스팩트 비로 인한 금속 층덮힘 불량을 줄일 수 있으며, 또한 건식 식각 공정만으로 와인글라스 모양의 비아홀을 형성할 수 있어 공정의 단순화 및 공정시간을 줄일 수 있다.As described above, the present invention reduces the spin-on-glass thickness of the upper portion of the metal wiring, thereby minimizing the amount of moisture released from the spin-on glass film exposed on the side wall of the via hole, It is possible to reduce the coverage of the metal layer due to sidewall retreat and high aspect ratio, and also to form a via-hole of a wine glass shape by only a dry etching process, thereby simplifying the process and reducing the processing time.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050628A KR100246780B1 (en) | 1996-10-31 | 1996-10-31 | Method of forming spin on glass layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050628A KR100246780B1 (en) | 1996-10-31 | 1996-10-31 | Method of forming spin on glass layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980031097A KR19980031097A (en) | 1998-07-25 |
| KR100246780B1 true KR100246780B1 (en) | 2000-03-15 |
Family
ID=19480053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050628A KR100246780B1 (en) | 1996-10-31 | 1996-10-31 | Method of forming spin on glass layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100246780B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03257849A (en) * | 1990-03-07 | 1991-11-18 | Matsushita Electron Corp | Manufacture of semiconductor device |
| JPH0845923A (en) * | 1994-07-30 | 1996-02-16 | Mitsumi Electric Co Ltd | Semiconductor coating film forming method |
-
1996
- 1996-10-31 KR KR1019960050628A patent/KR100246780B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03257849A (en) * | 1990-03-07 | 1991-11-18 | Matsushita Electron Corp | Manufacture of semiconductor device |
| JPH0845923A (en) * | 1994-07-30 | 1996-02-16 | Mitsumi Electric Co Ltd | Semiconductor coating film forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980031097A (en) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| USRE39690E1 (en) | Enhanced planarization technique for an integrated circuit | |
| US5804503A (en) | Method and structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric | |
| US5517062A (en) | Stress released VLSI structure by the formation of porous intermetal layer | |
| US5567660A (en) | Spin-on-glass planarization by a new stagnant coating method | |
| US5432073A (en) | Method for metal deposition without poison via | |
| KR100195246B1 (en) | Method of forming contact hole in semiconductor device with sog | |
| KR100246780B1 (en) | Method of forming spin on glass layer | |
| KR100314806B1 (en) | Method for forming spin on glass layer | |
| JP2748612B2 (en) | Method for manufacturing semiconductor device | |
| KR100296330B1 (en) | Method of forming a inter metal insulating layer of a semiconductor device | |
| KR100257151B1 (en) | Method of forming intermetal dielectrics of semiconductor device | |
| KR100327577B1 (en) | Formation method of isolation coating layer with low k | |
| JPH0430524A (en) | Manufacture of semiconductor device | |
| KR100230386B1 (en) | Formation method of inter-metal dielectric layer | |
| KR100272261B1 (en) | Planarization method of semiconductor | |
| KR0182875B1 (en) | Manufacture of semiconductor integrated circuit | |
| KR100652294B1 (en) | Method for forming inter-layer dielectrics of semiconductor device | |
| KR100250757B1 (en) | Process for fabricating intermetallic insulator of semiconductor device | |
| KR100519373B1 (en) | Insulator layer of semiconductor device and method for forming the same | |
| KR100431988B1 (en) | Method for removing particle of sog | |
| KR100260356B1 (en) | Method for forming multi metal interconnection | |
| KR19980055764A (en) | Method of forming interlayer insulating film of semiconductor device | |
| JPH0534839B2 (en) | ||
| KR20000040530A (en) | Method of forming interlayer insulating film of semiconductor device provide with void between conductive layer patterns |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071120 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |