KR100244485B1 - 바이트 와이드 에스램 - Google Patents
바이트 와이드 에스램 Download PDFInfo
- Publication number
- KR100244485B1 KR100244485B1 KR1019970031206A KR19970031206A KR100244485B1 KR 100244485 B1 KR100244485 B1 KR 100244485B1 KR 1019970031206 A KR1019970031206 A KR 1019970031206A KR 19970031206 A KR19970031206 A KR 19970031206A KR 100244485 B1 KR100244485 B1 KR 100244485B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory cell
- chip
- byte
- cell block
- cells
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 바이트 와이드 에스램에 관한 것으로, 종래의 기술에 있어서는 바이트 와이드 에스램은 16개의 입출력(I/O)을 구현하기 위하여 256개의 셀을 동시에 동작시키므로, 256개의 셀이 동작하면서 발생하는 전류가 증가하며, 256개의 셀이 하나의 메모리 셀 블록에서 동작하므로 동작하는 메모리 셀 블록에서 피크(peak) 전류가 집중되어서 발생하므로, 이로인해 칩의 오동작을 초래할 수 있는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 칩(Chip)중앙을 중심으로 8개의 입출력(I/O)씩 구분하여 순차적으로 배치하여 64개씩 2개의 메모리 셀 블록을 동시에 동작시켜 칩이 동작하는 동안에 발생하는 피크(peak)전류를 칩 전체에 분산시킴으로써, 선택된 128개의 셀이 동작하면서 발생하는 전류가 종래에 비해 1/2로 감소하며, 또한 칩의 오동작을 방지할 수 있는 효과가 있다.
Description
본 발명은 바이트 와이드 에스램에 관한 것으로, 특히 바이트 와이드 에스램(Byte Wide SRAM)을 칩(Chip)중앙을 중심으로 8개의 입출력(I/O)씩 구분하여 순차적으로 배치하여 칩이 동작하는 동안에 발생하는 피크(peak) 전류를 칩 전체에 분산시킴으로써, 피크 전류(peak current)에 의한 오동작을 방지하는 바이트 와이드 에스램에 관한 것이다.
도1은 종래 바이트 와이드 에스램의 구성을 보인 블록도로서, 이에 도시된 바와 같이 어드레스 입력 버퍼의 신호를 받아서 어드레스 디코더를 거쳐 칩(chip)의 중앙에 위치한 메인 워드라인 드라이버(10)를 구동하게 되며, 상기 메인 워드라인 드라이버(10)의 제어신호와 블록 코딩신호(B0∼B15)를 조합하여 메모리 셀 블록의 로컬(local) 워드라인 드라이버(11)를 선택하고, 상기 로컬 워드라인 드라이버(11)에 의해서 선택되는 메모리 셀은 상위 바이트(upper byte), 하위 바이트(lower byte) 구분없이 256셀이 선택되며, 열선택회로(미도시)와 센스앰프(sensamp, 12)를 거치면서 상위 바이트 128셀(16×8)과 하위 바이트 128셀(16×8)로 구분된다.
상기와 같이 종래의 기술에 있어서는 바이트 와이드 에스램은 16개의 입출력(I/O)을 구현하기 위하여 256개의 셀을 동시에 동작시키므로, 256개의 셀이 동작하면서 발생하는 전류가 증가하며, 256개의 셀이 하나의 메모리 셀 블록에서 동작하므로 동작하는 메모리 셀 블록에서 피크(peak) 전류가 집중되어서 발생하므로, 이로인해 칩의 오동작을 초래할 수 있는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 칩(Chip)중앙을 중심으로 8개의 입출력(I/O)씩 구분하여 순차적으로 배치하여 칩이 동작하는 동안에 발생하는 피크(peak) 전류를 칩 전체에 분산시킴으로써, 피크 전류(peak current)에 의한 오동작을 방지하는 바이트 와이드 에스램(Byte Wide SRAM)을 제공함에 있다.
도1은 종래 바이트 와이드 에스램의 구성을 보인 블록도.
도2는 본 발명 바이트 와이드 에스램의 구성을 보인 블록도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 메인 워드라인 드라이버 20 : 메모리 셀 블록
21 : 로컬 워드라인 드라이버 22 : 센스앰프
30 : 메모리 셀 블록 31 : 로컬 워드라인 드라이버
32 : 센스앰프
이와 같은 목적을 달성하기 위한 본 발명의 구성은, 칩 중앙에 위치하여 어드레스 디코더 신호를 받는 메인 워드라인 드라이버와; 칩이 동작하면서 발생하는 피크전류를 칩전체에 분산시키기 위해 메모리 셀 블록을 기준으로 하여 센스앰프의 반대쪽에 하위 바이트 메모리 셀 블록이, 상기 센스앰프 쪽에는 상위 바이트 메모리 셀 블록이 배치되게 구성함을 특징으로 한다.
상기 상,하위 바이트 메모리 셀 블록은 각각 512개의 행과 8개의 열과 8개의 입출력으로 구성되어 있는 16개의 메모리 셀 블록으로 구성함을 특징으로 한다.
상기 상,하위 바이트 메모리 셀 블록은 칩이 동작하면서 발생하는 피크전류를 칩전체에 분산하기 위해 동작하는 256개의 메모리 셀을 64개씩 상위 바이트와 하위 바이트로 메모리 셀 블록을 분리하여 구성함을 특징으로 한다.
상기 상위 및 하위 바이트 메모리 셀 블록은 데이터를 저장하는 메모리 셀과; 메인 워드라인 드라이버의 제어신호와 블록코딩 신호를 받아 상기 메모리 셀을 동작시키는 복수개의 로컬 워드라인 드라이버와; 비트라인을 프리차지하는 비트라인 풀-업 회로와; 비트라인과 데이터 라인을 연결해 주는 열선택회로와; 상기 메모리 셀에서 전달한 데이터를 증폭해주는 복수개의 센스앰프로 구성함을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 바이트 와이드 에스램의 구성을 보인 블록도로서, 이에 도시한 바와 같이 어드레스 입력 버퍼의 신호를 받아서 어드레스 디코더를 거쳐 칩(chip)의 중앙에 위치한 메인 워드라인 드라이버(10)를 구동하게 되며, 상기 메인 워드라인 드라이버(10)는 좌,우측에 위치한 상위 바이트와 하위 바이트 메모리 셀 블록(20,30)을 동시에 선택하고, 상기 메인 워드라인 드라이버(10)의 제어신호와 블록 코딩신호를 조합하여 메모리 셀 블록의 로컬(local) 워드라인 드라이버(21, 31)를 선택하며, 상기 로컬 워드라인 드라이버(21,31)에 의해서 선택되는 메모리 셀은 각각 64개의 메모리 셀로 이루어진 상위 바이트(upper byte)와, 하위 바이트(lower byte)로 분리되고, 동시에 메모리 셀수는 결국 128개의 메모리 셀이 선택되며, 선택된 메모리 셀의 데이터는 상위 바이트와 하위 바이트로 구분되어 비트라인에서 열선택회로(미도시)를 거쳐 센스앰프(22,32)에 전달되고, 입출력 패드(미도시)를 거쳐 메모리 셀의 데이터가 칩 외부로 전달된다.
이상에서 설명한 바와 같이 본 발명 바이트 와이드 에스램은 16개의 입출력을 구현하기 위해 64개씩 2개의 메모리 블록을 동시에 동작시키므로, 선택된 128개의 셀이 동작하면서 발생하는 전류가 종래에 비해 1/2로 감소하며, 또한 칩의 오동작을 방지할 수 있는 효과가 있다.
Claims (4)
- 칩 중앙에 위치하여 어드레스 디코더 신호를 받는 메인 워드라인 드라이버와; 칩이 동작하면서 발생하는 피크전류를 칩전체에 분산시키기 위해 메모리 셀 블록을 기준으로 하여 센스앰프의 반대쪽에 하위 바이트 메모리 셀 블록이, 상기 센스앰프 쪽에는 상위 바이트 메모리 셀 블록이 배치되게 구성함을 특징으로 하는 바이트 와이드 에스램.
- 제 1항에 있어서, 상기 상,하위 바이트 메모리 셀 블록은 각각 512개의 행과 8개의 열과 8개의 입출력으로 구성되어 있는 16개의 메모리 셀 블록으로 구성함을 특징으로 하는 바이트 와이드 에스램.
- 제1항에 있어서, 상기 상,하위 바이트 메모리 셀 블록은 칩이 동작하면서 발생하는 피크전류를 칩전체에 분산하기 위해 동작하는 256개의 메모리 셀을 64개씩 상위 바이트와 하위 바이트로 메모리 셀 블록을 분리하여 구성함을 특징으로 하는 바이트 와이드 에스램.
- 제1항에 있어서, 상기 상위 및 하위 바이트 메모리 셀 블록은 데이터를 저장하는 메모리 셀과; 메인 워드라인 드라이버의 제어신호와 블록코딩 신호를 받아 상기 메모리 셀을 동작시키는 복수개의 로컬 워드라인 드라이버와; 비트라인을 프리차지하는 비트라인 풀-업 회로와; 비트라인과 데이터 라인을 연결해 주는 열선택회로와; 상기 메모리 셀에서 전달한 데이터를 증폭해주는 복수개의 센스앰프로 구성함을 특징으로 하는 바이트 와이드 에스램.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970031206A KR100244485B1 (ko) | 1997-07-05 | 1997-07-05 | 바이트 와이드 에스램 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970031206A KR100244485B1 (ko) | 1997-07-05 | 1997-07-05 | 바이트 와이드 에스램 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990008972A KR19990008972A (ko) | 1999-02-05 |
| KR100244485B1 true KR100244485B1 (ko) | 2000-02-01 |
Family
ID=19513503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970031206A KR100244485B1 (ko) | 1997-07-05 | 1997-07-05 | 바이트 와이드 에스램 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244485B1 (ko) |
-
1997
- 1997-07-05 KR KR1019970031206A patent/KR100244485B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990008972A (ko) | 1999-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5638335A (en) | Semiconductor device | |
| KR100284742B1 (ko) | 입출력 센스앰프의 개수가 최소화된 메모리장치 | |
| JPH07282581A (ja) | 半導体記憶装置 | |
| US4520465A (en) | Method and apparatus for selectively precharging column lines of a memory | |
| KR0164391B1 (ko) | 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치 | |
| KR100390615B1 (ko) | 반도체 메모리 장치 | |
| US20040156259A1 (en) | Semiconductor memory device | |
| KR100244485B1 (ko) | 바이트 와이드 에스램 | |
| EP0342875A3 (en) | Partial random access memory | |
| KR100253932B1 (ko) | 고속 랜덤 액세스를 위한 반도체 메모리 소자 | |
| TW344823B (en) | Address decoder | |
| KR960001859B1 (ko) | 반도체 메모리장치의 디코딩회로 및 그 방법 | |
| JP2596180B2 (ja) | 半導体集積メモリ回路 | |
| KR100195671B1 (ko) | 반도체 메모리 장치 | |
| KR100262003B1 (ko) | 반도체 메모리 | |
| US5621696A (en) | Virtual multiple-read port memory array | |
| JPH0279294A (ja) | データ長変更可能メモリ | |
| KR100214483B1 (ko) | 다 비트 입출력을 위한 디램 | |
| JPH0512883A (ja) | シーケンシヤルメモリ | |
| JPH06195964A (ja) | 半導体メモリ | |
| KR100202653B1 (ko) | 메모리 셀의 워드라인 구동회로 | |
| KR100289910B1 (ko) | 반도체소자의워드선구동회로 | |
| JPH05334869A (ja) | 半導体記憶装置 | |
| JPS632197A (ja) | 半導体記憶装置 | |
| JPS6439688A (en) | Memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |