KR100239904B1 - Structure of electrode of analogue semiconductor device and method for manufacturing thereof - Google Patents
Structure of electrode of analogue semiconductor device and method for manufacturing thereof Download PDFInfo
- Publication number
- KR100239904B1 KR100239904B1 KR1019970045653A KR19970045653A KR100239904B1 KR 100239904 B1 KR100239904 B1 KR 100239904B1 KR 1019970045653 A KR1019970045653 A KR 1019970045653A KR 19970045653 A KR19970045653 A KR 19970045653A KR 100239904 B1 KR100239904 B1 KR 100239904B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- layer
- semiconductor device
- film
- electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 67
- 229920005591 polysilicon Polymers 0.000 claims abstract description 67
- 239000003990 capacitor Substances 0.000 claims abstract description 44
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000000873 masking effect Effects 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 49
- 230000005669 field effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 아날로그 반도체소자에 관한 것으로서, 특히, 반도체기판 상에 필드산화막 및 게이트산화막을 도포하고, 그 위에 제1폴리실리콘층을 형성한 후에 제1폴리실콘층 상에 유전체막을 형성하고, 그 다음에 커패시터 영역 마스킹 작업후 식각공정을 통하여 트랜지스터 영역에서 제2폴리실리콘층 및 유전체막을 식각하고, 커패시터 영역에서 제2폴리실리콘층을 노출시켜 하부전극을 형성하며, 그 다음에 텅스텐실리사이드층 및 반사방지막을 순차적으로 증착하고, 게이트 마스크 공정으로 텅스텐실리사이드층 및 반사방지막을 제거하여 트랜지스터 영역에서 게이트 전극을 형성하고, 커패시터 영역에서 상부전극을 동시에 형성하는 아날로그 반도체소자의 전극구조 및 그 제조방법인 바, 반도체소자의 성능을 향상시키고, 안정적인 소자의 수율을 얻도록 하는 매우 유용하고 효과적인 발명이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog semiconductor device, in particular, applying a field oxide film and a gate oxide film on a semiconductor substrate, forming a first polysilicon layer thereon, and then forming a dielectric film on the first polysilicon layer, and then After the capacitor region masking process, the second polysilicon layer and the dielectric layer are etched in the transistor region through the etching process, the second polysilicon layer is exposed in the capacitor region to form a lower electrode, and then the tungsten silicide layer and the anti-reflection film Are sequentially deposited, a tungsten silicide layer and an anti-reflection film are removed by a gate mask process to form a gate electrode in a transistor region, and an electrode structure of an analog semiconductor device simultaneously forming an upper electrode in a capacitor region, and a method of manufacturing the same. Improve the performance of semiconductor devices and improve the yield of stable devices Very useful to the invention are effective.
Description
본 발명은 아날로그 반도체소자에 관한 것으로서, 특히, 반도체기판 상에서 하부전극의 역할을 하는 제1폴리실리콘층과 상부전극의 역할을 수행하는 제2폴리실리콘층 사이에 유전체막을 형성하여 절연을 수행하므로 트랜지스터 영역의 특성을 그대로 유지하면서 커패시터 영역의 특성을 증대시키므로 소자의 성능을 향상시키고, 안정적인 소자의 수율을 얻도록 하는 아날로그 반도체소자의 전극구조 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog semiconductor device. In particular, a transistor is formed by forming a dielectric film between a first polysilicon layer serving as a lower electrode and a second polysilicon layer serving as an upper electrode on a semiconductor substrate. The present invention relates to an electrode structure of an analog semiconductor device and a method of manufacturing the same, which improves the performance of the device and obtains a stable device yield by increasing the characteristics of the capacitor area while maintaining the properties of the area.
일반적으로, 반도체장치의 종류에는 여러 가지가 있으며, 이 반도체장치 내에 형성되는 트랜지스터 및 커패시터등을 구성시키는 방법에는 다양한 제조기술이 사용되고 있으며, 최근에는 반도체기판 상에 산화막을 입혀 전계효과를 내도록 하는 모스형 전계효과트랜지스터(MOSFET; metal oxide semiconductor field effect transistor)를 점차적으로 많이 사용하고 있는 실정에 있다.In general, there are many kinds of semiconductor devices, and various manufacturing techniques are used to configure transistors, capacitors, etc. formed in the semiconductor device, and in recent years, MOS is formed to apply an oxide film on a semiconductor substrate to produce an electric field effect. BACKGROUND OF THE INVENTION Metal oxide semiconductor field effect transistors (MOSFETs) are increasingly used.
상기한 모스형 전계효과트랜지스터는 반도체 기판상에 형성된 게이트가 반도체층에서 얇은 산화 실리콘막에 의해 격리되어 있는 전계효과 트랜지스터로 접합형과 같이 임피던스가 저하되는 일이 없으며, 확산 공정이 1회로 간단하고, 소자간의 분리가 필요 없는 장점을 지니고 있어서, 고밀도 집적화에 적합한 특성을 지니고 있는 반도체 장치이다.The MOS type field effect transistor is a field effect transistor in which a gate formed on a semiconductor substrate is isolated by a thin silicon oxide film in a semiconductor layer, and the impedance is not lowered like a junction type. The semiconductor device is advantageous in that it does not require separation between devices, and is suitable for high density integration.
이러한 반도체 장치에는 모스형 전계효과트랜지스터에서 아날로그 신호를 디지털 신호로 변화시켜야 하는 옵션프로세스가 적용되는 경우에 트랜지스터(Transistor) 영역을 형성하면서 동시에 아날로그(Analogue) 회로용으로 사용되는 커패시터(Capacitor) 영역이 형성된 아날로그형 반도체소자를 제조하여 사용하고 있는 것으로, 본 발명은 아날로그 회로용으로 사용되는 커패시터의 특성을 개선시킨 새로운 발명을 제안하고 있다.Such semiconductor devices have a capacitor region which is used for analog circuits while forming a transistor region when an option process for converting an analog signal into a digital signal is applied in a MOS type field effect transistor. The present invention manufactures and uses the formed analog semiconductor element, and the present invention proposes a new invention in which the characteristics of the capacitor used for the analog circuit are improved.
도 1은 종래의 아날로그 반도체소자의 제조공정 단면을 개략적으로 예시하여 보인 도면으로서, 종래의 공정은 반도체기판 상에 필드산화막(1) 및 게이트산화막(2)을 형성하고, 이 필드산화막(1) 및 게이트산화막(2)상에 트랜지스터 영역의 게이트전극인 동시에 커패시터 영역의 하부전극으로 사용되는 제1폴리실리콘층(3) 및 텅스텐실리사이드층(4)을 연속적으로 도포하여 형성한다.FIG. 1 is a view schematically showing a cross section of a conventional manufacturing process of an analog semiconductor device. In the conventional process, a field oxide film 1 and a
그리고, 계속하여 상기 텅스텐실리사이드층(4) 상에 커패시터 영역의 하부전극의 절연을 방지하면서 폴리사이드게이트 마스크 작업시 노광공정에서 조사되는 빛의 반사를 방지하기 위한 반사방지막(5)을 도포하고서 그 위에 커패시터 영역에서 상부전극으로 사용되는 제2폴리실리콘층(6)을 연속하여 도포한다.Subsequently, an
그 이후에 제1마스킹 공정을 통하여 커패시터 영역의 제2폴리실리콘층(7)을 식각하게 되면, 트랜지스터 영역에 있던 제2폴리실리콘층(7) 역시 식각되어 제거되며, 그 후에 제2마스킹 공정을 통하여 트랜지스터 및 커패시터 영역의 텅스텐실리사이드막(4) 및 폴리실리콘막(5) 역시 동시에 식각해 내고 트랜지스터 영역의 게이트전극과 커패시터 영역의 커패시터 전극을 형성하게 되는 것이다.Subsequently, when the second polysilicon layer 7 in the capacitor region is etched through the first masking process, the second polysilicon layer 7 in the transistor region is also etched and removed, and then the second masking process is performed. The tungsten silicide film 4 and the
그런데, 상기한 바와 같이, 종래의 제1폴리실리콘층(3)과 텅스텐실리사이드층(4)을 커패시터의 하부전극으로 하고, 텅스텐실리사이드층(4)의 상부에 도포되는 반사방지막(5)을 절연을 수행하는 유전체막으로 사용하고, 그 반사방지막(5)상에 제2폴리실리콘층(6)을 도포하여 커패시터의 상부전극으로 사용하는 것으로서, 텅스텐실리사이드층(4)상에 반사방지막(5)이 유전체막으로 사용되므로 인하여 커패시터의 동작특성이 나빠지는 문제점이 있었다.However, as described above, the conventional
또한, 상기 문제점을 개선하여 텅스텐실리사이드층 상에 폴리실리콘층을 도포하고, 그 위에 유전체막과 다른 폴리실리콘층을 증착하여 도포하는 방법을 사용하는 방법도 있지만 커패시터 영역의 특성은 향상되지만 반사방지막이 폴리실리콘층으로 바뀜으로 인하여 트랜지스터 영역의 특성은 나빠지는 단점을 지니고 있었다,In addition, there is a method of improving the above problems by applying a polysilicon layer on the tungsten silicide layer, and depositing and applying a dielectric film and another polysilicon layer thereon, but the characteristics of the capacitor region are improved, but the antireflection film is improved. Due to the change to the polysilicon layer, the characteristics of the transistor region were deteriorated.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 반도체기판 상에서 하부전극의 역할을 하는 제1폴리실리콘층과 상부전극의 역할을 수행하는 제2폴리실리콘층 사이에 유전체막을 형성하여 절연을 수행하므로 트랜지스터 영역의 특성을 그대로 유지하면서 커패시터 영역의 특성을 증대시키므로 소자의 성능을 향상시키고, 안정적인 소자의 수율을 얻도록 하는 것이 목적이다.SUMMARY OF THE INVENTION The present invention has been made in view of this point, and a transistor is formed by forming a dielectric film between a first polysilicon layer serving as a lower electrode and a second polysilicon layer serving as an upper electrode on a semiconductor substrate, thereby performing insulation. It is an object to improve the performance of the device and to obtain a stable device yield by increasing the characteristics of the capacitor area while maintaining the characteristics of the area.
도 1은 종래의 아날로그 반도체소자의 제조공정 단면을 개략적으로 예시하여 보인 도면이고,1 is a view schematically showing a cross section of a manufacturing process of a conventional analog semiconductor device,
도 2 내지 도 6은 본 발명에 따른 아날로그 반도체소자의 전극구조 및 그에 따른 제조공정을 순차적으로 예시하여 보인 도면이다.2 to 6 are diagrams sequentially illustrating the electrode structure of the analog semiconductor device according to the present invention and the manufacturing process according thereto.
-도면의 주요부분에 대한 부호의 설명-Explanation of symbols on the main parts of the drawing
8 : 반도체기판 10 : 필드산화막8: semiconductor substrate 10: field oxide film
20 : 게이트산화막 30 : 제1폴리실리콘층20
40 : 유전체막 50 : 제2폴리실리콘층40
60 : 텅스텐실리사이드층 70 : 반사방지막60: tungsten silicide layer 70: antireflection film
이러한 목적은 트랜지스터 영역과 커패시터영역으로 이루어진 아날로그반도체소자에 있어서, 상기 트랜지스터 영역의 게이트전극은 게이트산화막 상에 순차적으로 적층된 제1폴리실리콘층 및 텅스텐실리사이드층이 복층으로 형성되고, 상기 커패시티 영역의 하부전극은 필드산화막 상에 형성된 제1폴리실리콘층이 형성되고, 상기 제1폴리실리콘층 상에는 커패시터 영역의 상부전극으로 사용되는 제2폴리실리콘층 및 텅스텐실리사이드층이 복층으로 형성되고, 상기 커패시터영역의 하부전극인 제1폴리실리콘층과 상부전극인 제2폴리실리콘층 사이에 절연성을 향상시키는 유전체막이 형성되는 아날로그 반도체소자의 전극구조를 제공함으로써 달성된다.In the analog semiconductor device comprising a transistor region and a capacitor region, the gate electrode of the transistor region is formed of a plurality of first polysilicon layers and tungsten silicide layers sequentially stacked on a gate oxide layer, and the capacitance region. The lower electrode of the first polysilicon layer formed on the field oxide film is formed, the second polysilicon layer and tungsten silicide layer used as the upper electrode of the capacitor region is formed on the first polysilicon layer in multiple layers, the capacitor It is achieved by providing an electrode structure of an analog semiconductor device in which a dielectric film for improving insulation is formed between a first polysilicon layer, which is a lower electrode of a region, and a second polysilicon layer, which is an upper electrode.
그리고, 반도체기판 상에 필드산화막 및 게이트산화막을 도포하고, 그 위에 제1폴리실리콘층을 형성한 후에 제1폴리실콘층 상에 유전체막을 형성하는 단계와, 상기 유전체막 상에 제2폴리실리콘층을 증착하고 도핑하는 단계와, 상기 단계 후에 커패시터 영역 마스킹 작업후 식각공정을 통하여 트랜지스터 영역에서 제2폴리실리콘층 및 유전체막을 식각하고, 커패시터 영역에서 제2폴리실리콘층을 노출시켜 하부전극을 형성하는 단계와, 상기 단계 후에 텅스텐실리사이드층 및 반사방지막을 순차적으로 증착하고, 게이트 마스크 공정으로 텅스텐실리사이드층 및 반사방지막을 제거하여 트랜지스터 영역에서 게이트 전극을 형성하고, 커패시터 영역에서 상부전극을 동시에 형성하는 단계로 이루어진 것을 특징으로 하는 아날로그 반도체소자의 전극구조의 제조방법을 제공함으로써 달성된다.And applying a field oxide film and a gate oxide film on the semiconductor substrate, forming a first polysilicon layer thereon, and then forming a dielectric film on the first polysilicon layer, and a second polysilicon layer on the dielectric film. Forming a lower electrode by etching the second polysilicon layer and the dielectric layer in the transistor region and exposing the second polysilicon layer in the capacitor region through the etching process after the deposition and doping, and after the capacitor region masking operation. And sequentially depositing the tungsten silicide layer and the anti-reflection film after the step, and removing the tungsten silicide layer and the anti-reflection film by a gate mask process to form a gate electrode in the transistor region and simultaneously forming an upper electrode in the capacitor region. Electrode structure of the analog semiconductor device, characterized in that consisting of It is achieved by providing a method for producing.
그리고, 상기 제1폴리실리콘층의 두께 및 상기 제2폴리실리콘층의 두께는 1000 ∼ 2000Å으로 동일하게 형성하는 것이 바람직하나 필요에 따라 적절하게 선택할 수 있다.The thickness of the first polysilicon layer and the thickness of the second polysilicon layer are preferably 1000 to 2000 kPa, but may be appropriately selected as necessary.
또한, 상기 제1,제2폴리실리콘층은 PoCl3을 도핑한 폴리실리콘을 사용하는 것이 바람직하나 필요에 따라 다른 도핑방식을 사용하여도 무방하다.In addition, the first and second polysilicon layers are preferably polysilicon doped with PoCl 3 , but other doping methods may be used as necessary.
그리고, 상기 유전체막은 TEOS막을 사용하는 것이 바람직하며, 이 유전체막은 증착되는 효율을 향상시키기 위하여 화학기상증착법(PCVD)에 의하여 증착되도록 한다.The dielectric film is preferably a TEOS film, and the dielectric film is deposited by chemical vapor deposition (PCVD) to improve the deposition efficiency.
한편, 상기 제2폴리실리콘층, 유전체막, 텅스텐실리사이드층 및 반사방지막의 식각공정은 건식식각에 의하여 이루어지는 것이 바람직하나 필요에 따라 적절하게 형성시킬 수 있다.Meanwhile, the etching process of the second polysilicon layer, the dielectric film, the tungsten silicide layer, and the anti-reflection film is preferably performed by dry etching, but may be appropriately formed as necessary.
이하, 첨부한 도면에 의거하여 본 발명에 따른 아날로그 반도체소자의 전극구조 및 그 제조방법을 실시예에 의하여 상세히 설명한다.Hereinafter, an electrode structure of an analog semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
우선, 본 발명에 따른 반도체소자의 전극구조 및 그에 따른 제조공정을 살펴 보면, 도 2에 도시된 바와 같이, 반도체기판(8) 상에 필드산화막(10) 및 게이트산화막(20)을 형성하도록 하고, 그 산화막(10)(20) 상에 제1폴리실리콘층(30)을 1000 ∼ 2000Å정도의 두께로 증착하고, 그 제1폴리실리콘층(30)상에 주로 TEOS막인 유전체막(40)을 화학기상증착법으로 얇게 형성시킨 후에 다시 그 위에 1000 ∼ 2000Å의 두께를 갖는 제2폴리실리콘층(50)을 증착시킨 상태를 보인 도면이다.First, referring to the electrode structure of the semiconductor device and the manufacturing process according to the present invention, as shown in Figure 2, to form the
그리고, 도 3에 도시된 바와 같이, 도 2에 연이어서 제2폴리실리콘층(50) 상에 마스킹을 하여 식각공정, 바람직하게는 건식 식각공정을 통하여 커패시터 영역에서 커패시터의 하부전극으로 사용되는 제2폴리실리콘층(50)과 유전체막(40)을 식각하여내도록 하고, 트랜지스터 영역에서는 제2폴리실리콘층(50)과 유전체막(40)이 식각되어 제거된 상태를 보이고 있다,As shown in FIG. 3, the mask is masked on the
또한, 도 4에 도시된 바와 같이, 도 3에서 식각공정이 있은 후에 그 위에 연속하여 텅스텐실리사이드층(60)과 반사방지막(70)을 형성하도록 하고, 이때 반사방지막(70)은 실리콘질화막 혹은 실리콘산화질화막을 주로 사용하도록 한다.In addition, as shown in FIG. 4, after the etching process in FIG. 3, a
그리고, 도 5에 도시된 바와 같이, 두 번째의 게이트 마스킹을 통하여 반사방지막(70) 상에 마스킹을 하여 마스킹이 되지 않은 반사방지막(70)과 텅스텐실리콘층(60)을 건식식각에 의하여 식각을 하게 되면, 트랜지스터 영역에서는 게이트전극이 형성되어 지고, 커패시터 영역에서는 커패시터의 상부전극이 형성되는 것으로서, 커패시터 영역에서는 제1폴리실리콘층(30) 상에서 EOP(End Of Point)를 잡아서 과도 식각을 하게 되면, 최종적으로 트랜지스터 영역에서 게이트전극은 제1폴리실리콘층(30)과 텅스텐실리사이드층(50)으로 이루어지게 되고, 커패시터 영역에서는 제1폴리실리콘층(30)이 하부전극으로, 제2폴리실리콘층(50) 및 텅스텐실리사이드층(60)이 상부전극으로 사용될 수 있는 상태를 보이고 있다.As shown in FIG. 5, the masking is performed on the
한편, 도 6은 도 5에서 트랜지스터 영역의 게이트 전극과, 커패시터 영역의 커패시터 상,하부 전극의 외측면에 스페이서를 형성하고, 활성영역에 소스 및 드레인 이온을 주입하고 열처리하여서 소오스 및 드레인 영역을 형성하는 상태를 보인 도면이다.Meanwhile, FIG. 6 shows spacers on the gate electrodes of the transistor region, the outer surface of the capacitor upper and lower electrodes of the capacitor region, and source and drain ions in the active region and heat treatment to form source and drain regions in FIG. 5. It is a figure which shows the state to do.
따라서, 상기한 바와 같이 본 발명에 따른 반도체소자의 구조 및 그 제조공정을 사용하게 되면, 반도체기판 상에서 하부전극의 역할을 하는 제1폴리실리콘층과 상부전극의 역할을 수행하는 제2폴리실리콘층 사이에 유전체막을 형성하여 종래의 반사방지막이 절연을 수행하는 것에 비하여 현저하게 향상된 절연 상태를 유지하므로 트랜지스터 영역의 특성을 그대로 유지하면서 커패시터 영역의 특성을 증대시키므로 소자의 성능을 향상시키고, 안정적인 아날로그용 반도체소자의 수율을 얻게 되어 생산단가를 저감하도록 하는 매우 유용하고 효과적인 발명인 것이다.Therefore, when using the structure and manufacturing process of the semiconductor device according to the present invention as described above, the first polysilicon layer to serve as the lower electrode on the semiconductor substrate and the second polysilicon layer to serve as the upper electrode By forming a dielectric film in between, the anti-reflection film maintains a significantly improved insulation state compared to the insulation, thereby increasing the characteristics of the capacitor region while maintaining the characteristics of the transistor region, thereby improving the performance of the device, and for stable analog. It is a very useful and effective invention to obtain the yield of the semiconductor device to reduce the production cost.
또한, 상기 트랜지스터 영역의 케이트 전극은 폴리실리콘층과 텅스텐실리사이드층으로 형성되고, 커패시터 영역에서 커패시터 상부전극이 종래에는 폴리실리콘층으로만 이루어지는 데 반하여 본 발명의 경우에는 폴리실리콘층과 그 위에 적층되는 텅스텐실리사이드층을 합쳐서 상부전극으로 사용하므로 종래에 비하여 커패시터 영역의 작동 처리속도가 증가하여 소자의 성능을 현저하게 향상시키는 장점이 있다,In addition, the gate electrode of the transistor region is formed of a polysilicon layer and a tungsten silicide layer, the capacitor upper electrode in the capacitor region is conventionally made of only a polysilicon layer in the case of the present invention is laminated on the polysilicon layer and thereon Since the tungsten silicide layer is used as the upper electrode, there is an advantage of significantly improving the performance of the device by increasing the operating speed of the capacitor region as compared with the conventional art.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045653A KR100239904B1 (en) | 1997-09-03 | 1997-09-03 | Structure of electrode of analogue semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970045653A KR100239904B1 (en) | 1997-09-03 | 1997-09-03 | Structure of electrode of analogue semiconductor device and method for manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990024513A KR19990024513A (en) | 1999-04-06 |
| KR100239904B1 true KR100239904B1 (en) | 2000-01-15 |
Family
ID=19520777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970045653A KR100239904B1 (en) | 1997-09-03 | 1997-09-03 | Structure of electrode of analogue semiconductor device and method for manufacturing thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239904B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873815B1 (en) * | 2002-07-06 | 2008-12-11 | 매그나칩 반도체 유한회사 | Method for fabricating image sensor |
-
1997
- 1997-09-03 KR KR1019970045653A patent/KR100239904B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990024513A (en) | 1999-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6737333B2 (en) | Semiconductor device isolation structure and method of forming | |
| US4455568A (en) | Insulation process for integrated circuits | |
| JPS6335107B2 (en) | ||
| US7064369B2 (en) | Method for manufacturing a semiconductor device including a PIP capacitor and a MOS transistor | |
| KR100239904B1 (en) | Structure of electrode of analogue semiconductor device and method for manufacturing thereof | |
| KR100835825B1 (en) | Semiconductor device and method for fabricating the same | |
| KR19990015384A (en) | Capacitor manufacturing method of composite semiconductor device | |
| KR100486109B1 (en) | Manufacturing Method of Analog Semiconductor Device | |
| KR0170570B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100244411B1 (en) | Method for manufacturing semiconductor device | |
| KR100445059B1 (en) | Method of fabricating capacitor of semiconductor device for improving physical property of capacitor bottom electrode | |
| KR100515008B1 (en) | Method for fabricating complex semiconductor device | |
| KR0166030B1 (en) | Capacitor fabrication method of semiconductor device | |
| KR100240096B1 (en) | Method for manufacturing semiconductor device | |
| KR100328451B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR970000220B1 (en) | Method for producing dram cell capacitor | |
| KR100404221B1 (en) | method for manufacturing capacitor of semiconductor device | |
| KR100226217B1 (en) | Forming method for electric charge storage electrode of semiconductor device | |
| KR0169597B1 (en) | Method for manufacturing capacitor of semiconductor device | |
| TW202211305A (en) | Semiconductor structure and manufacturing method thereof | |
| JP3336660B2 (en) | Method for manufacturing semiconductor device | |
| KR940009620B1 (en) | Method of manufacturing capacitor of semiconductor cell | |
| KR100313097B1 (en) | A method for manufacturing the analogue semiconductor | |
| KR100359786B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR0147636B1 (en) | A semiconductor apparatus with wiring structure protecting shallow junction and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 18 |
|
| EXPY | Expiration of term |