KR100239455B1 - Method for fabricating semiconductor device - Google Patents

Method for fabricating semiconductor device Download PDF

Info

Publication number
KR100239455B1
KR100239455B1 KR1019970058535A KR19970058535A KR100239455B1 KR 100239455 B1 KR100239455 B1 KR 100239455B1 KR 1019970058535 A KR1019970058535 A KR 1019970058535A KR 19970058535 A KR19970058535 A KR 19970058535A KR 100239455 B1 KR100239455 B1 KR 100239455B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
manufacturing
forming
polycrystalline silicon
substrate
Prior art date
Application number
KR1019970058535A
Other languages
Korean (ko)
Other versions
KR19990038706A (en
Inventor
한광희
박준영
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970058535A priority Critical patent/KR100239455B1/en
Publication of KR19990038706A publication Critical patent/KR19990038706A/en
Application granted granted Critical
Publication of KR100239455B1 publication Critical patent/KR100239455B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 두 번의 사진 식각 공정으로 구석부위가 샤프한 모양의 게이트 전극을 형성하여 소자의 특성 및 집적화를 향상시키기 위한 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device for improving the characteristics and integration of the device by forming a gate electrode having a sharp corner portion by two photolithography processes.

본 발명의 반도체 소자의 제조 방법은 격리 영역이 정의된 기판을 마련하는 단계, 상기 격리 영역의 기판에 격리막을 형성하는 단계, 전면에 절연막과 도전체를 형성하는 단계, 상기 도전체를 선택 식각하여 인접한 다수 개의 전극들이 연결된 도전라인들을 형성하는 단계와, 상기 각 도전라인의 전극들이 서로 분리되도록 도전라인을 선택 식각하여 다수 개의 전극들을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention comprises the steps of providing a substrate having an isolation region defined, forming an isolation film on the substrate of the isolation region, forming an insulating film and a conductor on the entire surface, and selectively etching the conductor. And forming a plurality of conductive lines connected to a plurality of adjacent electrodes, and selectively etching the conductive lines so that the electrodes of each conductive line are separated from each other.

Description

반도체 소자의 제조 방법Manufacturing Method of Semiconductor Device

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 특성 및 집적화를 향상시키는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device for improving the characteristics and integration of the device.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 평면도이고, 도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.1A to 1C are process plan views illustrating a method of manufacturing a semiconductor device according to the prior art, and FIGS. 2A to 2C are process cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

종래 기술에 따른 반도체 소자의 제조 방법은 도 1a 및 도 2a에서와 같이, 활성 영역 과 격리 영역이 정의된 반도체 기판(11)에 불순물 이온을 주입한 다음, 드라이브-인 확산하므로 상기 반도체 기판(11) 표면내에 웰(12)을 형성한다.In the method of manufacturing a semiconductor device according to the related art, as shown in FIGS. 1A and 2A, impurity ions are implanted into a semiconductor substrate 11 in which an active region and an isolation region are defined, and then drive-in diffusion, so that the semiconductor substrate 11 is formed. A well 12 is formed in the surface.

여기서, 상기 불순물 이온이 p형이면 p형 웰이 형성되고, n형이면 n형 웰이 형성된다.Here, if the impurity ions are p-type, p-type wells are formed, and if n-type, n-type wells are formed.

그리고, 상기 반도체 기판(11)상의 격리 영역에 산화 공정을 실시하여 필드 산화막(13)을 형성한다.Then, an oxidation process is performed on the isolation region on the semiconductor substrate 11 to form the field oxide film 13.

도 1b 및 도 2b에서와 같이, 상기 활성 영역의 반도체 기판(11)상에 산화막(14)을 열 산화 공정으로 성장시킨다.As shown in FIGS. 1B and 2B, the oxide film 14 is grown on the semiconductor substrate 11 in the active region by a thermal oxidation process.

그리고, 전면에 다결정 실리콘(15a)을 형성한다.Then, polycrystalline silicon 15a is formed on the entire surface.

도 1c 및 도 2c에서와 같이, 상기 다결정 실리콘(15a)을 사진 식각 공정으로 선택적 식각하여 게이트 전극(15b)을 형성한다.1C and 2C, the polycrystalline silicon 15a is selectively etched by a photolithography process to form a gate electrode 15b.

즉, 상기 다결정 실리콘(15a)상에 감광막을 도포한다.That is, a photosensitive film is coated on the polycrystalline silicon 15a.

이어, 상기 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.Subsequently, the photoresist is selectively exposed and developed so that only the portion where the gate electrode is to be formed remains.

그리고, 상기 선택적으로 노광 및 현상된 감광막을 마스크로 상기 다결정 실리콘(15a)을 선택적으로 식각하여 게이트 전극(15b)을 형성한 다음, 상기 감광막을 제거한다.The polycrystalline silicon 15a is selectively etched using the selectively exposed and developed photosensitive film to form a gate electrode 15b, and then the photosensitive film is removed.

그러나 종래의 반도체 소자의 제조 방법은 게이트 전극을 형성하기 위한 사진 식각 공정시, 광학 특성에 의해 즉 감광막의 패턴을 위한 노광 공정에서 상기 감광막의 구석부위가 다른부위보다 많이 노광되므로, 상기 게이트 전극의 끝부위가 라운딩되어 상기 게이트 전극이 실제보다 작게되므로 문턱 전압의 감소 또는 오프(Off) 전류가 증가되는 현상 등 소자의 특성이 저하되며, 상기 게이트 전극의 크기를 보정하기 위한 공간의 필요에 의해 소자의 집적화를 저하시킨다는 문제점이 있었다.However, in the conventional method of manufacturing a semiconductor device, since the corners of the photoresist film are exposed more than other parts by the optical characteristics, that is, the exposure process for the pattern of the photoresist film, during the photolithography process for forming the gate electrode. As the edge is rounded and the gate electrode is smaller than the actual size, the characteristics of the device are degraded, such as a decrease in the threshold voltage or an increase in off current, and the device is required due to the need for space to correct the size of the gate electrode. There was a problem of lowering the integration.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 두 번의 사진 식각 공정으로 구석부위가 샤프(Sharp)한 모양의 게이트 전극을 형성하여 소자의 특성 및 집적화를 향상시키는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems to provide a method for manufacturing a semiconductor device to improve the characteristics and integration of the device by forming a gate electrode of the sharp shape (Sharp) in two photolithography process The purpose is.

도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 평면도1A to 1C are process plan views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도2A to 2C are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the prior art.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 평면도3A to 3D are plan views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도4A through 4D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

31: 반도체 기판 32: 웰31: semiconductor substrate 32: well

33: 필드 산화막 34: 산화막33: field oxide film 34: oxide film

35a: 다결정 실리콘 35b: 다결정 실리콘 라인35a: polycrystalline silicon 35b: polycrystalline silicon line

35c: 게이트 전극35c: gate electrode

본 발명의 반도체 소자의 제조 방법은 격리 영역이 정의된 기판을 마련하는 단계, 상기 격리 영역의 기판에 격리막을 형성하는 단계, 전면에 절연막과 도전체를 형성하는 단계, 상기 도전체를 선택 식각하여 인접한 다수 개의 전극들이 연결된 도전라인들을 형성하는 단계와, 상기 각 도전라인의 전극들이 서로 분리되도록 도전라인을 선택 식각하여 다수 개의 전극들을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The method of manufacturing a semiconductor device of the present invention comprises the steps of providing a substrate having an isolation region defined, forming an isolation film on the substrate of the isolation region, forming an insulating film and a conductor on the entire surface, and selectively etching the conductor. And forming a plurality of conductive lines connected to a plurality of adjacent electrodes, and selectively etching the conductive lines so that the electrodes of each conductive line are separated from each other.

상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings a preferred embodiment of the method for manufacturing a semiconductor device according to the present invention as follows.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 평면도이고, 도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.3A to 3D are process plan views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention, and FIGS. 4A to 4D are process cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

본 발명의 실시예에 따른 반도체 소자의 제조 방법은 도 3a 및 도 4a에서와 같이, 활성 영역과 격리 영역이 정의된 반도체 기판(31)에 불순물 이온을 주입한 다음, 드라이브-인 확산하므로 상기 반도체 기판(31) 표면내에 웰(32)을 형성한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, as shown in FIGS. 3A and 4A, impurity ions are implanted into a semiconductor substrate 31 in which active regions and isolation regions are defined, and then drive-in diffusion, so that the semiconductors are fabricated. A well 32 is formed in the surface of the substrate 31.

여기서, 상기 불순물 이온이 p형이면 p형 웰이 형성되고, n형이면 n형 웰이 형성된다.Here, if the impurity ions are p-type, p-type wells are formed, and if n-type, n-type wells are formed.

그리고, 상기 반도체 기판(31)상의 격리 영역에 산화 공정을 실시하여 필드 산화막(33)을 형성한다.Then, an oxidation process is performed on the isolation region on the semiconductor substrate 31 to form the field oxide film 33.

도 3b 및 도 4b에서와 같이, 상기 활성 영역의 반도체 기판(31)상에 산화막(34)을 열 산화 공정으로 성장시킨다.3B and 4B, an oxide film 34 is grown on the semiconductor substrate 31 in the active region by a thermal oxidation process.

그리고, 전면에 다결정 실리콘(35a)을 형성한다.Then, polycrystalline silicon 35a is formed on the entire surface.

도 3c 및 도 4c에서와 같이, 상기 다결정 실리콘(35a)을 제 1 사진 식각 공정으로 선택적 식각하여 인접한 다수 개의 게이트 전극들이 서로 연결된 다결정 실리콘 라인(35b)을 형성한다.3C and 4C, the polycrystalline silicon 35a is selectively etched by a first photolithography process to form a polycrystalline silicon line 35b in which a plurality of adjacent gate electrodes are connected to each other.

즉, 상기 다결정 실리콘(35a)상에 제 1 감광막을 도포한다.That is, a first photosensitive film is coated on the polycrystalline silicon 35a.

이어, 상기 제 1 감광막을 다결정 실리콘 라인이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.Subsequently, the first photoresist film is selectively exposed and developed so as to remain only at the site where the polycrystalline silicon line is to be formed.

그리고, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 상기 다결정 실리콘(35a)을 선택적으로 식각하여 다결정 실리콘 라인(35b)을 형성한다.The polycrystalline silicon 35a is selectively etched using the selectively exposed and developed first photoresist layer to form a polycrystalline silicon line 35b.

도 3d 및 도 4d에서와 같이, 상기 다결정 실리콘 라인(35b)을 제 2 사진 식각 공정으로 선택적 식각하여 구석부위가 샤프한 모양의 게이트 전극(35c)을 형성한다.As shown in FIGS. 3D and 4D, the polycrystalline silicon line 35b is selectively etched by a second photolithography process to form a gate electrode 35c having a sharp corner portion.

즉, 전면에 제 2 감광막을 도포한다.That is, a second photosensitive film is coated on the entire surface.

이어, 상기 제 2 감광막을 게이트 전극이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.Subsequently, the second photoresist film is selectively exposed and developed so that only the portion where the gate electrode is to be formed remains.

그리고, 상기 선택적으로 노광 및 현상된 제 2 감광막을 마스크로 상기 다결정 실리콘 라인(35b)을 선택적으로 식각하여 게이트 전극(35c)을 형성한 다음, 상기 제 2 감광막을 제거한다.The polycrystalline silicon line 35b is selectively etched using the selectively exposed and developed second photoresist film to form a gate electrode 35c, and then the second photoresist film is removed.

본 발명의 반도체 소자의 제조 방법은 제 1 사진 식각 공정으로 인접한 다수 개의 게이트 전극들이 서로 연결된 다결정 실리콘 라인을 형성하고, 제 2 사진 식각 공정으로 상기 다결정 실리콘 라인의 각 게이트 전극을 분리시켜 구석부위가 샤프한 모양의 게이트 전극들을 형성하므로, 상기 게이트 전극을 실제와 같은 크기로 형성하여 문턱 전압의 감소 또는 오프 전류가 증가되는 현상을 제거하므로 소자의 특성이 향상되며, 상기 게이트 전극의 크기를 보정하기 위한 공간이 필요없어 소자의 집적화를 향상시키는 효과가 있다.The method of manufacturing a semiconductor device of the present invention forms a polycrystalline silicon line in which a plurality of adjacent gate electrodes are connected to each other by a first photolithography process, and separates the gate electrodes of the polycrystalline silicon line by a second photolithography process. Since the gate electrodes are formed to have sharp shapes, the gate electrodes are formed to have the actual size, thereby eliminating the phenomenon of decreasing the threshold voltage or increasing the off current, thereby improving the characteristics of the device and correcting the size of the gate electrode. Since no space is required, there is an effect of improving the integration of the device.

Claims (1)

격리 영역이 정의된 기판을 마련하는 단계;Providing a substrate with an isolation region defined therein; 상기 격리 영역의 기판에 격리막을 형성하는 단계;Forming an isolation layer on the substrate in the isolation region; 전면에 절연막과 도전체를 형성하는 단계;Forming an insulating film and a conductor on the entire surface; 상기 도전체를 선택 식각하여 인접한 다수 개의 전극들이 연결된 도전라인들을 형성하는 단계;Selectively etching the conductor to form conductive lines to which a plurality of adjacent electrodes are connected; 상기 각 도전라인의 전극들이 서로 분리되도록 도전라인을 선택 식각하여 다수 개의 전극들을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.And forming a plurality of electrodes by selectively etching the conductive lines so that the electrodes of the respective conductive lines are separated from each other.
KR1019970058535A 1997-11-06 1997-11-06 Method for fabricating semiconductor device KR100239455B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970058535A KR100239455B1 (en) 1997-11-06 1997-11-06 Method for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970058535A KR100239455B1 (en) 1997-11-06 1997-11-06 Method for fabricating semiconductor device

Publications (2)

Publication Number Publication Date
KR19990038706A KR19990038706A (en) 1999-06-05
KR100239455B1 true KR100239455B1 (en) 2000-01-15

Family

ID=19524303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970058535A KR100239455B1 (en) 1997-11-06 1997-11-06 Method for fabricating semiconductor device

Country Status (1)

Country Link
KR (1) KR100239455B1 (en)

Also Published As

Publication number Publication date
KR19990038706A (en) 1999-06-05

Similar Documents

Publication Publication Date Title
KR100272527B1 (en) Semiconductor device and method for fabricating the same
KR100351894B1 (en) Method for manufacturing single electron transistor
KR100232197B1 (en) Method of manufacturing semiconductor device
KR100239455B1 (en) Method for fabricating semiconductor device
KR100302612B1 (en) Manufacturing method for mos transistor
US4409727A (en) Methods of making narrow channel field effect transistors
KR100694996B1 (en) Method for manufacturing capacitor in semiconductor device
KR100198632B1 (en) Manufacturing method of semiconductor device
KR100533375B1 (en) Dual Gate Electrode Formation Method_
KR19980060870A (en) Dual gate electrode formation method of semiconductor device
KR100236910B1 (en) Method of manufacturing memory cell array
KR100364794B1 (en) Method for fabricating of semiconductor device
KR0168119B1 (en) Method of manufacturing semiconductor devices
KR100209590B1 (en) Semiconductor device and manufacture thereof
KR100290877B1 (en) Method for coating semiconductor device
KR0147728B1 (en) Method for manufacturing semiconductor device with ldd structure
KR100252767B1 (en) A semiconductor device and method for fabricating the same
WO1981001485A1 (en) Narrow channel field effect semiconductor devices and methods for making
KR20020002706A (en) Transistor and method for manufacturing the same
KR19980025546A (en) Semiconductor device and manufacturing method
JPS62105473A (en) Semiconductor device
KR20040029588A (en) Method for forming the semiconductor device
KR19990054554A (en) Semiconductor element and manufacturing method thereof
KR20010058938A (en) Method for manufacturing transistor
KR20050101999A (en) Mosfet and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee