KR100238226B1 - Apparatus for controlling video camera iris by using pre-blanking and window mixed circuit - Google Patents
Apparatus for controlling video camera iris by using pre-blanking and window mixed circuit Download PDFInfo
- Publication number
- KR100238226B1 KR100238226B1 KR1019970002880A KR19970002880A KR100238226B1 KR 100238226 B1 KR100238226 B1 KR 100238226B1 KR 1019970002880 A KR1019970002880 A KR 1019970002880A KR 19970002880 A KR19970002880 A KR 19970002880A KR 100238226 B1 KR100238226 B1 KR 100238226B1
- Authority
- KR
- South Korea
- Prior art keywords
- main data
- blanking
- window
- aperture
- circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/75—Circuitry for compensating brightness variation in the scene by influencing optical camera components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/50—Constructional details
- H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/72—Combination of two or more compensation controls
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
본 발명에 따른 프리-블랭킹 및 윈도우 혼합 회로를 이용한 비디오 카메라 조리개 제어 장치가 개시된다.Disclosed is a video camera aperture control apparatus using a pre-blanking and window mixing circuit according to the present invention.
그 장치의 구성은, 소정의 제어 신호에 의하여 입사되는 광량을 조절하는 조리개; 상기 조리개 및 상기 비디오 카메라 렌즈를 통과한 광 신호를 전기 신호로 변환하는 CCD 소자; 상기 CCD 소자로부터 출력되는 전기 신호에 포함된 노이즈를 제거한 메인 데이타만을 선별하여 샘플링하는 CDS; 상기 샘플링된 메인 데이타를 증폭하는 차동 증폭기; 상기 증폭된 메인 데이타의 광학적 흑 레벨을 계속 일정하게 잡아주는 클램프 회로; 상기 클램프된 메인 데이터를 입력하여, 상기 메인 데이터 전송 기간을 임의로 설정하여 스위칭하고, 상기 메인 데이터 전송 기간에는 상기 메인 데이터를 출력하고, 상기 메인 데이타가 전송되지 않는 기간에는 기준 전압을 출력하는 프리-블랭킹 및 윈도우 혼합 회로; 상기 프리-블랭킹 및 윈도우 혼합 회로로부터 출력되는 상기 메인 데이타를 잠시 저장한 후 출력하는 버퍼; 상기 버퍼에서 출력된 메인 데이타의 고역 성분을 제거하고 소정의 기준 전압과 비교한 후 조리개를 제어하는 조리개 제어부를 포함함을 특징으로 한다. 본 발명에 따르면, 프리-블랭킹과 윈도우 기능을 IC 내부에서 동시에 병렬적으로 처리하여 기능의 단순화 및 하드웨어의 간략화를 실현할 수 있다.The configuration of the apparatus includes an aperture for adjusting the amount of light incident by a predetermined control signal; A CCD device for converting an optical signal passing through the aperture and the video camera lens into an electrical signal; A CDS for selecting and sampling only main data from which noise included in an electrical signal output from the CCD device is removed; A differential amplifier amplifying the sampled main data; A clamp circuit for constantly holding an optical black level of the amplified main data; Pre-switching the clamped main data, arbitrarily setting and switching the main data transmission period, outputting the main data in the main data transmission period, and outputting a reference voltage in the period during which the main data is not transmitted. Blanking and window mixing circuits; A buffer which temporarily stores and outputs the main data output from the pre-blanking and window mixing circuit; And an aperture control unit configured to remove the high frequency component of the main data output from the buffer and compare the same with a predetermined reference voltage to control the aperture. According to the present invention, the pre-blanking and window functions can be processed in parallel at the same time inside the IC to realize the function simplification and the hardware simplified.
Description
본 발명은 비디오 카메라 조리개 제어 장치에 관한 것으로, 보다 상세하게는 프리-블랭킹(Pre-Blanking)과 윈도우(Window) 기능을 IC 내부에서 동시에 병렬적으로 처리하여 기능의 단순화 및 하드웨어의 간략화를 실현한 프리-블랭킹 및 윈도우 혼합 회로를 이용한 비디오 카메라 조리개 제어 장치에 관한 것이다.The present invention relates to a video camera iris control apparatus, and more particularly, pre-blanking and window functions are simultaneously processed in parallel within an IC to simplify functions and simplify hardware. A video camera aperture control device using a pre-blanking and window mixing circuit.
도 1은 종래의 비디오 카메라 조리개 제어 장치의 구성을 나타낸 도면이다.1 is a view showing the configuration of a conventional video camera aperture control device.
도 1에 있어서, 참조 부호 10은 조리개를, 12는 렌즈를, 14는 CCD 소자(고체 촬상 소자)를, 16은 아날로그 신호 처리부를, 160은 CDS(Correlated Double Sampling)를, 162는 차동 증폭기를, 164는 클램프 회로를, 166은 프리-블랭킹 회로를, 168은 버퍼를, 18은 조리개 제어부를, 180은 조리개 제어기를, 182는 비교기를, 184는 저역 필터를, 186은 윈도우 회로를 각각 나타낸다.In Fig. 1,
도 1에서 아날로그 신호 처리부는 IC로 구성되고, 조리개 제어부는 외부 애플리케이션(Application)으로 구성된다.In FIG. 1, the analog signal processor is configured as an IC, and the aperture controller is configured as an external application.
도 1에 도시된 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the device shown in Figure 1 as follows.
조리개(10)는 소정의 제어 신호에 의하여 입사되는 광량을 조절한다. CCD 소자(14)는 조리개(10) 및 렌즈(12)를 통과한 광 신호를 전기 신호로 변환한다. 아날로그 신호 처리부(16)는 입력되는 전기 신호에 포함된 노이즈를 제거하고 증폭하여 흑 레벨에 클램핑한 후 메인 데이타 전송 기간 이외의 기간(수평 귀선 기간)에 포함된 노이즈를 제거한다. 조리개 제어부(18)는 아날로그 신호 처리부(160로부터 출력되는 메인 데이타의 고역 성분을 제거하고 기준 레벨과 비교한 후 조리개 제어 신호를 출력하여 조리개(10)를 제어한다.The
CDS(160)는 CCD 소자(14)로부터 출력되는 전기 신호에 포함된 노이즈를 제거한 메인 데이타만을 선별하여 샘플링한다. 차동 증폭기(162)는 샘플링된 메인 데이타를 증폭한다. 클램프 회로(164)는 증폭된 메인 데이타를 입력하여 광학적 흑 레벨(Optical Balck Level)을 계속 일정하게 잡아준다. 프리-블랭킹 회로(166)는 메인 데이타가 전송되는 기간 이외의 기간에는 기준 전압을 출력한다. 버퍼(168)는 메인 데이타를 잠시 저장한다.The
윈도우 회로(186)는 메인 데이타 전송 기간을 임의로 설정하여 스위칭한다. 좀더 상세히 설명하면 화면의 전체에서 특정 부분을 윈도우로 구성(창을 열다의 뜻)하여 윈도우 펄스가 하이인 기간만 메인 데이타가 통과하도록 하여 궁극적으로 조리개를 제어하여 CCD 소자(14)로 입력되는 광 신호량을 제어한다.The
저역 필터(184)는 윈도우 회로(186)로부터 출력되는 메인 데이타에 포함된 휘도 평균 레벨을 추출하기 위해 고주파수 대역의 신호를 제거한다. 비교기(182)는 소정의 기준 전압과 저역 필터(184)를 통과한 메인 데이타를 비교하여 소정의 기준 전압과 메인 데이타의 차이에 해당하는 비교 신호를 출력한다. 조리개 제어기(180)는 비교 신호를 입력하여 조리개(10)를 제어하기 위한 조리개 제어 신호를 출력한다.The
도 2는 도 1에 도시된 프리-블랭킹 회로(윈도우 회로와 동일)의 상세한 구성을 나타낸 도면이다.FIG. 2 is a diagram showing a detailed configuration of the pre-blanking circuit (same as the window circuit) shown in FIG. 1.
도 2에 있어서, 참조 부호 1660 내지 1664는 제1 내지 제3비교기를, 1666은 전류 소스단을 각각 나타낸다.In Fig. 2,
도 2에 도시된 프리-블랭킹 회로(166)의 동작을 보다 상세히 설명하면 다음과 같다.The operation of the
프리-블랭킹 회로(166)는 타이밍 제너레이터(Timing Generator) IC로부터 프리-블랭킹 펄스를 입력하여 펄스가 로우 기간(8-12μs)일 때에는 기준 전압을 출력하고 하이인 기간(55.5-51.5μs) 동안에는 메인 데이타를 출력하도록 하여 궁극적으로는 메인 데이타가 없는 기간을 새로운 레벨로 세팅함으로써 메인 데이타에 포함된 노이즈를 제거한다.The
따라서, 트랜지스터 Q1/Q2로 구성된 제1비교기(1660), 트랜지스터 Q12/Q13로 구성된 제2비교기(1662), 트랜지스터 Q104/Q105로 구성된 제3비교기(1664)가 스위칭 동작을 하고, 회로 하단에 있는 전류 소스단(1666)은 전체 블록에 바이어스 전압을 공급한다. 각각의 노드에 표기된 전압은 전류 소스단(1666)에 의해 결정된 전류를 기준으로 DC 전압이 결정되어 있다. 여기서, 트랜지스터의 베이스-에미터간 전압은 각 트랜지스터의 컬렉터 전류에 관계 없이 일률적으로 Vbe=0.75V로 가정하여 회로가 구성되어 있다.Accordingly, the
윈도우 회로(186)는 화면의 전체에서 특정 부분을 윈도우로 구성(창을 열다의 뜻)하여 윈도우 펄스가 하이인 기간만 메인 데이타가 통과하도록 하여 궁극적으로 조리개를 제어하여 CCD 소자(14)로 입력되는 광 신호량을 제어하기 위한 회로이다.The
이와 같은 종래의 비디오 카메라 조리개 제어 장치는 프리-블랭킹 회로는 IC 내부에 구현되어 있고 윈도우 회로는 외부 애플리케이션에 구현되어 있으므로 장치가 복잡해지고 비용이 많이 드는 문제점이 있다.In the conventional video camera aperture control device, since the pre-blanking circuit is implemented in the IC and the window circuit is implemented in the external application, the device is complicated and expensive.
본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 프리-블랭킹과 윈도우 기능을 IC 내부에서 동시에 병렬적으로 처리하여 기능의 단순화 및 하드웨어의 간략화를 실현한 프리-블랭킹 및 윈도우 혼합 회로를 이용한 비디오 카메라 조리개 제어 장치를 제공함을 그 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is a video using a pre-blanking and window mixing circuit which realizes simplicity and hardware simplification by simultaneously processing the pre-blanking and windowing functions in parallel in the IC. It is an object of the present invention to provide a camera aperture control device.
도 1은 종래의 비디오 카메라 조리개 제어 장치의 구성을 나타낸 도면이다.1 is a view showing the configuration of a conventional video camera aperture control device.
도 2는 도 1에 도시된 프리-블랭킹 회로(윈도우 회로와 동일)의 상세한 구성을 나타낸 도면이다.FIG. 2 is a diagram showing a detailed configuration of the pre-blanking circuit (same as the window circuit) shown in FIG. 1.
도 3은 본 발명에 따른 프리-블랭킹 및 윈도우 혼합 회로를 이용한 비디오 카메라 조리개 제어 장치의 구성을 나타낸 도면이다.3 is a view showing the configuration of a video camera aperture control apparatus using a pre-blanking and window mixing circuit according to the present invention.
도 4는 도 3에 도시된 프리-블랭킹 및 윈도우 혼합 회로의 상세한 구성을 나타낸 도면이다.FIG. 4 is a diagram illustrating a detailed configuration of the pre-blanking and window mixing circuit shown in FIG. 3.
도 5는 본 발명에 따른 프리-블랭킹 및 윈도우 혼합 회로의 동작을 설명하기 위한 타이밍도이다.5 is a timing diagram for explaining the operation of the pre-blanking and window mixing circuit according to the present invention.
상기의 목적을 달성하기 위하여,In order to achieve the above object,
비디오 카메라 조리개 제어 장치에 있어서, 소정의 제어 신호에 의하여 입사되는 광량을 조절하는 조리개; 상기 조리개 및 상기 비디오 카메라 렌즈를 통과한 광 신호를 전기 신호로 변환하는 CCD 소자; 상기 CCD 소자로부터 출력되는 전기 신호에 포함된 노이즈를 제거한 메인 데이타만을 선별하여 샘플링하는 CDS(Correlated Double Sampling); 상기 CDS에서 샘플링된 메인 데이타를 증폭하는 차동 증폭기; 상기 차동 증폭기에서 증폭된 메인 데이타의 광학적 흑 레벨을 계속 일정하게 잡아주는 클램프 회로; 상기 클램프 회로에서 출력된 메인 데이터를 입력하여, 상기 메인 데이터 전송 기간을 임의로 설정하여 스위칭하고, 상기 메인 데이터 전송 기간에는 상기 메인 데이터를 출력하고, 상기 메인 데이타가 전송되지 않는 기간에는 기준 전압을 출력하는 프리-블랭킹 및 윈도우 혼합 회로; 상기 프리-블랭킹 및 윈도우 혼합 회로로부터 출력되는 상기 메인 데이타를 잠시 저장한 후 출력하는 버퍼; 상기 버퍼에서 출력된 메인 데이타의 고역 성분을 제거하고 소정의 기준 전압과 비교한 후 조리개를 제어하기 위한 제어 신호를 상기 조리개로 출력하는 조리개 제어부를 포함하며, IC 내부에서 윈도우 기능 및 프리-블랭킹 기능을 동시에 병렬적으로 처리하는 것을 특징으로 하는 프리-블랭킹 및 윈도우 혼합 회로를 이용한 비디오 카메라 조리개 제어 장치가 제공된다.An apparatus for controlling a video camera aperture, comprising: an aperture for adjusting an amount of light incident by a predetermined control signal; A CCD device for converting an optical signal passing through the aperture and the video camera lens into an electrical signal; Correlated Double Sampling (CDS) for selecting and sampling only main data from which noise is included in an electrical signal output from the CCD device; A differential amplifier amplifying main data sampled at the CDS; A clamp circuit that constantly holds the optical black level of the main data amplified by the differential amplifier; The main data output from the clamp circuit is input, the main data transmission period is arbitrarily set and switched, the main data is output during the main data transmission period, and a reference voltage is output during the period when the main data is not transmitted. Pre-blanking and window mixing circuitry; A buffer which temporarily stores and outputs the main data output from the pre-blanking and window mixing circuit; An aperture control unit for removing a high frequency component of the main data output from the buffer, comparing the signal with a predetermined reference voltage, and outputting a control signal for controlling the aperture to the aperture; and including a window function and a pre-blanking function in the IC. There is provided a video camera aperture control apparatus using a pre-blanking and window mixing circuit, characterized in that simultaneously processing in parallel.
이하, 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 프리-블랭킹 및 윈도우 혼합 회로를 이용한 비디오 카메라 조리개 제어 장치의 구성을 나타낸 도면이다.3 is a view showing the configuration of a video camera aperture control apparatus using a pre-blanking and window mixing circuit according to the present invention.
도 3에 도시된 장치의 구성은, 소정의 제어 신호에 의하여 입사되는 광량을 조절하는 조리개(10), 조리개(10) 및 렌즈(12)를 통과한 광 신호를 전기 신호로 변환하는 CCD 소자(14; 고체 촬상 소자), 입력되는 전기 신호에 포함된 노이즈를 제거하고 증폭하여 흑 레벨에 클램핑한 후 메인 데이타 전송 기간 이외의 기간에 포함된 노이즈를 제거하는 아날로그 신호 처리부(16), 아날로그 신호 처리부(16)로부터 출력되는 메인 데이타의 고역 성분을 제거하고 소정의 기준 전압과 비교한 후 조리개를 제어하기 위한 조리개 제어 신호를 출력하는 조리개 제어부(18)로 이루어진다.The configuration of the apparatus shown in FIG. 3 includes a CCD element for converting an optical signal passing through an
여기서, 아날로그 신호 처리부(16)는 CCD 소자(14)로부터 출력되는 전기 신호에 포함된 노이즈를 제거한 메인 데이타만을 선별하여 샘플링하는 CDS(160; Correlated Double Sampling), 샘플링된 메인 데이타를 증폭하는 차동 증폭기(162), 증폭된 메인 데이타를 입력하여 광학적 흑 레벨(Optical Balck Level)을 계속 일정하게 잡아주는 클램프 회로(164), 메인 데이타가 전송되는 기간 이외의 기간에는 기준 전압을 출력하는 프리-블랭킹 회로(166)의 기능과 메인 데이타 전송 기간을 임의로 설정하여 스위칭하는 윈도우 회로의 기능을 동시에 수행하는 프리-블랭킹 및 윈도우 혼합 회로(167) 및 메인 데이타를 잠시 저장하는 버퍼(168)로 이루어진다.Here, the analog
또한 조리개 제어부(18)는 프리-블랭킹 및 윈도우 혼합 회로(167)로부터 출력된 메인 데이타에 포함된 휘도 평균 레벨을 추출하기 위해 고주파수 대역의 신호를 제거하는 저역 필터(184), 소정의 기준 전압과 저역 필터(184)를 통과한 메인 데이타를 비교하여 조리개(10)를 제어하기 위한 비교 신호를 출력하는 비교기(182), 조리개(10)를 제어하기 위한 비교 신호를 입력하여 조리개(10)로 입사되는 광량을 제어하는 조리개 제어기(180)로 이루어진다.In addition, the
이어서, 도 3에 도시된 장치의 동작을 설명한다.Next, the operation of the apparatus shown in FIG. 3 will be described.
조리개(10)는 소정의 제어 신호에 의하여 입사되는 광량을 조절한다. CCD 소자(14)는 조리개(10) 및 렌즈(12)를 통과한 광 신호를 전기 신호로 변환한다. 아날로그 신호 처리부(16)는 입력되는 전기 신호에 포함된 노이즈를 제거하고 증폭하여 흑 레벨에 클램핑한 후 메인 데이타 전송 기간 이외의 기간(수평 귀선 기간)에 포함된 노이즈를 제거한다. 조리개 제어부(18)는 아날로그 신호 처리부(160로부터 출력되는 메인 데이타의 고역 성분을 제거하고 소정의 기준 전압과 비교한 후 조리개 제어 신호를 출력하여 조리개(10)를 제어한다.The
CDS(160)는 CCD 소자(14)로부터 출력되는 전기 신호에 포함된 노이즈를 제거한 메인 데이타만을 선별하여 샘플링한다. 차동 증폭기(162)는 샘플링된 메인 데이타를 증폭한다. 클램프 회로(164)는 증폭된 메인 데이타를 입력하여 광학적 흑 레벨(Optical Balck Level)을 계속 일정하게 잡아준다. 프리-블랭킹 및 윈도우 혼합 회로(167)는 메인 데이타 전송 기간 이외의 기간에는 기준 전압을 출력하는 프리-블랭킹 회로(166)의 기능과 메인 데이타 전송 기간을 임의로 설정하여 스위칭하는 윈도우 회로의 기능을 동시에 수행한다. 버퍼(168)는 메인 데이타를 잠시 저장한다.The
저역 필터(184)는 윈도우 회로(186)로부터 출력된 메인 데이타에 포함된 휘도 평균 레벨을 추출하기 위해 고주파수 대역의 신호를 제거한다. 비교기(182)는 소정의 기준 전압과 저역 필터(184)를 통과한 메인 데이타를 비교하여 조리개(10)를 제어하기 위한 비교 신호를 출력한다. 조리개 제어기(180)는 조리개(10)를 제어하기 위한 비교 신호를 입력하여 조리개(10)로 입사되는 광량을 제어한다.The
도 4는 도 3에 도시된 프리-블랭킹 및 윈도우 혼합 회로의 상세한 구성을 나타낸 도면이다.FIG. 4 is a diagram illustrating a detailed configuration of the pre-blanking and window mixing circuit shown in FIG. 3.
도 4에 있어서, 참조 부호 1668은 제4비교기를 나타낸다.In Fig. 4,
프리-블랭킹 회로(166)의 구성과 윈도우 회로(186)의 구성은 동일하므로 단순히 두 회로를 결합하여 프리-블랭킹 및 윈도우 혼합 회로를 구성할 수도 있으나그렇게 되면 하드웨어가 2배로 증가하여 종래의 장치에 비해 상대적으로 장점이 적게 된다. 따라서, 외부 애플리케이션에 포함된 윈도우 회로(186)를 IC 내부에서 프리-블랭킹 회로(166)와 통합하여 두 회로가 하나로 구현되도록 하였다. 도 4에서 컬렉터 단자가 제2비교기(1662)에 접속되어 있는 트랜지스터 Q4에 트랜지스터 Q3를 병렬로 연결하여 제4비교기(1668)를 구성함으로써 도 4에 도시된 회로 전체가 프리-블랭킹 회로와 윈도우 회로 기능을 동시에 수행하도록 하였다.Since the configuration of the
도 4에 도시된 회로의 동작을 보다 상세히 설명하면 다음과 같다.Referring to the operation of the circuit shown in Figure 4 in more detail as follows.
프리-블랭킹 펄스는 항상 온 상태에 있으나 윈도우 펄스는 스위칭에 의하여 온 오프 상태가 교대로 나타날 수 있다. 즉 제4비교기(1668)가 오동작하는 것을 막고, 제2비교기(1662)가 동작하도록 하기 위해 윈도우 기능 오프시는 입력 바이어스 전압을 3V로 세팅(이 때 Q3는 오프 상태이다.)할 필요가 있다. 도 2와 도 4를 비교하면 윈도우 펄스가 오프일 때 프리-블랭킹 및 윈도우 혼합 회로(167)에서 출력되는 메인 데이타와 프리-블랭킹 회로에서 출력되는 메인 데이타는 동일함을 알 수 있다. 또한 도 4에서 윈도우 펄스가 온일 때는 윈도우 펄스가 하이인 기간 동안에만 메인 데이타 신호가 출력된다. 도 5의 타이밍도를 참조하면 윈도우 펄스 기간 내에 프리-블랭킹 펄스 기간이 포함되어 프리-블랭킹 동작 보다 윈도우 기능 동작이 우선함을 알 수 있다. 즉 프리-블랭킹 펄스 기간이 로우(8-12μs 기간)가 아닐 때는 메인 데이타가 출력되어야 하나 프리-블랭킹 펄스가 하이인 동안에도 윈도우 펄스가 로우인 기간(25-35μs) 동안에는 메인 데이타는 출력되지 않고 기준 레벨이 출력된다.The pre-blanking pulse is always in the on state, but the window pulse may alternately turn on and off by switching. In other words, in order to prevent the
상술한 바와 같이 본 발명에 따르면, 프리-블랭킹과 윈도우 기능을 IC 내부에서 동시에 병렬적으로 처리하여 기능의 단순화 및 하드웨어의 간략화를 실현한 효과를 갖는다.As described above, according to the present invention, the pre-blanking and window functions are processed in parallel at the same time in the IC, thereby achieving the effect of simplifying the function and simplifying the hardware.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970002880A KR100238226B1 (en) | 1997-01-30 | 1997-01-30 | Apparatus for controlling video camera iris by using pre-blanking and window mixed circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970002880A KR100238226B1 (en) | 1997-01-30 | 1997-01-30 | Apparatus for controlling video camera iris by using pre-blanking and window mixed circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980067035A KR19980067035A (en) | 1998-10-15 |
KR100238226B1 true KR100238226B1 (en) | 2000-01-15 |
Family
ID=19496027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970002880A KR100238226B1 (en) | 1997-01-30 | 1997-01-30 | Apparatus for controlling video camera iris by using pre-blanking and window mixed circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100238226B1 (en) |
-
1997
- 1997-01-30 KR KR1019970002880A patent/KR100238226B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980067035A (en) | 1998-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5434615A (en) | Signal processing circuit adaptable to electronic endoscopes having different lengths | |
US20090066823A1 (en) | Solid-state image pickup device and clamp control method therefor | |
JPH03201691A (en) | Signal processing circuit | |
JPH031772A (en) | Image pickup device | |
KR100238226B1 (en) | Apparatus for controlling video camera iris by using pre-blanking and window mixed circuit | |
KR100975444B1 (en) | Image sensor with compensating block for reset voltage | |
JPH10214956A (en) | Solid image pick-up element | |
JP3064703B2 (en) | Sample hold circuit | |
JP2536476B2 (en) | Black level correction circuit for video camera | |
KR930004319Y1 (en) | Autofocus circuit of video apparatus | |
KR100268758B1 (en) | Cctv camera having high quality sensitivity | |
JPH09247552A (en) | Signal processing circuit for solid-state image pickup device | |
JP2003069904A (en) | Ccd output circuit and ccd output method | |
KR0120462B1 (en) | Circuit of clamping for video camera | |
KR100207471B1 (en) | Dual sampling method and apparatus for improving sampling noise | |
JP2002152600A (en) | Electronic camera apparatus and multichannel clamp circuit | |
JPH07327172A (en) | Solid-state image pickup device | |
JP2004088544A (en) | Auto iris lens controller of video camera | |
KR100248958B1 (en) | Charge compled device camera | |
KR0120398Y1 (en) | Auto focusing apparatus for a camcorder | |
JP4276416B2 (en) | Image signal fluctuation compensation circuit and electronic endoscope image signal processing circuit | |
KR100293290B1 (en) | Method for random triggering within CCD camera | |
KR100243006B1 (en) | Timing signal generator for charge coupled device camera | |
KR100195223B1 (en) | Horizontal contour compensating apparatus for video camera | |
JPH0486072A (en) | Video signal processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20071001 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |