KR100243006B1 - Timing signal generator for charge coupled device camera - Google Patents
Timing signal generator for charge coupled device camera Download PDFInfo
- Publication number
- KR100243006B1 KR100243006B1 KR1019970010221A KR19970010221A KR100243006B1 KR 100243006 B1 KR100243006 B1 KR 100243006B1 KR 1019970010221 A KR1019970010221 A KR 1019970010221A KR 19970010221 A KR19970010221 A KR 19970010221A KR 100243006 B1 KR100243006 B1 KR 100243006B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- control
- vertical
- reset gate
- horizontal
- Prior art date
Links
- 230000000873 masking effect Effects 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
Abstract
본 발명은 타이밍신호 발생기를 이용하면 화면을 편집할 수 있도록 한 씨씨디 카메라의 타이밍 신호 발생기에 관한 것으로, 종래에는 리셋 게이트(RESET GATE)펄스를 이용하여 편집할 수 있는 기능이 없어서 사용자의 요구에 맞는 화면으로 시청할 수 있는 없는 문제점이 있다. 따라서 본 발명은 입력되는 메인 클럭(MCLK)에 동기시켜 리셋 게이트신호(RG)를 마스킹하기 위한 마스킹용 리셋 게이트신호(RG-1)를 발생시키는 신호 발생부(21)와; 마이크로 컴퓨터로 부터 입력되는 제어 데이터 및 제어 수직신호(ctl-ver2)(ctl-ver1)를 수직동기 신호 입력 클럭(HD CLK)에 동기시켜 리셋 게이트신호(RG)를 수직으로 마스킹 제어하기 위한 수직제어신호(Ver-Ctl)를 발생하는 수직 리셋게이트 제어부(22)와; 마이크로 컴퓨터로 부터 입력되는 제어 데이터 및 제어 수직신호(ctl2-ver)(ctl1-ver)를 픽셀 클럭에 동기시켜 리셋 게이트신호를 수평으로 마스킹 제어하기 위한 수직 제어신호를 발생하는 수평 리셋게이트 제어부(23)와; 상기 신호 발생부(21)의 마스킹용 리셋게이트신호(RG-1)와, 수직 리셋게이트 제어부(22)의 수직 제어신호(Ver-Ctl)와, 수평 리셋게이트 제어부(23)의 수평 제어신호(Hor-Ctl)를 각각 입력받아 화면편집이 가능하도록 한 리셋 게이트신호(RG)를 발생하는 오아게이트(24)로 구성하여, 마이크로 컴퓨터에서 화면 편집기능에 따른 제어데이터에 따라 리셋게이트 펄스가 화면 편집을 행할 수 있도록 하고, 이와 같은 편집기능을 이용할 경우 기존의 신호 처리부를 이용한 화면 편집기능에 비해 상대적으로 저렴한 가격으로 구현할 수 있으며, 또한, 리셋게이트 펄스를 이용할 경우 픽셀 단위의 화면 제어가 가능하다.The present invention relates to a timing signal generator of a CD camera that allows a screen to be edited using a timing signal generator. In the related art, there is no function that can be edited using a reset gate pulse. There is a problem that can not be viewed on the correct screen. Therefore, the present invention provides a signal generator 21 for generating a masking reset gate signal RG-1 for masking the reset gate signal RG in synchronization with the input main clock MCLK; Vertical control for vertically masking control of the reset gate signal RG by synchronizing the control data and the control vertical signal (ctl-ver2) (ctl-ver1) input from the microcomputer to the vertical synchronization signal input clock (HD CLK). A vertical reset gate controller 22 generating a signal Ver-Ctl; Horizontal reset gate controller 23 for generating a vertical control signal for horizontally masking control of the reset gate signal by synchronizing the control data and the control vertical signal ctl2-ver (ctl1-ver) input from the microcomputer to the pixel clock. )Wow; The masking reset gate signal RG-1 of the signal generator 21, the vertical control signal Ver-Ctl of the vertical reset gate controller 22, and the horizontal control signal of the horizontal reset gate controller 23 ( It consists of an oragate 24 that generates a reset gate signal RG for receiving a Hor-Ctl input and editing the screen, and the reset gate pulse is edited according to the control data according to the screen editing function in the microcomputer. When using such an editing function, it is possible to implement a relatively low price compared to the screen editing function using a conventional signal processing unit, and also, by using a reset gate pulse, it is possible to control the screen in units of pixels.
Description
본 발명은 영상 녹화에 다양한 화면 편집기능을 추가하기 위한 것으로, 특히 타이밍 신호 발생기의 리셋 게이트(RESET GATE:RG) 출력을 필드 단위로 변경하여 화면편집 기능을 수행할 수 있도록 한 씨씨디 카메라의 타이밍 신호 발생기에 관한 것이다.The present invention is to add a variety of screen editing functions to the video recording, in particular the timing of the CD camera to perform the screen editing function by changing the reset gate (RESET GATE: RG) output of the timing signal generator in units of fields It relates to a signal generator.
일반적인 씨씨디 카메라 시스템의 구성은, 도 1에 도시된 바와같이, 입력되는 수직동기신호(H1,H2) 및 리셋 게이트(RG:RESET GATE)에 따라 외부로 부터 입력되는 광신호를 전기적 신호로 변환시켜 출력하는 씨씨디(10)와; 상기 씨씨디(10)를 거쳐 변환된 신호의 노이즈 성분을 제거해주고, 입력된 아날로그 신호를 샘플/홀딩시켜 이득값이 조절된 디지탈 데이터로 변환시켜 출력하는 신호 보정부(30)와; 상기 신호 보정부(30)로 부터 전송된 디지탈 데이터를 보정하거나, 필터링하여 신호 처리된 비디오신호를 최종적으로 출력하는 신호 처리부(40)와; 상기 씨씨디(10)와 신호 보정부(30)에서 필요로 하는 수직동기신호(H1,H2), 리셋 게이트신호(RG) 및 샘플/홀딩신호(SHD,SHP)를 발생시키는 타이밍신호 발생기(20)와; 상기 타이밍신호 발생기(20)에서 필요한 제어 데이터를 발생시키고, 상기 신호 처리부(40)에서 신호 처리시 필요한 제어동작을 행하는 마이크로 컴퓨터(50)로 구성한다.As shown in FIG. 1, a general CD camera system converts an optical signal input from the outside into an electrical signal according to the vertical synchronization signals H1 and H2 and the reset gate RG.
이와같이 구성된 종래 기술에 대하여 살펴보면 다음과 같다.Looking at the prior art configured as described above is as follows.
마이크로 컴퓨터(50)에서 제어 데이터를 발생하면, 이 제어 데이터를 타이밍신호 발생기(20)에서 입력받아 씨씨디(10)에서 필요한 수직동기신호(H1,H2)와 리셋 게이트신호(RG:RESET GATE)를 생성하여 발생시키고, 신호 보정부(30)에서 필요한 샘플/홀딩신호(SHD,SHP)를 각각 발생시킨다.When the control data is generated by the
그러면 상기 씨씨디(10)는 외부로 부터 입력되는 광신호를 전기적 신호로 변환시켜Then the
신호 보정부(30)로 출력된다.Output to the signal correction unit 30.
이에 따라 상기 신호 보정부(30)는 타이밍신호 발생기(20)에서 발생된 샘플/홀딩신호(SHD,SHP)에 의해 샘플 및 홀딩하여 노이즈 성분을 제거하고, 상기 씨씨디(10)로 부터 출력되는 아날로그 신호의 이득값을 조정함과 아울러 디지탈 데이터로 변환시켜 신호 처리부(40)로 출력한다.Accordingly, the signal correction unit 30 samples and holds the sample / holding signals SHD and SHP generated by the
상기 신호 처리부(40)는 상기 신호 보정부(30)에서 디지털 데이터로 변환된 신호를 마이크로 컴퓨터(50)의 제어에 따라 보정하고, 이 보정한 비디오 신호를The
최종적으로 출력한다.Finally output
그러나, 상기에서와 같은 종래기술에서 리셋 게이트(RG)펄스를 이용하여 편집할 수 있는 기능이 없어서 사용자의 요구에 맞는 화면으로 시청할 수 있는 없는 문제점이 있다.However, there is a problem in that the conventional technology as described above does not have a function that can be edited using a reset gate (RG) pulse, so that the user can view a screen that meets the needs of the user.
따라서 상기에서와 같은 종래 문제점을 해결하기 위한 본 발명의 목적은 리셋 게이트(RG)펄스를 이용하여 픽셀 단위의 화면 제어가 가능하도록 하여 커버-업(COVER UP), 커버-다운(COVER DOWN), 커버-레프트(COVER LEFT), 커버-라이트(COVER RIGHT), 박스-인(BOX IN), 박스-아웃(BOX OUT)과 같은 화면편집 기능을 구현할 수 있도록 한 씨씨디 카메라의 타이밍 신호 발생기를 제공함에 있다.Accordingly, an object of the present invention for solving the conventional problems as described above is to enable the screen control in units of pixels by using the reset gate (RG) pulse to cover-up (COVER UP), cover-down (COVER DOWN), Provides the timing signal generator of the CD camera to implement screen editing functions such as COVER LEFT, COVER RIGHT, BOX IN, and BOX OUT. Is in.
도 1은 종래 씨씨디 카메라 시스템 구성도.1 is a configuration of a conventional CD camera system.
도 2는 본 발명 씨씨디 카메라의 타이밍 신호 발생기 상세 블록도.Figure 2 is a detailed block diagram of the timing signal generator of the present invention the CD camera.
도 3은 도 2에서, 수직 리셋게이트(RG) 제어부의 상세 블록도.3 is a detailed block diagram of a vertical reset gate (RG) control in FIG.
도 4는 도 2에서, 수평 리셋게이트 제어부의 상세 블록도.4 is a detailed block diagram of the horizontal reset gate control unit in FIG.
도 5는 도 3에서, V/2 업-카운터1의 동작 흐름도.FIG. 5 is an operational flowchart of V / 2 up-
도 6은 도 3에서, V/2 업-카운터2의 동작 흐름도.FIG. 6 is an operational flowchart of V / 2 up-
도 7은 도 4에서, H/2 업-카운터1의 동작 흐름도.FIG. 7 is a flowchart of operation of the H / 2 up-
도 8은 도 4에서, H/2 업-카운터2의 동작 흐름도.8 is a flowchart of operation of the H / 2 up-
도 9는 도 1에서, 씨씨디(CCD)의 수직, 수평별 제어영역 할당을 보여주는 화면도.FIG. 9 is a screen diagram illustrating vertical and horizontal control area allocation of a CD in FIG. 1.
도 10은 마이크로 컴퓨터내에 저장되어 있는 화면 편집별 제어 데이터를 보여주는 표.10 is a table showing control data for each screen edit stored in the microcomputer.
*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***
10 : 씨씨디 20 : 타이밍 신호 발생기10: CD 20: Timing Signal Generator
30 : 신호 보정부 40 : 신호 처리부30: signal correction unit 40: signal processing unit
50 : 마이크로 컴퓨터50: microcomputer
상기 목적을 달성하기 위한 본 발명 씨씨디 카메라의 타이밍 신호 발생기 구성은, 도 2에 도시한 바와같이, 입력되는 메인 클럭(MCLK)에 동기시켜 리셋 게이트신호(RG)를 마스킹하기 위한 마스킹용 리셋 게이트신호(RG_1)를 발생시키는 신호 발생부(21)와; 마이크로 컴퓨터로 부터 입력되는 제어 데이터 및 제어 수직신호(Ctl_Ver2)(Ctl_Ver1)를 수평데이터 클럭(HDCLK)에 동기시켜 리셋 게이트신호(RG)를 수직으로 마스킹 제어하기 위한 수직제어신호(Ver-Ctl)를 발생하는 수직 리셋게이트 제어부(22)와; 상기 마이크로 컴퓨터로 부터 입력되는 제어 데이터 및 제어 수평신호(Ctl-Hor)(Ct2-Hor)를 픽셀 클럭(PCLK)에 동기시켜 리셋 게이트신호(RG)를 수평으로 마스킹 제어하기 위한 수직 제어신호(Hor_Ct1)를 발생하는 수평 리셋게이트 제어부(23)와; 상기 신호 발생부(21)의 마스킹용 리셋게이트신호(RG_1)와, 수직 리셋게이트 제어부(22)의 수직 제어신호(Ver_Ctl)와, 수평 리셋게이트 제어부(23)의 수평 제어신호(Hor_Ctl)를 각각 입력받아 화면편집이 가능하도록 한 리셋 게이트신호(RG)를 발생하는 오아게이트(24)로 구성한다.The timing signal generator configuration of the CD camera of the present invention for achieving the above object is, as shown in Figure 2, the masking reset gate for masking the reset gate signal RG in synchronization with the input main clock (MCLK) A signal generator 21 for generating a signal RG_1; The vertical control signal Ver-Ctl for vertically masking control of the reset gate signal RG by synchronizing the control data and the control vertical signal Ctl_Ver2 and Ctl_Ver1 input from the microcomputer to the horizontal data clock HDCLK is performed. A vertical
상기에서, 수직 리셋게이트 제어부(22)는, 도 3에 도시한 바와같이, 마이크로 컴퓨터로 부터 제어 데이터 입력시 정상화면의 수평 동기신호중 1/2구간을 카운트하여 얻은 값을 출력하는 수직동기 전반부(221)와; 상기 마이크로 컴퓨터로 부터 제어 데이터 입력시 정상화면의 수평동기신호중 나머지 1/2구간을 카운트하여 얻은 값을 출력하는 수직동기 후반부(222)와; 상기 수직동기 전반부(221)의 카운트값과 마이크로 컴퓨터로 부터의 제1 제어 수직신호(ct1-ver)를 각각 입력받아 배타적으로 오아링하는 제1 배타적 오아게이트(223)와; 상기 마이크로 컴퓨터로 부터의 제2 제어수직신호(ct2-ver)와 상기 수직동기 후반부(222)의 카운트값을 각각 입력받아 배타적으로 오아링하는 제2 배타적 오아게이트(224)와; 상기 제1, 제2 배타적 오아게이트(223)(224)의 출력신호를 오아링하여 수직 제어신호(Ver-ct1)를 출력하도록 하는 제1 오아게이트(225)로 구성한다.In the above, the vertical
또한, 수평 리셋게이트 제어부(23)는, 도 4에 도시한 바와같이, 마이크로 컴퓨터로 부터 입력되는 제어 데이터 입력시 정상화면의 수직 동기신호중 1/2구간을 카운트하여 얻은 값을 출력하는 수평동기 전반부(231)와; 상기 마이크로 컴퓨터로 부터 제어 데이터 입력시 정상화면의 수직동기신호중 나머지 1/2구간을 카운트하여 얻은 값을 출력하는 수평동기 후반부(232)와; 상기 수평동기 전반부(231)의 카운트값과 마이크로 컴퓨터로 부터의 제1 제어 수평신호(ct1-Hor)를 각각 입력받아 배타적으로 오아링하는 제3 배타적 오아게이트(233)와; 상기 마이크로 컴퓨터로 부터의 제2 제어수평신호(ct2-Hor)와 상기 수평동기 후반부(232)의 카운트값을 각각 입력받아 배타적으로 오아링하는 제4 배타적 오아게이트(234)와; 상기 제3, 제4 배타적 오아게이트(233)(234)의 출력신호를 오아링하여 수평 제어신호(Hor-ct1)를 출력하도록 하는 제2 오아게이트(235)로 구성한다.Also, as shown in FIG. 4, the horizontal reset
이와같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described in detail as follows.
도 1의 마이크로 컴퓨터에서 타이밍 신호 발생기(20)로 화면의 위치조정을 위한 수평 및 수직방향의 제어 데이터(control data)와 각종 제어신호를 제공하면, 도 2에 도시한 타이밍 신호 발생기(20)의 수직 리셋게이트 제어부(22)와 수평 리셋게이트 제어부(23)에서 입력받는다.In the microcomputer of FIG. 1, when the control signal and the various control signals in the horizontal and vertical directions for adjusting the screen position are provided to the
즉, 마이크로 컴퓨터(50)에서 수직 리셋게이트 제어부(22)로는 위치 조정에 대한 제어 데이터와 제어 수직신호(Ct2_Ver)(Ct1_Ver)를, 수평 리셋게이트 제어부(23)로는 제어 데이터와 제어 수평신호(Ct2_Hor)(Ct1_Hor)를 각각 출력한다.That is, in the
이에 상기 수직 리셋게이트 제어부(22)는 수직 제어신호(Ver_Ct1)을 생성하여 출력하고, 수평 리셋게이트 제어부(23)는 수평 제어신호(Hor_Ct1)를 생성하여 출력한다.Accordingly, the vertical
여기서, 상기 수직 리셋게이트 제어부(22)와 수평 리셋게이트 제어부(23)의 상세동작에 대하여 살펴보면 다음과 같다.Here, a detailed operation of the vertical
먼저, 도 3에서와 같이 수직 리셋게이트 제어부(22)의 수직데이터 전반부 제어부(221)에서 도 9에 도시한 정상화면의 수직동기 신호(VD)중 1/2구간(C구간)동안의 입력을 카운트하고, 이 카운트한 값인 Ver_Ct1_1신호를 제1 배타적 오아게이트(223)로 출력한다.First, as shown in FIG. 3, the input portion of the vertical data front control unit 221 of the vertical reset
그러면 상기 제1 배타적 오아게이트(223)는 마이크로 컴퓨터로 부터 전송되는 제1 제어 수직신호(Ct1_Ver)를 입력받아 Ver_Ct1_1 신호와 함께 배타적으로 오아링한 신호를 제1오아게이트(225)로 출력한다.Then, the first
이때 수직데이터 후반부 제어부(222)도 마찬가지로 도 9에서와 같이 정상화면의 수직동기신호(VD)중 나머지 1/2구간(D구간) 동안의 입력을 카운트하고, 이 카운트한 값의 Ver_ct1_2 신호는 제2 배타적 오아게이트(224)로 출력한다.At the same time, the vertical data latter
그러면 상기 제2 배타적 오아게이트(224)는 마이크로 컴퓨터로 부터 전송되는 제2 제어수직신호(Ct2_Ver)를 입력받아 Ver_Ct1_2 신호와 함께 배타적으로 오아링한 신로를 상기 제1오아게이트(225)로 출력한다.Then, the second
이에 따라 상기 제1오아게이트(225)는 제1, 제2 배타적 오아게이트(223)(224)의 출력신호를 오아링하여 수직 제어신호(Ver_Ct1)를 생성하여 출력한다.Accordingly, the
그리고 상기에서 수직데이터 전반부 제어부(221)의 동작에 대하여 도 5에 의거하여 살펴보면, 마이크로 컴퓨터로 부터 수평 제어데이터(HD1)를 로딩한 후 HD클럭을 카운트하기 시작한다.Referring to FIG. 5, the operation of the vertical data front half control unit 221 starts to count the HD clock after loading the horizontal control data HD1 from the microcomputer.
클럭(HD)*정수를 행하여 얻은 카운트값 V/2 즉, 도 9에서와 같이 정상화면의 수직동기신호(VD)중 1/2구간(C구간)의 값과 비교한다.The count value V / 2 obtained by performing the clock HD * integer, that is, as compared with the value of the half section (section C) of the vertical synchronization signal VD of the normal screen as shown in FIG.
비교 결과, 카운트 값(HD*정수)이 V/2값(C구간)과 같거나 작으면 로우상태의 Ver_ct1_1 신호를 출력하고, 카운트값(HD*정수)이 V/2값보다 크면 HD클럭의 카운팅동작을 종료하고 하이상태의 Ver_Ct1_1 신호를 출력한다.As a result of comparison, if the count value (HD * integer) is less than or equal to the V / 2 value (section C), the low-state Ver_ct1_1 signal is output; if the count value (HD * integer) is greater than the V / 2 value, the HD clock The counting operation is terminated and the high Ver_Ct1_1 signal is output.
또한 수직데이터 후반부 제어부(222)의 동작에 대하여 도 6에 의거하여 살펴보면, 마이크로 컴퓨터로 부터 수평 제어데이터(HD2)를 로딩한 후 수평동기신호(HD)의 액티브 기간중 중점(CENTER)에 둔 다음 카운팅하기 시작한다.In addition, referring to FIG. 6, the operation of the vertical data second
클럭(HD) * 정수와 같은 방법으로 얻어지는 카운트값을 V/2 즉, 도 9에서와 같이 정상화면의 수직동기신호(VD) 기간중 나머지 1/2구간(D구간)의 값과 비교한다.The count value obtained by the same method as the clock HD * integer is compared with the value of V / 2, that is, the other half section (section D) of the vertical synchronization signal VD period of the normal screen as shown in FIG.
비교 결과, 상기 카운트값이 V/2값(D구간)과 같거나 작으면 하이상태의 Ver_Ct1_2 신호를 출력하고, 작으면 HD 클럭의 카운팅 동작을 종료하고 로우상태의 Ver_Ct1_2 신호를 출력한다.As a result of the comparison, if the count value is equal to or smaller than the V / 2 value (section D), the Ver_Ct1_2 signal in the high state is output. If the count value is small, the counting operation of the HD clock is terminated and the Ver_Ct1_2 signal in the low state is output.
마찬가지로, 도 4에서와 같은 수평 리셋게이트 제어부(23)의 수평데이터 전반부 제어부(231)는 도 9에서와 같은 정상화면의 수평 동기신호 입력(HD)중 1/2구간(A구간)동안의 입력을 카운트하고, 이 카운트한 값인 Hor_Ct1_1신호를 제3 배타적 오아게이트(233)로 출력한다.Similarly, the horizontal data front half control section 231 of the horizontal reset
그러면 상기 제3 배타적 오아게이트(233)는 마이크로 컴퓨터로 부터 전송되는 제2 제어 수직신호(Ct1_Hor)를 입력받아 Hor_ct1_1 신호와 함께 배타적으로 오아링한 신호를 제2오아게이트(235)로 출력한다.Then, the third
이때 수평데이터 후반부 제어부(232)도 마찬가지로 도 9에서와 같이 정상화면의 수평 동기신호 입력(HD)중 나머지 1/2구간(B구간) 동안의 입력을 카운트하고, 이 카운트한 값의 Hor_Ct1_2 신호는 제4 배타적 오아게이트(234)로 출력한다.At this time, the second half of the horizontal
그러면 상기 제4 배타적 오아게이트(234)는 마이크로 컴퓨터로 부터 전송되는 제4 제어수평신호(Ct2-Hor)를 입력받아 Hor_Ct1_2 신호와 함께 배타적으로 오아링한 신로를 상기 제2오아게이트(235)로 출력한다.Then, the fourth
이에 따라 상기 제2오아게이트(235)는 제3, 제4 배타적 오아게이트(233)(234)의 출력신호를 오아링하여 수평제어신호(Hor_Ct1)를 생성하여 출력한다.Accordingly, the
그리고 상기에서 수평데이터 전반부 제어부(231)의 동작에 대하여 도 7에 의거하여 살펴보면, 마이크로 컴퓨터로 부터 수직 제어데이터(VD1)를 로딩한 후 픽셀 클럭(H1 또는 H2)를 카운트하기 시작한다.The operation of the horizontal data front half control unit 231 will be described based on FIG. 7 after the vertical control data VD1 is loaded from the microcomputer. The pixel clock H1 or H2 starts to be counted.
픽셀클럭(H2)*정수를 행하여 얻은 카운트값 H/2 즉, 도 9에서와 같이 정상화면의 수평동기신호(HD)중 1/2구간(A구간)의 값과 비교한다.The count value H / 2 obtained by performing pixel clock H2 * integer, that is, as compared with the value of 1/2 section (section A) of the horizontal synchronization signal HD of the normal picture as shown in FIG.
비교 결과, 카운트 값(H2*정수)이 H/2값(A구간)과 같거나 작으면 로우상태의 Hor_Ct1_1 신호를 출력하고, 카운트값(H2*정수)이 H/2값보다 크면 픽셀클럭(H1 또는 H2)의 카운팅동작을 종료하고 하이상태의 Hor_Ct1_1 신호를 출력한다.As a result of the comparison, when the count value (H2 * integer) is equal to or less than the H / 2 value (section A), the Hor_Ct1_1 signal in the low state is output.If the count value (H2 * integer) is greater than the H / 2 value, the pixel clock ( The counting operation of H1 or H2) ends and outputs a high Hor_Ct1_1 signal.
또한 수평데이터 후반부 제어부(232)의 동작에 대하여 도 8에 의거하여 살펴보면, 마이크로 컴퓨터로 부터 수직 제어데이터(VD2)를 로딩한 후 픽셀클럭(H1)의 액티브 기간중 중점(CENTER)에 둔 다음 카운팅하기 시작한다.In addition, referring to FIG. 8, the operation of the horizontal data second
픽셀클럭(H2) * 정수와 같은 방법으로 얻어지는 카운트값을 H/2 즉, 도 9에서와 같이 정상화면의 수평동기신호(HD) 기간중 나머지 1/2구간(B구간)의 값과 비교한다.The count value obtained in the same manner as the pixel clock (H2) * integer is compared with the value of H / 2, that is, the remaining 1/2 section (section B) of the horizontal synchronization signal HD period of the normal screen as shown in FIG. .
비교 결과, 상기 카운트값이 H/2값(B구간)과 같거나 작으면 하이상태의 Hor_Ct1_2 신호를 출력하고, 작으면 픽셀 클럭(H1또는 H2)의 카운팅 동작을 종료하고 로우상태의 Hor_Ct1_2 신호를 출력한다.As a result of the comparison, when the count value is equal to or smaller than the H / 2 value (section B), the Hor_Ct1_2 signal in the high state is output, and when the count value is small, the counting operation of the pixel clock H1 or H2 is terminated and the Hor_Ct1_2 signal in the low state is terminated. Output
그러면 도 2에서, 신호 발생부(21)의 RG_1 신호와, 수직 리셋게이트 제어부(22)의 Ver_Ct1 신호, 수평 리셋게이트 제어부(23)의 Hor_Ct1 신호를 오아게이트(24)에서 오아링하여 리셋게이트(RG)펄스를 출력한다.Then, in FIG. 2, the RG_1 signal of the signal generator 21, the Ver_Ct1 signal of the vertical
상기에서와 같이 동작하는 수직 리셋게이트 제어부(22)와 수평 리셋게이트 제어부(23)로 매 필드(field) 마다 제어 데이터를 마이크로 컴퓨터(50)는 전송한다.The
이때 전송되는 제어 데이터는 도 10에서와 같이 박스-인(BOX IN), 박스 아웃(BOX OUT), 커버 다운(COVER DOWN), 커버 업(COVER UP), 커버 레프트(COVER LEFT), 커버 라이트(COVER RIGHT)와 같은 화면 편집기능에 따라 각각 다르게 제어된다.The control data transmitted at this time is box in, box out, cover down, cover up, cover left, cover light, as shown in FIG. It is controlled differently according to screen editing function such as COVER RIGHT).
결국, 도 1의 마이크로 컴퓨터(50)에서 도 10에서와 같은 화면 편집기능에 따른 제어 데이터를 타이밍신호 발생기(20)로 출력하면, 상기 타이밍신호 발생기(20)는 씨씨디(10)로 제어된 리셋게이트(RG) 신호를 출력하여 화면을 편집할 수 있도록 한다.As a result, when the
상술한 바와 같이, 본 발명은 마이크로 컴퓨터에서 원하는 화면 편집기능을 수행할 수 있는 제어 데이터를 출력하면 타이밍 신호 발생기가 입력받아 편집을 행하는 리셋게이트 신호를 씨씨디로 출력하여 편집할 수 있도록 하고, 이와 같은 편집기능을 이용할 경우 기존의 신호 처리부를 이용한 화면 편집기능에 비해 상대적으로 저렴한 가격으로 구현할 수 있도록 한 효과가 있다.As described above, when the microcomputer outputs control data capable of performing a desired screen editing function, the timing signal generator receives an input so that the reset gate signal for editing can be output to the CD for editing. Using the same editing function has an effect that it can be implemented at a relatively low price compared to the screen editing function using a conventional signal processor.
또한, 리셋게이트 펄스를 이용할 경우 픽셀 단위의 화면 제어가 가능하도록 한 효과가 있다.In addition, the use of the reset gate pulse has the effect of enabling screen control in units of pixels.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970010221A KR100243006B1 (en) | 1997-03-25 | 1997-03-25 | Timing signal generator for charge coupled device camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970010221A KR100243006B1 (en) | 1997-03-25 | 1997-03-25 | Timing signal generator for charge coupled device camera |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980074415A KR19980074415A (en) | 1998-11-05 |
KR100243006B1 true KR100243006B1 (en) | 2000-02-01 |
Family
ID=19500659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970010221A KR100243006B1 (en) | 1997-03-25 | 1997-03-25 | Timing signal generator for charge coupled device camera |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100243006B1 (en) |
-
1997
- 1997-03-25 KR KR1019970010221A patent/KR100243006B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980074415A (en) | 1998-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6914630B2 (en) | Imaging apparatus and signal processing method for the same | |
JP3701759B2 (en) | Image stabilization circuit | |
US6952234B2 (en) | Image pickup apparatus and method for broadening apparent dynamic range of video signal | |
JP3110797B2 (en) | Imaging method and imaging screen synthesis device | |
JPH05110939A (en) | Image pickup device equipped with plural optical systems and its operating method | |
KR100203239B1 (en) | Method and apparatus for white shading compensation | |
EP0683606B1 (en) | Image sensing apparatus with noise removal | |
US5663759A (en) | Feature processor for a digital camera | |
KR100243006B1 (en) | Timing signal generator for charge coupled device camera | |
US20020025163A1 (en) | Solid image capturing device, lens unit and image capturing apparatus | |
JP3359078B2 (en) | Imaging device | |
US7825977B2 (en) | Image pickup apparatus and image pickup method | |
JP3131025B2 (en) | Video camera and control method thereof | |
JPH05344414A (en) | Video camera | |
JP3357718B2 (en) | TV camera device | |
JPH11187299A (en) | Image-pickup device | |
JP6800693B2 (en) | Imaging device and driving method of imaging device | |
JP3125903B2 (en) | Imaging device | |
JP2000078457A (en) | Image pickup device | |
JP4549040B2 (en) | Imaging device | |
JPH0646317A (en) | Video signal processing circuit | |
JP2773404B2 (en) | Motion detection circuit and camera shake correction device | |
JP2003224778A (en) | Image pickup device and image pickup method | |
JP2586394B2 (en) | Solid-state imaging device | |
KR970011537B1 (en) | Image system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |