KR100237620B1 - 열방출용 반도체 패키지 - Google Patents

열방출용 반도체 패키지 Download PDF

Info

Publication number
KR100237620B1
KR100237620B1 KR1019960021867A KR19960021867A KR100237620B1 KR 100237620 B1 KR100237620 B1 KR 100237620B1 KR 1019960021867 A KR1019960021867 A KR 1019960021867A KR 19960021867 A KR19960021867 A KR 19960021867A KR 100237620 B1 KR100237620 B1 KR 100237620B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
semiconductor package
heat
heat dissipation
Prior art date
Application number
KR1019960021867A
Other languages
English (en)
Other versions
KR980006173A (ko
Inventor
조재원
강대순
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960021867A priority Critical patent/KR100237620B1/ko
Publication of KR980006173A publication Critical patent/KR980006173A/ko
Application granted granted Critical
Publication of KR100237620B1 publication Critical patent/KR100237620B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 열방출용 반도체 패키지에 관한 것으로, 종래에는 패키지 작동시 충분한 열방출이 이루어지지 못하여 패키지에 크랙 또는 오작동 등이 발생하여 패키지의 신뢰성이 저하되는 문제점이 있었다. 본 발명 열방출용 반도체 패키지는 패키지의 양면에 외부로 노출되도록 상,하부 스프레더를 설치하고, 패키지가 작동시 발생하는 열이 상,하부 스프레더를 통하여 외부로 방출되도록 함으로서, 장기간 사용시 패키지의 크렉발생 또는 오작동 등을 방지하게 되어 패키지의 신뢰성이 저하되는 것을 방지하는 효과가 있다.

Description

열방출용 반도체 패키지
제1도는 종래 열방출용 반도체 패키지의 일예를 보인 종단면도.
제2도는 종래 열방출용 반도체 패키지의 다른 예를 보인 종단면도.
제3도는 종래 열방출용 반도체 패키지의 또다른 예를 보인 종단면도.
제4도는 본 발명 열방출용 반도체 패키지의 구조를 보인 것으로,
제4(a)도는 상면도.
제4(b)도는 종단면도.
제4(c)도는 배면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 패들 10a : 관통공
11 : 반도체 칩 13,13' : 상,하부 스프레더
13a,13' : 돌기부 14 : 엘라스토머
15 : 인너리드 16 : 금속와이어
17 : 몰딩부 18 : 아웃리드
본 발명은 열방출용 반도체 패키지에 관한 것으로, 특히 패키지의 상,하부의 히트 스프레더(HEAT SPREADER)를 설치하여 열방출이 용이하도록 한 것을 특징으로 하는 열방출용 반도체 패키지에 관한 것이다.
제1도는 종래 열방출용 반도체 패키지의 일예를 보인 종단면도로서, 도시된 바와 같이, 종래 열방출용 반도체 패키지는 패들(1)의 하면에 반도체 칩(2)이 부착되어 있고, 상기 패들(1)의 상면에 금속판(3)이 설치치되어 있으며, 상기 반도체 칩(2)의 양측에는 다수개의 인너리드(4)가 설치되어 있고, 상기 반도체 칩(2)과 다수개의 인너리드(4)는 각각 금속 와이어(5)로 연결되어 있으며, 상기 반도체 칩(2), 금속판(3), 금속와이어(5), 인너리드(4)의 일정부분을 감싸도록 에폭시로 몰딩되어 몰딩부(6)가 형성되어 있고, 상기 인너리드(4)에 연장하여 상기 몰딩부의 외측으로 아웃리드(7)가 형성되어 있다.
이와 같은 패키지 형태는 패키지의 작동시 반도체 칩(2)에서 발생하는 열이 주로 금속판(3)으로 방출되고, 나머지는 아웃리드(7)를 통하여 방출되는데, 금속판(3)이 몰딩부(6)의 내측에 부착되어 있어서 열방출 효과가 저하되는 문제점이 있었다.
제2도는 종래 열방출용 반도체 패키지의 다른예를 보인 종단면도로서, 도시된 바와 같이, 기본적인 구성은 종래의 제1도와 동일하나 금속판(3)을 몰딩부(6)의 상면에 노출되도록 설치한 것이다.
상기와 같은, 구성은 제1도에 도시한 경우보다는 열방출이 잘되나 열방출이 충분히 이루어 지지는 못하는 문제점이 있었다.
제3도는 종래 열방출용 반도체 패키지의 또다른 예를 보인 종단면도로서, 도시된 바와 같이, 기본적인 구성은 제2도와 동일하고, 금속판(3)의 도시된 바와 같이, 기본적인 구성은 제2도와 동일하고, 금속판(3)의 상면에 다수개의 핀(8)을 부착하여 외부와의 노출면적을 넓힌 경우로서, 이 또한 상기 제2도와 마찬가지로 충분한 열방출이 이루어 지지 못하여, 장기간 사용시 크랙발생 및 작동불량 등의 신뢰성이 저하되는 문제점이 발생하였다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 패키지 작동시 충분한 열방출이 이루어져 패키지의 신뢰성이 저하되는 것을 방지하도록 하는데 적합한 열방출용 반도체 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 중앙에 관통공이 구비되는 있는 패들의 하면에 부착되는 반도체 칩과, 상기 패들의 상면과 반도체 칩의 하면에 각각 부착되는 상,하부 스프레더와, 상기 칩과 하부 스프레더 사이에 개재되는 엘라스토머와, 상기 반도체 칩의 양측에 설치되는 다수개의 인너리드와, 상기 반도체 칩과 인너리드를 전기적으로 연결하는 금속와이어와, 상기 상,하부 스프레더를 외부로 노출시킴과 아울러 상기 반도체 칩, 패들 금속와이어를 감싸도록 에폭시로 몰딩한 몰딩부와, 상기 인너리드에 연장형성되고 몰딩부의 외측에 소정형상으로 성형된 아웃리드를 구비하여서 구성된 것을 특징으로 하는 열방출용 반도체 패키지가 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명 열방출용 반도체 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제4도는 본 발명 열방출용 반도체 패키지 구조를 보인 것으로, (a)는 상면도이고, (b)는 종단면도이며, (c)는 배면도이다.
도시된 바와 같이, 본 발명 열방출용 반도체 패키지는 중앙에 관통공(10a)이 형성된 패들(10)의 하면에 반도체 칩(11)이 에폭시(12)로 부착되고, 상기 패들(10)의 상면에 상부 스프레더(13)가 관통공(10a)에 삽입 고정되며, 상기 반도체 칩(11)의 하면에는 몰딩공정시 충격을 완화시켜기 위한 엘라스토머(ELASTOMER)(14)로 하부 스프레더(13′)가 부착고정되고, 상기 반도체 칩(11)의 양측에는 다수개의 인너리드(15)가 설치되고, 그 다수개의 인너리드(15)와 상기 반도체 칩(11)은 각각 금속와이어(16)로 연결되며, 상기 패들(10), 반도체 칩(11), 금속와이어(16), 인너리드(15)의 일정부분을 감싸도록 에폭시로 몰딩부(16)가 형성되고, 상기 인너리드(15)에 연장하여 상기 몰딩부(17)의 외측으로는 아웃리드(18)가 형성된다.
상기 상,하부 스프레더(13)(13′)의 상,하면은 노출면적을 넓혀서 열방출효율을 향상시키기 위하여 요철형상으로 형성된다.
그리고, 상기 상,하부 스프레더(13)(13′)의 양측에는 몰딩부(17)와의 결합력을 향상시키기 위하여 돌기부(13a)(13′a)가 각각 형성된다.
도면중 미설명부호 19는 상부 스프레더(13)의 상면에 형성된 얼라인홀이다.
상기와 같이 구성되는 본 발명 열방출용 반도체 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 패들(10)에 형성된 관통홀(10a)에 상부 스프레더(13)를 삽입한다. 그런 다음, 상기 패들(10)의 하면에 에폭시(12)를 이용하여 반도체 칩(11)을 부착한다. 그런 다음, 반도체 칩(11)의 하면에 엘라스토머(14)를 도포하고, 하부 스프레더(13′)를 부착한 다음, 금속와이어(16)를 이용하여 반도체 칩(11)과 다수개의 인너리드(15)를 각각 연결하는 와이어 본딩을 실시한다. 그런 다음, 몰딩금형의 내부에 에폭시를 주입하여 상기 반도체 칩(11), 패들(10), 금속와이어(16)를 감싸고, 상,하부 스프레더(13)(13′)의 상,하면이 외부로 노출되도록 몰딩공정을 실시하고, 마지막으로 상기 다수개의 인너리드(15)에 연장현성된 아웃리드(18)를 소정의 형상으로 성형(FORMING)하여 패키지를 완성한다.
이상에서 상세히 설명한 바와 같이 본 발명 열방출용 반도체 패키지는 패키지의 양면에 외부로 노출되도록 상,하부 스프레더를 설치하고, 패키지가 작동시 발생하는 열이 상,하부 스프레더를 통하여 외부로 방출되도록 함으로서, 장기간 사용시 패키지의 크랙발생 또는 오작동 등을 방지하게 되어 패키지의 신뢰성이 저하되는 것을 방지하는 효과가 있다.

Claims (1)

  1. 중앙에 관통공이 구비되어 있는 패들의 하면에 부착되는 반도체 칩과, 상기 패들의 상면과 반도체 칩의 하면에 각각 부착되는 상,하부 스프레더와, 상기 칩과 하부 스프레더 사이에 개재되는 엘라스토머와, 상기 반도체 칩의 양측에 설치되는 다수개의 인너리드와, 상기 반도체 칩과 인너리드를 전기적으로 연결하는 금속와이어와, 상기 상,하부 스프레더를 외부로 노출시킴과 아울러 상기 반도체 칩, 패들, 금속와이어를 감싸도록 에폭시로 몰딩한 몰딩부와, 상기 인너리드에 연장형성되고 몰딩부의 외측에 소정형상으로 성형된 아웃리드를 구비하여서 구성된 것을 특징으로 하는 열방출용 반도체 패키지.
KR1019960021867A 1996-06-17 1996-06-17 열방출용 반도체 패키지 KR100237620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960021867A KR100237620B1 (ko) 1996-06-17 1996-06-17 열방출용 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960021867A KR100237620B1 (ko) 1996-06-17 1996-06-17 열방출용 반도체 패키지

Publications (2)

Publication Number Publication Date
KR980006173A KR980006173A (ko) 1998-03-30
KR100237620B1 true KR100237620B1 (ko) 2000-01-15

Family

ID=19462173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960021867A KR100237620B1 (ko) 1996-06-17 1996-06-17 열방출용 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100237620B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046860A (ja) * 1990-04-24 1992-01-10 Mitsubishi Electric Corp 半導体装置
JPH04359458A (ja) * 1991-06-05 1992-12-11 Mitsubishi Electric Corp 半導体装置
JPH0547952A (ja) * 1991-08-20 1993-02-26 Matsushita Electric Works Ltd 半導体パツケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH046860A (ja) * 1990-04-24 1992-01-10 Mitsubishi Electric Corp 半導体装置
JPH04359458A (ja) * 1991-06-05 1992-12-11 Mitsubishi Electric Corp 半導体装置
JPH0547952A (ja) * 1991-08-20 1993-02-26 Matsushita Electric Works Ltd 半導体パツケージ

Also Published As

Publication number Publication date
KR980006173A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US7126218B1 (en) Embedded heat spreader ball grid array
US6329706B1 (en) Leadframe using chip pad as heat conducting path and semiconductor package adopting the same
US6177724B1 (en) Semiconductor device
US7253508B2 (en) Semiconductor package with a flip chip on a solder-resist leadframe
KR0170023B1 (ko) 반도체 패키지
KR930022534A (ko) 열 강화 반도체 장치 및 그 제조 방법
JPH07312405A (ja) 半導体装置
US7365422B2 (en) Package of leadframe with heatsinks
KR100237620B1 (ko) 열방출용 반도체 패키지
KR100676315B1 (ko) 고 열방출 반도체 칩 패키지
US20050110137A1 (en) Plastic dual-in-line packaging (PDIP) having enhanced heat dissipation
JPH10256432A (ja) 樹脂封止型半導体パッケージ
KR100763966B1 (ko) 반도체 패키지 및 이의 제조에 사용되는 리드프레임
KR0132404Y1 (ko) 반도체 패키지
KR100191854B1 (ko) 요철이 형성된 히트 싱크를 이용한 고 열방출용 반도체 칩 패키지
KR100202676B1 (ko) 열방출용 버텀 리드 패키지
KR20010058586A (ko) 반도체패키지 및 이를 이용한 실장방법
KR0132905Y1 (ko) 열방출 반도체 패키지
KR19990035569A (ko) 패키지
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR0132405Y1 (ko) 반도체 패키지
KR100723379B1 (ko) 일체형 타이 바를 구비한 ｌｏｃ 패키지
KR0163311B1 (ko) 고 열 방출 반도체 패키지
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
KR200148625Y1 (ko) 피비지에이 반도체 패키지_

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee