KR100234939B1 - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100234939B1
KR100234939B1 KR1019970038194A KR19970038194A KR100234939B1 KR 100234939 B1 KR100234939 B1 KR 100234939B1 KR 1019970038194 A KR1019970038194 A KR 1019970038194A KR 19970038194 A KR19970038194 A KR 19970038194A KR 100234939 B1 KR100234939 B1 KR 100234939B1
Authority
KR
South Korea
Prior art keywords
high concentration
data line
forming
active layer
layer
Prior art date
Application number
KR1019970038194A
Other languages
English (en)
Other versions
KR19990015852A (ko
Inventor
김영대
Original Assignee
구본준
엘지.필립스엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970038194A priority Critical patent/KR100234939B1/ko
Publication of KR19990015852A publication Critical patent/KR19990015852A/ko
Application granted granted Critical
Publication of KR100234939B1 publication Critical patent/KR100234939B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터의 제조방법에 관한 것으로서 절연 기판 상에 데이터선을 형성하는 공정과, 상기 데이터선의 측면에 측벽을 형성하는 공정과, 상기 절연 기판의 일측 및 타측 상에 소정 거리 이격되며 상기 일측 상에 형성된 것의 소정 부분이 상기 데이터선과 접촉되어 소오스 및 드레인영역으로 이용되는 불순물이 고농도로 도핑된 고농도층들을 형성하는 공정과, 상기 고농도층들 사이의 상기 절연기판 상에 상기 고농도층들과 중첩하는 활성층을 형성하는 공정과, 상기 활성층상의 고종도층들 사이에 게이트절연막 및 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 사용하여 활성층의 노출된 부분에 상기 고농도층들에 도핑된 불순물과 동일한 도전형의 불순물을 저농도로 이온주입 저농도영역을 형성하는 공정을 구비한다. 따라서, 유리기판과 데이터선의 단차가 완화되어 고농도층 및 활성층의 증착이 용이하고 스텝커버리지를 향상시켜 크랙의 발생을 방지할 수 있으며, 또한, 데이터선과 고농도층의 접촉면적의 감소되므로 결정화된 활성층의 결정 입자의 크기를 증가시켜 전기적 특정을 향상시킬 수 있다.

Description

박막트랜지스터의 제조방법
본 발명은 액정표시장치(Liquid Crystal Display)의 박막트랜지스터의 제조방법에 관한 것으로서, 특히, 활성층을 비정질실리콘을 증착하고 레이저로 결정화시킬 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
채널영역이 형성될 활성층을 비정질실리콘(amorphous silicon)으로 형성하는 박막트랜지스터는 다결정실리콘으로 형성하는 박막트랜지스터보다 저온에서 형성될수 있다는 장점이 있으나, 채널 영역에서 캐리어(carrier)의 이동도가 작다는 단점을 가지고 있다. 또한, 다결정실리콘을 사용하는 박막트랜지스터에서도 결정 입자가 작은 다결정실리콘을 사용하는 박막트랜지스터가 결정 입자가 큰 다결정실리콘을 사용하는 박막트랜지스터보다 캐리어의 이동도가 작게 된다. 이는 결정 입자가 작은 다결정실리콘은 결정 입자가 큰 다결정실리콘에 비해 결정 입자 수가 많기 때문인데, 결정 입자가 많을수록 채널의 캐리어들이 많은 결정 입자의 벽을 통과하여야 하는 결정입계효과(grain boundary effect)에 영향을 받는다.
따라서, 채널영역이 형성될 활성층을 저온에서 비정질실리콘으로 증착한 후 레이저를 조사하여 다결정실리콘으로 결정화하므로 캐리어의 이동도를 크게하는 방법이 개발되었다.
도1a 내지 (c)는 종래 기술에 따른 박막트랜지스터의 제조공정도이다.
도1a를 참조하면, 유리기판(11) 상에 크롬(Cr) 또는 몰리브덴(Mo) 등의 금속을 증착한 후 패터닝하여 데이터선(13)을 형성한다. 유리기판(11) 상에 데이터선(13)을 덮도록 N형의 불순물이 고농도로 도핑된 실리콘을 증착하고 소정 간격이 이격되게 패터닝하여 소오스 및 드레인영역으로 이용되는 고농도층(15)을 형성한다. 이 때, 고농도층(15) 중의 하나는 데이터선(13)과 소정 부분이 접촉되게 형성된다.
도1b를 참조하면, 유리기판(11) 상에 데이터선(13) 및 고농도층(15)을 덮도록 불순물이 도핑되지 않은 비정질실리콘을 증착하고 패터닝하여 활성층(17)을 형성한다. 상기에서, 활성층(17)은 고농도층(15) 사이의 노출된 유리기판(11) 상에 이 고농도층(15)과 중첩되게 형성된다. 그리고, 활성층(17)을 레이저로 조사하여 용융시키고 다결정실리콘으로 결정화시킨다.
도1c를 참조하면, 활성층(17) 상의 고농도층(15) 사이에 게이트절연막(19) 및 게이트전극(21)을 형성한다. 상기에서 게이트절연막(19) 및 게이트전극(21)을 유리기판(11) 상에 활성층(17)을 덮도록 산화실리콘과 몰리브덴을 순차적으로 증착한 후 포토리쏘그래피 방법으로 패터닝하여 형성한다. 그리고, 게이트전극(21)을 마스크로 사용하여 활성층(17)의 노출된 부분에 N형의 불순물을 저농도로 이온주입하여 LDD(Lightly Doped Drain) 영역을 형성하기 위한 저농도영역(23)을 형성한다. 이 때, 게이트절연막(19) 하부의 불순물이 도핑되지 않은 활성층(17)은 채널영역(25)이 된다.
상술한 바와 같이 종래의 박막트랜지스터의 제조방법은 활성층을 비정질실리콘으로 증착하고 레이저를 조사하여 용융한 후 다결정실리콘으로 결정화시키므로 저온 공정이 가능하여 유리기판이 손상되는 것을 방지하면서 채널 영역에서 캐리어의 이동도가 작아지는 것을 방지할 수 있다.
그러나, 종래 기술에 따른 박막트랜지스터의 제조 방법은 데이터선과 유리기판 사이의 단차가 크므로 고농도층 및 활성층을 증착하기 어려울 뿐만 아니라 스텝 커버리지(step coverage)가 저하되어 스트레스에 의한 크랙이 발생되는 문제점이 있었다. 또한, 활성층을 결정화시킬 때 레이저의 조사로 인해 발생되는 용융열이 열 전달 특성이 우수한 데이터선으로 전달되어 접촉되는 부분의 결정 입자의 크기가 작아지므로 전기적 특성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 고농도층 및 활성층의 증착이 용이하고 스텝커버리지를 향상시켜 크랙의 발생을 방지할 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 활성층을 결정화시킬 때 결정 입자의 크기를 증가시켜 전기적 특성을 향상시킬 수 있는 박막트랜지스터의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 박막트랜지스터의 제조방법은 절연 기판 상에 데이터선을 형성하는 공정과, 상기 데이터선의 측면에 측벽을 형성하는 공정과, 상기 절연 기판의 일측 및 타측 상에 소정 거리 이격되며 상기 일측상에 형성된 것의 소정 부분이 상기 데이터선과 접촉되어 소오스 및 드레인영역으로 이용되는 불순물이 고농도로 도핑된 고농도층들을 형성하는 공정과, 상기 고농도층들 사이의 상기 절연기판 상에 상기 고농도층들과 중첩는 활성층을 형성하는 공정과, 상기 활성층 상의 고농도층들 사이에 게이트절연막 및 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 사용하여 활성층의 노출된 부분에 상기 고농도층들에 도핑된 불순물과 동일한 도전형의 불순물을 저농도로 이온주입 저농도영역을 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 설명한다.
제1a도 내지 제1c도는 종래 기술에 따른 박막트랜지스터의 제조공정도.
제2a도 내지 제2d도는 본 발명에 따른 박막트랜지스터의 제조공정도.
〈도면의 주요부분에 대한 부호의 설명〉
31 : 기판 33 : 데이타선
35 : 측벽 37 : 고농도층
39 : 활성층 41 : 게이트절연막
43 : 게이트 45 : 저농도영역
47 : 채널영역
도2a 내지 (d)는 본 발명에 따른 박막트랜지스터의 제조공정도이다.
도2a를 참조하면, 유리기판(31) 상에 스퍼터링(sputtering) 또는 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 크롬(Cr) 또는 몰리브덴(Mo) 등의 금속을 증착한다. 그리고, 금속을 포토리쏘그래피 방법으로 패터닝하여 데이터선(33)을 형성한다. 유리기판(31) 상에 데이터선(33)을 덮도록 산화실리콘을 증착하고 반응성이온식각(Reactive Ion Etching) 방법으로 에치백하여 데이터선(33)의 측면에 측벽(35)을 형성한다.
도2b를 참조하면, 유리기판(31) 상에 데이터선(33) 및 측벽(35)을 덮도록 N형의 불순물이 고농도로 도핑된 실리콘을 증착하고 소정 간격이 이격되게 패터닝하여 소오스 및 드레인영역으로 이용되는 고농도층(37)을 형성한다. 이 때, 고농도층(37) 중의 하나는 데이터선(33)과 소정 부분이 접촉되게 형성된다. 상기에서, 데이터선(33)의 측면에 형성된 측벽(35)에 의해 N형의 불순물이 고농도로 도핑된 실리콘의 증착이 용이하고 스텝커버리지가 향상되어 크랙의 발생을 방지할 수 있다.
도2c를 참조하면, 유리기판(31) 상에 데이터선(33) 및 고농도층(37)을 덮도록 불순물이 도핑되지 않은 비정질실리콘을 증착하고 패터닝하여 활성층(39)을 형성한다. 상기에서, 활성층(39)은 고농도층(37) 사이의 노출된 유리기판(31) 상에 이 고농도층(37)과 중첩되게 형성된다. 또한, 데이터선(33)과 중첩되는 부분의 고농도층(37)의 스텝커버리지가 향상되므로 활성층(39)은 증착이 용이하고 스텝커버리지가 향상되어 크랙의 발생을 방지할 수 있다. 그리고, 활성층(39)을 레이저로 조사하여 용융시키고 다결정실리콘으로 결정화시킨다. 이 때, 측벽(35)에 의해 데이터선(33)과 고농도층(37)의 접촉 면적을 감소시켜 활성층(39) 내의 용융열이 고농동층(37)을 통해 데이터선(33)으로 전달되는 것을 감소시킨다. 그러므로, 다결정 실리콘으로 결정시 결정 입자의 크기가 작아지는 것을 억제하여 전기적 특성을 향상시킨다.
도2d를 참조하면, 활성층(39) 상의 고농도층(37) 사이에 게이트절연막(41) 및 게이트전극(43)을 형성한다. 상기에서 게이트절연막(41) 및 게이트전극(43)을 유리기판(31) 상에 활성층(39)을 덮도록 산화실리콘과 몰리브덴을 순차적으로 증착한 후 포토리쏘그래피 방법으로 패터닝하여 형성한다. 그리고, 게이트전극(43)을 마스크로 사용하여 활성층(39)의 노출된 부분에 N형의 불순물을 저농도로 이온주입하여 LDD 영역을 형성하기 위한 저농도영역(45)을 형성한다. 이 때, 게이트절연막(41) 하부의 불순물이 도핑되지 않은 활성층(39)은 채널영역(47)이 된다.
상술한 바와 같이 본 발명에 따른 박막트랜지스터의 제조방법은 데이터선의 측면에 측벽을 형성하므로써 유리기판과 단차를 완화시킬 뿐만 아니라 소오스 및 드레인영역으로 이용되는 고농도층과 접촉면적이 감소된다.
따라서, 본 발명은 유리기판과 데이터선의 단차가 완화되어 고농도층 및 활성층의 증착이 용이하고 스텝커버리지를 향상시켜 크랙의 발생을 방지할 수 있는 잇점이 있다. 또한, 데이터선과 고농도층의 접촉면적의 감소되므로 결정화된 활성층의 결정 입자의 크기를 증가시켜 전기적 특성을 향상시킬 수 있는 잇점이 있다.

Claims (4)

  1. 절연 기판 상에 데이터선을 형성하는 공정과, 상기 데이터선의 측면에 측벽을 형성하는 공정과, 상기 절연 기판의 일측 및 타측 상에 소정 거리 이격되며 상기 일측 상에 형성된 것의 소정 부분이 상기 데이터선과 접촉되어 소오스 및 드레인영역으로 이용되는 불순물이 고농도로 도핑된 고농도층들을 형성하는 공정과, 상기 고농도층들 사이의 상기 절연기판 상에 상기 고농도층들과 중첩하는 활성층을 형성하는 공정과, 상기 활성층 상의 고농도층들 사이에 게이트절연막 및 게이트전극을 형성하는 공정과, 상기 게이트전극을 마스크로 사용하여 활성층의 노출된 부분에 상기 고농도층들에 도핑된 불순물과 동일한 도전형의 불순물을 저농도로 이온주입 저농도영역을 형성하는 공정을 구비하는 박막트랜지스터의 제조방법.
  2. 청구항1에 있어서, 상기 측벽을 산화실리콘으로 형성하는 박막트랜지스터의 제조방법.
  3. 청구항1에 있어서, 상기 측벽을 형성하는 공정은, 상기 절연기판 상에 상기 데이터선을 덮도록 산화실리콘을 증착하는 단계와, 상기 산화실리콘을 상기 절연기판 및 상기 데이터선이 노출되도록 에치백하는 단계를 구비하는 박막트랜지스터의 제조방법.
  4. 청구항1에 있어서, 상기 절연기판 상에 상기 데이터선 및 상기 고농도층을 덮도록 비정질실리콘을 증착하고 패터닝하는 단계와, 상기 패터닝된 비정질실리콘을 레이저로 조사하여 용융시킨 후 다결정실리콘으로 결정화시키는 단계를 구비하는 박막트랜지스터의 제조방법.
KR1019970038194A 1997-08-11 1997-08-11 박막트랜지스터의 제조방법 KR100234939B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038194A KR100234939B1 (ko) 1997-08-11 1997-08-11 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038194A KR100234939B1 (ko) 1997-08-11 1997-08-11 박막트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR19990015852A KR19990015852A (ko) 1999-03-05
KR100234939B1 true KR100234939B1 (ko) 1999-12-15

Family

ID=19517222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038194A KR100234939B1 (ko) 1997-08-11 1997-08-11 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100234939B1 (ko)

Also Published As

Publication number Publication date
KR19990015852A (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
US6410373B1 (en) Method of forming polysilicon thin film transistor structure
US7118944B2 (en) Method for fabricating polycrystalline silicon thin film transistor
US7413966B2 (en) Method of fabricating polysilicon thin film transistor with catalyst
KR19980016968A (ko) 셀프얼라인 박막트랜지스터 제조방법
KR100340124B1 (ko) 박막트랜지스터 제조방법
US20040137671A1 (en) Method of crystallizing amorphous silicon for use in thin film transistor
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
JP4663202B2 (ja) ＴＦＴのためのＳｉ層の金属誘起による自己整合結晶化を用いる半導体デバイス、トップ・ゲート形ＴＦＴおよび該トップ・ゲート形ＴＦＴの製造方法
US6342409B1 (en) Polysilicon thin film transistor and method of manufacturing the same
US6541323B2 (en) Method for fabricating polysilicon thin film transistor
US7015122B2 (en) Method of forming polysilicon thin film transistor
KR100284809B1 (ko) 다결정실리콘 박막트랜지스터
KR100234939B1 (ko) 박막트랜지스터의 제조방법
KR100317639B1 (ko) 박막 트랜지스터와 액정표시장치 및 그 제조방법
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
KR100271493B1 (ko) 박막트랜지스터의 제조방법
KR100452444B1 (ko) 다결정 실리콘 박막트랜지스터 제조방법
KR100239782B1 (ko) 박막트랜지스터의 제조방법
KR100243915B1 (ko) 박막트랜지스터의 제조방법
JPH09326495A (ja) 薄膜トランジスタ及びその製造方法
KR100271492B1 (ko) 박막트랜지스터의 제조방법
KR100254924B1 (ko) 화상표시장치의 제조방법
KR101090244B1 (ko) 결정화용 광마스크 및 이를 이용한 박막 트랜지스터표시판의 제조 방법, 박막 트랜지스터 표시판
KR101012794B1 (ko) 다결정 규소막의 형성 방법
KR100997966B1 (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 18

EXPY Expiration of term