KR100232097B1

KR100232097B1 - 오버레이카드의 비디오데이터 추출회로

Info

Publication number: KR100232097B1
Application number: KR1019960051590A
Authority: KR
Inventors: 이종헌
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1996-11-01
Filing date: 1996-11-01
Publication date: 1999-12-01
Also published as: KR19980033815A

Abstract

본 발명은 오버레이카드에 관한 것으로, 특히 오버레이카드의 비디오출력부에서 16비트로 다중화되어 출력되는 비디오데이터에서 24비트의 비디오데이터를 용이하게 추출할 수 있는 오버레이카드의 비디오데이터 추출회로에 관한 것이다.

종래의 오버레이카드는 영상출력부로 부터 출력되는 16비트의 데이터에서 24비트의 데이터를 추출한 후, 아날로그신호로 변환하기 위해 RAMDAC와 같은 DA변환기를 이용하는 바, RAMDAC의 값이 고가이고, PC로 부터 입력되는 클럭펄스가 비디오카드의 디스플레이 모드에 따라 가변적이므로, 그 때마다 오버레이카드의 하드웨어 세팅을 다시해야 하는 문제점이 있다.

본 발명은 간단한 회로의 구성으로 용이하게 다중화된 16비트 비디오 데이터에서 24비트 비디오 데이터를 추출해낼 수 있고, 비디오카드의 가변적인 클럭펄스에 대해서도 하드웨어적인 수정없이 사용할 수 있다.

Description

오버레이카드의 비디오데이터 추출회로

일반적으로 퍼스널 컴퓨터에서 오버레이라함은, 비디오카드로 부터 인가되는 비디오화면을 영화나 TV화상과 같은 영상을 덮어 씌워서 모니터를 통해 출력하는 것을 말한다. 오버레이를 수행하려면 기존의 비디오카드외에 오버레이카드가 필요한 바, 첨부된 도면 도1에 도시된 바와 같이, 비디오카드(100)를 오버레이카드(200)의 접속부(210)를 통해 연결하고, 오버레이카드(200)가 모니터와 연결된다. 따라서, 비디오카드(100)로 부터 출력되는 작업화면에 대한 영상은 오버레이카드(200)의 영상출력부(220)로 부터 출력되는 TV영상이나 비디오영상과 합성부(230)에서 합성된 후, 모니터로 출력됨으로써 모니터에는 작업화면에 TV영상이나 비디오영상이 오버레이되어 출력된다. 한편, 오버레이카드(200)에서 출력되는 영상데이터는 R(적색),G(녹색),B(청색)의 3색이 각각 8비트의 데이터로 개별적으로 출력되고, 모니터는 이 데이터의 조합으로 컬러영상을 디스플레이하는 바, 오버레이카드의 데이터버스는 24비트가 필요하나 영상출력부(220)의 회로를 간소화 하기위해 16비트의 데이터버스를 사용하여 세가지의 색중 두색은 다중화하여 8비트의 데이터버스를 통해 교대로 출력하고, 다른 8비트를 통해 나머지 한 색을 출력함으로써, 데이터버스의 비트수를 줄여 회로를 단순화 했다.

전술한 바와 같은 종래의 오버레이카드는 영상출력부로 부터 출력되는 16비트의 데이터에서 24비트의 데이터를 추출한 후, 아날로그신호로 변환하기 위해 RAMDAC와 같은 DA변환기를 이용하는 바, RAMDAC의 값이 고가이고, PC로 부터 입력되는 클럭펄스가 비디오카드의 디스플레이 모드에 따라 가변적이므로, 그 때마다 오버레이카드의 하드웨어 세팅을 다시해야 하는 문제점이 있다.

본 발명은 전술한 바와 같은 문제점을 감안하여 안출한 것으로, 간단한 회로의 구성으로 용이하게 다중화된 16비트 비디오 데이터에서 24비트 비디오 데이터를 추출해낼 수 있고, 비디오카드의 가변적인 클럭펄스에 대해서도 하드웨어적인 수정없이 사용할 수 있는 오버레이카드의 비디오데이터 추출회로를 제공함을 목적으로 한다.

상기와 같은 목적을 달성하기 위해 본 발명은, 오버레이카드의 비디오데이터 추출회로에 있어서, TV나 비디오카메라로 부터 인가되는 각각 8비트의 R,G.B 신호 중 두 개의 신호를 다중화하여 8비트 데이터버스를 통해 출력하고 다른 한 개의 신호를 나머지 8비트 데이터버스를 통해 출력하는 비디오출력부와; 상기 비디오출력부로 부터 다중화되어 인가되는 신호 중 한 개의 신호만을 추출하여 출력하는 데이터래치부와; 상기 비디오출력부로 부터 인가되는 16비트의 디지탈 비디오신호와 상기 데이터래치부로 부터 인가되는 8비트의 디지탈 비디오신호를 아날로그 신호로 변환하여 출력하는 D/A 변환부와; 상기 비디오출력부와 상기 데이터래치부 및 상기 D/A 변환부측으로 클럭을 인가하는 클럭발생부를 구비하는 것을 특징으로 한다. 한편, 상기 클럭발생부는 인가되는 클럭펄스를 제1신호지연한 후 반전출력하는 제1인버터와; 상기 제1인버터로 부터 인가되는 클럭을 제2신호지연한 후 반전출력하는 제2인버터와; 상기 제2인버터로 부터 인가되는 클럭을 제3신호지연한 후 반전출력하는 제3인버터를 구비하는 것을 특징으로 한다.

도 1은 일반적인 비디오카드와 오버레이카드의 연결 구성블록도.

도 2는 본 발명에 따른 오버레이 카드의 비디오데이터 추출회로의 구성블록도.

도 3은 본 발명에 따른 오버레이 카드의 비디오데이터 추출회로의 동작 타이밍도 이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 비디오 출력부 20 : 클럭발생부

21 : 제1인버터 22 : 제2인버터

23 : 제3인버터 24 : 콘덴서

25 : 저항 30 : 데이터래치부

40 : D/A 변환부 100 : 비디오카드

200 : 오버레이카드 210 : 접속부

220 : 영상출력부 230 : 합성부

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.

본 발명에 따른 오버레이카드의 비디오 데이터 추출회로는 첨부된 도면 도2에서 알 수 있는 바와 같이, 비디오출력부(10), 데이터래치부(30), D/A 변환부(40) 및 클럭발생부(20)를 구비한다. 비디오출력부(10)는 16비트의 데이터버스를 통해 TV나 비디오로 부터 출력되는 비디오영상을 R,G,B신호로 출력하는 바, R,G,B 신호는 각각 8비트로 구성되어 모두 24비트이나, G신호는 8비트의 G[0...7]포트를 통해 출력되고, R신호와 B신호는 나머지 8비트의 R/B[0...7]포트를 통해 다중화되어 출력된다. 데이터래치부(30)는 비디오출력부(10)를 통해 다중화되어 출력되는 R,B 신호중에서 R신호를 추출하여 출력한다. D/A 변환부(40)는 8비트의 D/A변환기 3개를 구비하는 바, 비디오출력부(10)로 부터 출력되는 8비트의 G신호와 8비트의 R신호와 데이터래치부(30)로 부터 출력되는 8비트의 R신호를 아날로그신호로 변환하여 출력한다.

한편, 클럭발생부(20)는 제1인버터(21), 제2인버터(22), 제3인버터(23), 콘덴서(24) 및 저항(25)를 구비하며, 제1인버터(21)는 인가되는 클럭펄스를 제1신호지연한 후 반전출력하고, 제2인버터(22)는 제1인버터(21)로 부터 인가되는 클럭펄스를 제2신호지연한 후 반전출력하며, 제3인버터(23)는 제2인버터(22)로 부터 인가되는 클럭펄스를 제3신호지연한 후 반전출력한다.

전술한 바와 같이 구성되는 본 발명의 동작을 첨부된 도면 도3의 동작 타이밍도를 참조하여 설명하면 다음과 같다.

먼저, 도3(a)의 클럭PCLK1은 영상출력부(220)로 입력되는 클럭으로 비디오출력부(10)측으로 출력되고, 도3(b)의 클럭PCLK2는 제1인버터(21)를 통과한 후 제2인버터(22)로 부터 출력되는 클럭으로 클럭PCLK1에서 t2만큼 신호지연되어 데이터래치부(30)측으로 인가된다. 도3(c)의 PCLK3는 제3인버터(23)로 부터 출력되는 클럭으로 PCLK2를 반전한 후 D/A 변환부(40)측으로 인가된다. 도3(d)는 비디오출력부(10)의 G[0...7]포트로 부터 출력되는 G신호의 출력 타이밍도이고, 도3(e)는 비디오출력부(10)의 R/B[0...7]포트로 부터 출력되는 R/G신호의 출력 타이밍도이며, 도3(f)는 데이터래치부(30)의 출력포트 O[0...7]로 부터 출력되는 R신호의 출력 타이밍도이다.

도면에서 알 수 있는 바와 같이, 비디오출력부(10)의 G[0...7]포트로 부터 G신호의 출력은, 클럭PCLK1의 상승에지에서 t0후에 G신호를 출력한다. 즉, 클럭PCLK1의 첫 번째 상승에지에서 t0후에 G0를 출력하고, 클럭PCLK1의 두 번째 상승에지에서 t0후에 G1을 출력하며, 클럭PCLK1의 세 번째 상승에지에서 t0후에 G2를 출력한다. 비디오출력부(10)의 R/B[0...7]포트에서는 R신호와 B신호를 다중화하여 교대로 출력하는 바, 클럭PCLK1의 상승에지에서 t0후에 R신호를를 출력하고, 클럭PCLK1의 하강에지에서 t1후에 B신호를 출력한다. 따라서, 비디오출력부(10)는 PCLK1의 첫 번째 상승에지에서 t0후에 G[0...7]포트를 통해 G0을 출력하고, R/B[0...7]포트를 통해 R0를 출력한다. 이후에, G0는 D/A 변환부(40)의 입력포트 I0[0...7]로 인가되고, R0는 D/A 변환부(40)의 입력포트 I1[0...7]과 데이터래치부(30)의 입력포트 I[0...7]로 인가된다. 데이터래치부(30)는 PCLK2의 첫 번째 상승에지에서 R0를 래치하여 D/A 변환부(40)의 입력포트 I2[0...7]로 출력한다. 이후에, 비디오출력부(10)는 G[0...7]포트의 G0 출력은 유지한 상태로 PCLK1의 첫 번째 하강에지에서 t1후에 R/B[0...7]포트를 통해 B0를 출력하고, B0는 D/A 변환부(40)의 입력포트 I1[0...7]과 데이터래치부(30)로 인가되는 바, PCLK2의 상승에지가 아니므로 데이터래치부(30)는 R0의 출력을 유지한다. 따라서, PCLK3의 첫 번째 상승에지, 즉, (가)시점일때, D/A 변환부(40)의 입력포트 I0[0...7]에는 G0가 인가되고, 입력포트 I1[0...7]에는 B0가 인가되며, 입력포트 I2[0...7]에는 R0가 인가된 상태이므로, D/A 변환부(40)는 G0,B0,R0의 신호를 인가받아 아날로그신호로 변환하여 출력하게 된다.

이후에, 비디오출력부(10)는 PCLK1의 두 번째 상승에지에서 t0후에 G[0...7]포트를 통해 G1을 출력하고, R/B[0...7]포트를 통해 R1를 출력한다. 이후에, G1은 D/A 변환부(40)의 입력포트 I0[0...7]로 인가되고, R1은 D/A 변환부(40)의 입력포트 I1[0...7]과 데이터래치부(30)의 입력포트 I[0...7]로 인가된다. 데이터래치부(30)는 PCLK2의 두 번째 상승에지에서 R1을 래치하여 D/A 변환부(40)의 입력포트 I2[0...7]로 출력한다. 이후에, 비디오출력부(10)는 G[0...7]포트의 G1 출력은 유지한 상태로 PCLK1의 두 번째 하강에지에서 t1후에 R/B[0...7]포트를 통해 B1을 출력하고, B1은 D/A 변환부(40)의 입력포트 I1[0...7]과 데이터래치부(30)로 인가되는 바, PCLK2의 상승에지가 아니므로 데이터래치부(30)는 R1의 출력을 유지한다. 따라서, PCLK3의 두 번째 상승에지, 즉, (나)시점일때, D/A 변환부(40)의 입력포트 I0[0...7]에는 G1이 인가되고, 입력포트 I1[0...7]에는 B1이 인가되며, 입력포트 I2[0...7]에는 R1이 인가된 상태이므로, D/A 변환부(40)는 G1,B1,R1의 신호를 인가받아 아날로그신호로 변환하여 출력하게 된다.

상기와 같은 방법으로, PCLK3의 세 번째 상승에지, 즉, (다)시점일때, D/A 변환부(40)의 입력포트 I0[0...7]에는 G2가 인가되고, 입력포트 I1[0...7]에는 B2가 인가되며, 입력포트 I2[0...7]에는 R2가 인가된 상태이므로, D/A변환부(40)는 G2,B2,R2의 신호를 인가받아 아날로그신호로 변환하여 출력하게 되고, 상기와 같은 과정을 반복함으로써, 비디오출력부(10)로 부터 다중화되어 출력되는 16비트의 비디오데이터에서 24비트의 R,G,B 신호를 분리하여 추출할 수 있다. 한편, 퍼스널 컴퓨터에서는 클럭펄스 PCLK가 비디오 디스플레이 모드에 따라 그 주파수가 가변적이지만, 제일 빠른 PCLK를 기준으로 R/B 신호의 출력타이밍을 조절해 놓으면, 즉, t2를 최소화하면, 다른 느린 PCLK에 대해서도 하드웨어적인 수정없이 사용할 수 있다.

전술한 바와 같이, 본 발명은 간단한 회로의 구성으로 용이하게 다중화된 16비트 비디오 데이터에서 24비트 비디오 데이터를 추출해낼 수 있고, 비디오카드의 가변적인 클럭펄스에 대해서도 하드웨어적인 수정없이 사용할 수 있다.

Claims

오버레이카드의 비디오데이터 추출회로에 있어서, 인가받은 클럭에 따라 동작하여, TV나 비디오카메라로 부터 인가받은 각각 8비트의 R,G.B 신호 중 두 개의 신호를 다중화하여 8비트 데이터버스를 통해 출력하고 다른 한 개의 신호를 나머지 8비트 데이터버스를 통해 출력하는 비디오출력부(10)와; 인가받은 클력에 따라 동작하여, 상기 비디오출력부(10)로 부터 다중화되어 인가되는 신호 중 한 개의 신호만을 추출하여 출력하는 데이터래치부(30)와; 인가받은 클럭에 따라 동작하여, 상기 비디오출력부(10)로 부터 인가되는 16비트의 신호와 상기 테이터래치부(30)로 부터 인가되는 8비트의 신호를 아날로그 신호로 변환하여 출력하는 D/A 변환부와; 상기 비디오출력부(10)와 상기 데이터래치부(30) 및 상기 D/A 변환부(40)와; 상기 비디오출력부(10)와 상기 데이터래치부(30) 및 상기 D/A 변환부(40)측으로 클럭을 인가하는 클럭발생부(20)를 구비하는 것을 특징으로 하는 오버레이카드의 비디오 추출회로.
제 1항에 있어서, 상기 클럭발생부(20)는, 상기 비디오 출력부(10)에 인가되어 클럭을 입력받아 방전하여 신호 지연시켜 출력하는 제1인버터(21)와; 상기 제1인버터(21)로 부터 인가되는 클럭을 반전하여 신호 지연시켜 상기 데이터 래치부(30)측으로 출력하는 제2인버터(22)와; 상기 인버터(22)로부터 인가되는 클럭을 반전하여 신호 지연시켜 상기 D/A 변환부 (40)측으로 출력하는 제3인버터(23)를 구비하는 것을 특징으로 하는 오버레이카드의 비디오 데이터 추출회로.