KR100231709B1 - 씨디엠에이시스템에서 초기동기를 위한 정렬 장치 - Google Patents

Abstract

본 발명은 CDMA 시스템에서 초기 동기를 위한 정렬(선택)장치에 관한 것으로서, 종래 초기동기장치에서는 제어기와 큰 기억장치들이 필요하며, 상관 관계기의 동작이 종료된후 제어기에 의해서 정렬을 시작함으로써 많은 지연시간이 소요되었던 문제점을 해결하기 위해, 본 발명은 정렬기를 제어기 없이 로직으로 구성하여 순차적으로 입력되는 N개의 데이터에서 최대값을 갖는 M개의 데이터를 정렬을 하고, 트래킹 모듈로 전송함으로써 지연시간이 적고 간단화된 데이터 정렬(선택)장치이다

Description

CDMA 시스템에서 초기동기를 위한 정렬장치(A sorting apparatus for acqusition in CDMA systems)

본 발명은, 순차적으로 입력되는 N개의 데이터에서 크기순으로 정렬된 최대값 M개를 선택함에 있어, M개의 기억장치와 로직만을 이용하여 정렬을 수행함으로써, 종래기술과 비교하여 정렬을 위해서 필요한 기억장치의 크기를 줄이고, 제어기없이 수행함으로써 지연 시간을 줄이고 저가의 정렬장치를 구현하는데 그 목적이 있다.

본 발명은 CDMA(코드분할다중화장치)시스템에서 초기동기(Acqusition)를 위한 정렬(선택) 장치에 관한 것으로서, 특히 순차적으로 입력되는 N개의 데이터에서 크기순으로 정렬된 최대값 M개의 데이터를 정렬하기 위한 장치에 관한 것이다.

종래기술에 따른 CDMA 시스템에서의 초기동기 장치를 도1을 참조하여 설명하면 다음과 같다.

도1에서는 기억장치를 2개만 도시하였지만 실제로는 서로 다른 크기로 다수개가 존재한다.

도1에 도시된 바와 같이, 상관 관계기(101)에 의해서 수신한 수신신호와 특정 오프셋을 갖는 PN(Pseudo Noise) 발생기(102)의 신호 사이에서 구한 상관 관계값은 정렬화장치(110)내에 있는 제1기억장치(104)(크기 N)에 순차적으로 저장된다. 이 제1기억장치(104)에 저장된 필요한 모든 오프셋 구간 N(크기)의 상관관계값을 구한 후, 제어기(105)는 그 상관관계값을 크기 순으로 정렬을 하고, 최대값을 갖는 M개의 상관관계값을 제2기억장치(106)(크기 M＜N)에 저장한 후, 트래킹 모듈로 전송한다.

이와 같은 종래기술은 제어기와 크기가 N인 기억장치, M인 기억장치와 제어기가 필요하며, 상관 관계기의 동작이 종료된 후 제어기에 의해서 정렬을 시작함으로써 많은 지연시간이 소요되는 문제점이 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 M개의 기억장치만을 두고서 로직을 이용하여 정렬을 수행함으로써 기억장치의 크기를 줄이고, 고가의 제어기 없이 정렬을 수행함으로써 지연 시간을 줄이고, 저가의 정렬장치를 구현하는데 있다.

제1도는 종래기술에 따른 CDMA 시스템의 초기동기 장치의 블록 구성도.

제2도는 본 발명에서 사용되는 비교기 구조도.

제3도는 본 발명에서 사용되는 선택신호 발생기 구조도.

제4도는 본 발명에서 사용되는 제어신호 발생기의 입출력신호 관계도.

제5도는 본 발명에 따른 정렬(선택) 장치의 블록 구성도.

＊ 도면의 주요부분에 대한 부호의 설명

101 : 상관 관계기 102 : PN 발생기

103 : 계수기 104 : 제1기억장치 (크기 N)

105 : 제어기(CPU) 106 : 제2기억장치 (크기 M ＜ N)

110 : 정렬장치 201, 503 : 비교기

301, 504 : 선택신호 발생기 501 : 입력신호 저장기

506 : 등호 제어기 510 : 제3기억장치

511 : 다중화기(2 : 1) 512 : 제어신호 발생기

520 : 데이터 출력장치

이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.

도2는 본 발명에서 사용되는 비교기의 입력/출력신호 관계를 나타내고, 도3은 선택신호 발생기의 입력신호에 따른 출력신호를 나타내고, 도4는 제어신호 발생기의 입력신호에 따른 출력신호를 나타낸 것으로, 이들을 참조하여 본 발명의 정렬화 장치를 도5에 의거하여 설명하면 다음과 같다.

그 구성은, 최저값으로 초기화되는 다수개의 기억장치(#1∼#M,510)와, 1∼N까지 순차적으로 발생한 상관 관계값의 데이터를 1워드(Word)씩 저장하는 입력신호 저장기(501)와, 이 입력신호 저장기(501)에 저장된 데이터와 상기 각 기억장치(510)에 저장된 데이터를 비교한 결과를 발생하는 다수개의 비교기(#0∼#M,503)와, 상기 다수개의 비교기중 서로 인접한 비교기(503)의 비교 결과를 입력으로 하여 그 입력 데이터의 동일 여부에 상응한 출력신호를 발생하는 다수개의 선택신호 발생기(#1∼#n,504)와, 상기 다수개의 선택신호 발생기(504)로부터 출력된 선택신호에 따라 상기 기억장치(#n,510)의 입력신호가 이전 기억장치(#n-1,510)의 신호인지 상기 입력신호 저장기(510)의 데이터인지를 선택하는 다수개의 다중화기(MUX,511)와, 상기 다수개의 선택신호 발생기(504)로부터 각각 출력된 선택신호를 입력받아 #n의 다중화장치(511)로의 출력을 #n의 기억장치로 입력할 것인지를 결정하는 제어신호 #n(505)를 출력하는 제어신호 발생기(512)로 구성된다.

이에따른 본 발명의 동작을 설명하면 다음과 같다.

먼저, 다수개의 기억장치(510)는 최저값으로 초기화하고, 도1에서와 같이, 상관 관계값은 상관관계기에 의해 1∼N까지 순차적으로 발생하며, 순차적으로 발생한 데이터는 입력신호 저장기(501)에 1워드씩 저장된다.

이 입력신호 저장기(501)에 저장된 데이터는 다수개의 비교기(503)로 입력되며, 각 비교기는 각 기억장치(510)에 저장된 데이터를 상기 입력신호 저장기(501)에 저장된 데이터와 비교하여 도2와 같은 출력을 발생한다.

상기 도2와 같이 비교기 #n의 입력 1은 항상 상관관계기(cerrelator)의 출력값이며, 입력 2는 기억장치 #n에 저장되어 있던 값을 나타낸다.

즉, 기억장치(510)에 저장된 데이터 입력 1이 상기 입력신호 저장기(501)에 저장된 데이터 입력 2 보다 클 경우 (입력 1 ＞ 입력 2) 출력의 비교 결과 ( "1" )를 출력하고, 입력 1이 입력 2 보다 작을 경우(입력 1 ＜ 입력 2) 출력 1의 비교 결과( "0" )를 출력하며, 비교기 #n의 출력 1 값은 새로 입력된 값(입력 1)이 기억장치 #n에 기억되어 있는 값(입력 2)보다 큰가를 판정하며, 이 후 출력 1 값을 기준으로 기억장치 간의 전이(Shift) 여부를 결정한다.

그리고 선택신호 발생기(504)는 상기 비교기(503, #n)와 다른 비교기(#n-1)의 비교결과를 입력으로 하여 도3과 같은 출력을 발생한다.

즉, 상기 선택신호 발생기 #n은 상기 비교기 #n-1의 출력 1과 비교기 #n의 출력 1에 따라서 제어신호 #n을 발생하여 입력된 값(입력 1)을 기억장치 #n에 저장한다.

예를 들면 입력신호가 기억장치 #4의 값보다 작고 기억장치 #5의 값 보다 클 경우 비교기 #1∼#4의 출력은 0이고 비교기 #4∼#M의 출력은 1을 나타낸다.

이는 기억장치 #5∼#(M-1)의 값을 기억장치 #6∼#M으로 전이(Shift)함을 의미하고, 또한 선택신호 발생기 #5가 1이고 나머지는 0을 나타내며, 선택신호 발생기 #5에 의하여 입력신호가 기억장치 #5에 저장된다.

결과적으로, 도3에 도시된 바와 같이, 입력신호 저장기에 입력된 데이터의 값이 상기 기억장치(510,#n)와 다른 기억장치(510,#n-1) 사이의 값일 경우 선택신호 발생기(504,#n)의 출력값이 "1"이 되고, 나머지 선택 신호 발생기(504)는 "0"의 출력을 갖는다.

이러한 선택 신호 발생기(504,#n)의 출력은 다중화 장치(511)의 선택 신호로 동작하여 기억장치(510,#n)의 입력 신호가 전단 기억장치(510,#n-1)의 신호인지 입력신호 저장기(501)의 데이터인지를 선택한다.

또한, 다수개의 선택신호 발생기(504)로부터 출력된 #1∼#M 까지의 선택 신호는 제어신호 발생기(512)로 입력되어 제어 신호(505) #1∼#M을 발생한다.

이 제어신호(505)는 기억장치(510)에서 다중화장치(511)의 출력을 기억장치로 입력을 할 것인지를 결정한다.

입력신호 저장기에 입력된 입력된 데이터와 동일한 값이 기억장치(#1∼#M)에 있을 경우 해당 비교기의 출력신호 #2에 의해서 등호제어기에 의해서 제어신호 발생기를 디스에이블 시킴으로써 동일한 데이터일 경우는 신호(Skip)한다.

동일한 방법으로 1∼N개의 데이터를 반복함으로써 N개의 순차적인 데이터로부터 크기 순으로 정렬된 최대값 M개의 데이터만을 선택 할 수 있다.

또한, CDMA 시스템에서 초기 동기를 위하여 순차적으로 발생하는 N개의 데이터에서 최대값을 갖고, 크기순으로 정렬된 M개의 데이터를 정렬(선택)할 수가 있다.

이상과 같은 본 발명은, 상관관계를 구한 데이터를 저장을 위한 기억장치의 크기를 줄이고, 고가의 제어기 없이 로직으로 정렬을 수행하여 지연시간을 줄이며, 그 로직을 EPLD로 구현함으로써 보드 제작을 단순화할 수 있고, 차후 ASIC 설계에서도 유리할 것이다.

Claims (2)

1. CDMA 시스템의 초기동기 장치에 있어서, 최저값으로 초기화되는 다수개의 기억장치(510)와; 1∼N까지 상기 상관 관계기로부터 순차적으로 발생한 상관 관계값의 데이터를 저장하는 입력신호 저장기(501)와; 이 입력신호 저장기(501)에 저장된 데이터와 상기 각 기억장치(510)에 저장된 데이터를 비교한 결과를 발생하는 다수개의 비교기(503)와; 상기 다수개의 비교기중 인접한 다른 비교기(503)의 각 비교 결과를 입력으로 하여 그 입력 데이터의 동일 여부에 상응한 출력신호를 발생하는 다수개의 선택신호 발생기(504)와; 상기 다수개의 선택신호 발생기(504)로부터 출력된 선택신호에 따라 상기 기억장치(510)의 입력신호가 전단 기억장치(510)의 신호인지 입력신호 저장기(501)의 데이터인지를 선택하는 다수개의 다중화기(511)와; 상기 다수개의 선택신호 발생기(504)로부터 각각 출력된 선택신호를 입력 받아 상기 다수개의 기억장치(510)에서 다중화장치(511)로의 출력을 다른 기억장치로 입력할 것인지를 결정하는 제어신호(505)를 출력하는 제어신호 발생기(512)와; 및 상기 입력신호 저장기(501)에 입력된 데이터와 다수개의 기억장치중에 어느 하나라도 동일한 데이터일 경우는 신호하는 등호제어기(506)로 구성되어, 순차적으로 발생하는 N개의 데이터에서 최대값을 갖으며 크기 순으로 정렬된 최대값 M개의 데이터를 정렬하는 것을 특징으로 하는 CDMA 시스템의 초기동기를 위한 정렬장치.
2. 제1항에 있어서, 상기 입력신호 저장기(501)는 데이터를 1워드(Word)씩 순차적으로 입력하는 것을 특징으로 하는 CDMA 시스템의 초기동기를 위한 정렬장치.