KR100227074B1 - 영상 신호의 fir 필터링용 곱셈 누적기 - Google Patents

Abstract

본 발명은 일측의 입력단으로 입력되는 필터링 계수(H)와 타측의 입력단에 입력되는 신호를 곱하여 그 연산값을 출력하는 곱셈기(MUL)와, 상기 곱셈기(MUL)에서 출력되는 연산값에 따른 데이터와 다른 입력을 가산하여 그 연산값을 출력하는 가산기(ADD)와, 상기 가산기(ADD)에서 출력되는 값을 입력받아 임시 저장하며 현재 저장하고 있는 값을 상기 가산기(ADD)의 다른 입력으로 제공하는 누산기(ACC)로 구성되어 있는 곱셈 누적기에 관한 것으로 특히, 4개의 입력단을 구비하고 각 입력단으로 입력되는 신호(X1∼X4)를 필터 계수의 점대칭성을 이용하여 공통의 필터 계수에 곱해지는 입력을 미리 더한 후 그 연산값을 상기 곱셈기(MUL)의 타측의 입력단에 제공하는 4입력 1출력 가산기(4I∼ADD)를 부가하는 것을 특징으로 하는 영상 신호의 FIR 필터링용 곱셈 누적기에 관한 것이다.

Description

영상신호의 FIR 필터링용 곱셈 누적기

본 발명은 영상 신호의 FIR 필터링을 위한 곱셈 누적기(Multiply and Accumulator; 이하 MAC라 칭함)에 관한 것으로 특히, 영상신호중 FIR 필터 계수의 대칭성을 이용하여 곱셈 횟수를 줄이며 또한 곱셈기의 연산지연 요건을 완화시키기 위하여 곱셈전에 미리 덧셈을 수행하는 영상 신호의 FIR 필터링을 위한 곱셈 누적기에 관한 것이다.

일반적으로, 영상신호의 FIR 필터링에는 반복되는 곱셈후 누적 연산이 필요하며, 이에는 고속의 곱셈기가 절대적으로 필요하다.

따라서, 첨부한 도1에는 종래 통상의 MAC를 도시하고 있는데, 입력되는 필터링 계수(H)와 입력신호(X)를 곱하여 그 연산값을 출력하는 곱셈기(MUL)와, 상기 곱셈기(MUL)에서 출력되는 연산값을 저장하는 레지스터(S-REG)와, 상기 레지스터(S-REG)에서 출력되는 데이터와 다른 입력을 가산하여 그 연산값을 출력하는 가산기(ADD)와, 상기 가산기(ADD)에서 출력되는 값을 입력받아 임시 저장하며 현재 저장하고 있는 값을 상기 가산기(ADD)의 다른 입력으로 제공하는 누산기(ACC)로 구성되어 있다.

또한, 도 2a 내지 도 2c는 영상신호의 FIR 필터링에 필요한 계수와 입력신호 사이의 관계를 나타낸다. 이때의 관계식은 5×5 FIR 필터링의 경우 아래의 식1과 같다.

[수학식1]

곱셈기(MUL)에서는 매 클럭마다 계수 H와 X의 곱이 계산되며, 동시에 덧셈기(ADD)에서는 레지스터(S-REG)의 값과 직전 누적값(ACC의 값)이 더해지며, 클럭 주기 끝에 각각 그 결과가 각각 레지스터(S-REG)과 누산기(ACC)에 저장된다. 따라서, 5×5 FIR 필터링 연산에는 각 25회의 곱셈과 덧셈이 25클럭 싸이클 동안 이루어진다.

만약, 14.3㎒의 샘플링 주기로 이를 연산하다면(1주기=70㎱), 곱셈기에서 소요되는 시간은 70㎱/25=2.8㎱이므로 곱셈기의 설계에 엄청난 부담이 됨을 알 수 있다.

일반적으로, 곱셈기의 설계는 덧셈기의 설계에 비해 크기가 커지며, 따라서 고속동작을 얻기가 쉽지 않으나, 그럼에도 불구하고 통상의 FIR 필터링에는 매우 빠른 곱셈기가 필요하게 됨으로 매우 고성능의 소자를 사용할 수 밖에 없어 생산단가의 상승을 초래하는 문제점이 발생되었다. 또한, 이에 따른 제반사항의 어려움 즉, 유지 보수에 따르는 어려움이 증가하였다.

상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 영상신호중 FIR 필터 계수의 대칭성을 이용하여 곱셈 횟수를 줄이며 또한 곱셈기의 연산지연 요건을 완화시키기 위하여 곱셈전에 미리 덧셈을 수행하는 영상 신호의 FIR 필터링을 위한 곱셈 누적기를 제공하는 데 있다.

제 1 도는 종래 곱셈 누적기의 구성 예시도.

제 2a 도 내지 제 2c 도는 영상신호의 FIR 필터링에 필요한 계수와 입력신호 사이의 관계를 나타낸 예시도.

제 3a 도와 도 3b는 본 발명에 따른 기술적 사상을 설명하기 위한 FIR 필터링 연산시 계수와 입력신호 사이의 관계를 나타낸 예시도.

제 4 도는 본 발명에 따른 영상 신호의 FIR 필터링용 곱셈 누적기의 구성 예시도.

상기 목적을 달성하기 위한 본 발명의 특징은, 일측의 입력단으로 입력되는 필터링 계수(H)와 타측의 입력단에 입력되는 신호를 곱하여 그 연산값을 출력하는 곱셈기(MUL)와, 상기 곱셈기(MUL)에서 출력되는 연산값에 따른 데이터와 다른 입력을 가산하여 그 연산값을 출력하는 가산기(ADD)와, 상기 가산기(ADD)에서 출력되는 값을 입력받아 임시 저장하며 현재 저장하고 있는 값을 상기 가산기(ADD)의 다른 입력으로 제공하는 누산기(ACC)로 구성되어 있는 곱셈 누적기에 있어서: 4개의 입력단을 구비하고 각 입력단으로 입력되는 신호(X1∼X4)를 가산하여 그 연산값을 상기 곱셈기(MUL)의 타측의 입력단에 제공하는 4입력 1출력 가산기(4I∼ADD)를 부가하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 부가적인 특징으로 상기 4입력 1출력 가산기(4I∼ADD)에서 연산되어 출력되는 신호가 상기 곱셈기(MUL)의 타측의 입력단에 제공되는 시간의 지연을 위한 레지스터(REG)를 더 부가하는 데 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

우선, 본 발명에서 적용하고자 하는 사상적 개념을 먼저 설명하면, 영상신호는 예를들어 영상 화면의 보정은 인접 화소간의 휘도와 색산값의 편차나 편균을 이용하여 산정하는 바와같이, 일반적으로 인접화소화의 긴밀한 연관성(correlation)이 존재하는데, 그에 따라 필터의 계수는 대부분 대칭이다.

즉, 도 3a에 정리된 바와 같이 중앙 계수를 중심으로 점 대칭이 된다. 이러한 계수에 도 2에서와 같은 입력신호를 곱하는 경우, 공통계수를 인수로 정리하면 도 3b와 같다.

이를 살펴보면, 만약 4개의 입력 신호를 동시에 더할 수만 있다면, 최초 상기식 1에 의하여 총 25회의 곱셈이 필요한 연산이 첨부한 도 3b에 도시되어 있는 바와같이, 7회의 곱셈이 필요한 연산이 되므로 곱셈수가 줄어든 만큼 시간 이득을 얻을 수 있음을 알 수 있다.

따라서, 본 발명은 상술한 바와 같은 기술적 사상을 바탕으로 첨부한 도4에 도시되어 있는 바와 같은 영상 신호의 FIR 필터링을 위한 곱셈 누적기(MAC)를 제안하게 된 것이다.

도 4는 본 발명에 따른 영상 신호의 FIR 필터링을 위한 곱셈 누적기(MAC)의 구성 예시도로서, 구비되어 있는 4개의 입력단에 입력되는 신호(X1∼X4)를 가산하여 출력하는 4입력 1출력 가산기(4I∼ADD)와, 상기 4입력 1출력 가산기(4I∼ADD)에서 연산되어 출력되는 신호를 저장하는 레지스터(REG)와, 일측의 입력단으로 입력되는 필터링 계수(H)와 타측의 입력단에 입력되는 상기 레지스터(REG)의 출력신호를 곱하여 그 연산값을 출력하는 곱셈기(MUL)와, 상기 곱셈기(MUL)에서 출력되는 연산값을 저장하는 레지스터(S-REG)와, 상기 레지스터(S-REG)에서 출력되는 데이터와 다른 입력을 가산하여 그 연산값을 출력하는 가산기(ADD)와, 상기 가산기(ADD)에서 출력되는 값을 입력받아 임시 저장하며 현재 저장하고 있는 값을 상기 가산기(ADD)의 다른 입력으로 제공하는 누산기(ACC)로 구성되어 있다.

상기와 구성되는 본 발명에 따른 영상 신호의 FIR 필터링을 위한 곱셈 누적기는 상기 도 3a와 도 3b의 설명에서와 같이 곱셈 연산에 따른 7클럭 싸이클 뒤에 연산결과가 출력된다.

즉, 도 3b에 도시되어 있는 바와같이. X(-1, -1)와 X(-3. -1)와 X(-3, -3) 및 X(-1, -3)가 미리 4입력 1출력 가산기(4I∼ADD)에서 가산되어진 후 그 연산값이 단한번 H(1, 1)과 곱해지기 때문에 종래 각각 4번 곱해진 후 더해지는 것에 비하여 상당히 빠른 속도를 가질 수 있게 된다.

따라서, 종래 최초 상기 식 1에 의하여 총 25회의 곱셈이 필요한 연산이 첨부한 도 3b에 도시되어 있는 바와같이, 7회의 곱셈이 필요한 연산이 되므로 곱셈수가 줄어든 만큼 시간 이득을 얻을 수 있음을 알 수 있다.

상기와 같이 동작하는 본 발명에 따른 영상 신호의 FIR 필터링용 곱셈 누적기를 제공하면, 보통의 곱셈기는 덧셈기에 비해 면적이 4배 이상 크며 또 그 연산 속도를 향상시키는 방법은 쉽지가 않았으나 덧셈기의 개수를 늘리면서 연산지연이 늦어도 되는 곱셈기를 사용할 수 있게하여 설계를 용이하게 하는 효과가 있다.

Claims (2)

1. 일측의 입력단으로 입력되는 필터링 계수(H)와 타측의 입력단에 입력되는 신호를 곱하여 그 연산값을 출력하는 곱셈기(MUL)와, 상기 곱셈기(MUL)에서 출력되는 연산값에 따른 데이터와 다른 입력을 가산하여 그 연산값을 출력하는 가산기(ADD)와, 상기 가산기(ADD)에서 출력되는 값을 입력받아 임시 저장하며 현재 저장하고 있는 값을 상기 가산기(ADD)의 다른 입력으로 제공하는 누산기(ACC)로 구성되어 있는 곱셈 누적기에 있어서: 4개의 입력단을 구비하고 각 입력단으로 입력되는 신호(X1∼X4)를 필터계수의 점대칭성을 이용하여 공통의 필터 계수에 곱해지는 입력을 미리 더한 후 그 연산값을 상기 곱셈기(MUL)의 타측의 입력단에 제공하는 4입력 1출력 가산기(4I∼ADD)를 부가하는 것을 특징으로 하는 영상 신호의 FIR 필터링용 곱셈 누적기.
2. 제 1 항에 있어서, 상기 4입력 1출력 가산기(4I∼ADD)에서 연산되어 출력되는 신호가 상기 곱셈기(MUL)의 타측의 입력단에 제공되는 시간의 지연을 위한 레지스터(REG)를 더 부가하는 것을 특징으로 하는 영상 신호의 FIR 필터링용 곱셈 누적기.

Images