KR100223870B1 - Monitoring method of polishing in the semiconductor process - Google Patents
Monitoring method of polishing in the semiconductor process Download PDFInfo
- Publication number
- KR100223870B1 KR100223870B1 KR1019970002470A KR19970002470A KR100223870B1 KR 100223870 B1 KR100223870 B1 KR 100223870B1 KR 1019970002470 A KR1019970002470 A KR 1019970002470A KR 19970002470 A KR19970002470 A KR 19970002470A KR 100223870 B1 KR100223870 B1 KR 100223870B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- measuring
- metal layer
- polishing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000007517 polishing process Methods 0.000 title description 7
- 238000012544 monitoring process Methods 0.000 title description 3
- 238000005498 polishing Methods 0.000 claims abstract description 67
- 239000002184 metal Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000005259 measurement Methods 0.000 claims description 17
- 239000000523 sample Substances 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims 1
- 238000000691 measurement method Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 61
- 235000012431 wafers Nutrition 0.000 description 30
- 239000002002 slurry Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 CMP 공정에 관한 것으로, 특히 CMP공정에 의한 플러그층의 연마량을 효율적으로 측정할 수 있도록한 반도체 소자의 경면 연마량 측정 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMP process, and more particularly to a method for measuring the amount of mirror polishing of a semiconductor device that enables the polishing amount of a plug layer to be efficiently measured by the CMP process.
이와 같은 본 발명의 반도체 소자의 경면 연마량 측정 방법은 웨이퍼에 구성되는 각각의 칩 영역 및 상기의 칩 영역들을 개별화하는 소잉(Sawing)공정에서 칩 분리 영역으로 사용되는 스크라이빙 영역을 포함하는 웨이퍼 전면에 절연층을 형성하는 단계와, 상기의 절연층을 선택적으로 식각하여 칩 영역에는 콘택홀을, 스크라이빙 영역에는 지그재그 형태의 홈을 동시에 형성하는 단계와, 상기의 콘택홀 및 지그재그 형태의 홈을 포함하는 전면에 금속층을 형성하는 단계와, 상기의 금속층을 평탄화하여 상기의 콘택홀을 매립하는 플러그층을 형성하는 단계와, 상기의 평탄화 공정으로 그 두께가 변화된 스크라이빙 영역의 금속 패턴층의 저항 변화를 측정하여 상기 칩 영역에서 연마된 금속층의 두께를 계산하는 단계를 포함하여 이루어진다.Such a method for measuring the mirror polishing amount of a semiconductor device of the present invention includes a wafer including each chip region included in the wafer and a scribing region used as a chip separation region in a sawing process for individualizing the chip regions. Forming an insulating layer on the entire surface, selectively etching the insulating layer, and simultaneously forming contact holes in the chip region and zigzag-shaped grooves in the scribing region; and forming the contact holes and the zigzag shapes Forming a metal layer on the entire surface including the groove; forming a plug layer to fill the contact hole by planarizing the metal layer; and metal pattern of the scribing region whose thickness is changed by the planarization process. Calculating a thickness of the polished metal layer in the chip region by measuring a change in resistance of the layer.
Description
본 발명은 CMP 공정에 관한 것으로, 특히 CMP공정에 의한 플러그층의 연마량을 효율적으로 측정할 수 있도록한 반도체 소자의 경면 연마량 측정 방법에 관한 것이다.BACKGROUND OF THE
일반적으로 CMP(Chemical Mechanical Polishing)공정은 반도체 소자의 제조 공정중에 절연층의 평탄화 또는 금속 배선의 플러그층 등의 형성에 사용한다.In general, a chemical mechanical polishing (CMP) process is used to planarize an insulating layer or to form a plug layer of a metal wiring during a semiconductor device manufacturing process.
이는 평탄화 또는 그 대상이되는 플러그층 등을 형성한후에 연마제를 사용하여 기계적으로 그 대상층들을 경면 연마하는 기술을 말한다.This refers to a technique of mirror polishing the target layers mechanically using an abrasive after forming the planarization or the plug layer to be the target.
상기의 경면 연마 정도는 공정 조건을 고려하여 결정하게 되는데 그 경면 연마량을 측정하여 미리 설정된 두께만큼을 하게되는데 현재 반도체 공정에서 사용되고 있는 경면 연마량의 측정 방법에는 다음과 같은 측정 방법이 사용되고 있다.The mirror polishing degree is determined in consideration of the process conditions, and the mirror polishing amount is measured to be as much as a predetermined thickness. The following measuring method is used for measuring the mirror polishing amount currently used in the semiconductor process.
CMP 공정후에 웨이퍼의 단면을 SEM 등의 관찰 장비로 측정하여 연마된 두께를 측정하거나 탐침을 웨이퍼 표면과 마찰시켜 단차를 측정하는 계측기(α-STEP)를 사용하는 방법등이 있다.After the CMP process, a cross section of the wafer is measured by an observation apparatus such as an SEM to measure the polished thickness, or a measuring instrument (α-STEP) is used to measure a step by rubbing the probe with the wafer surface.
이하, 첨부된 도면을 참고하여 종래 기술의 CMP 공정에 관하여 설명하면 다음과 같다.Hereinafter, the CMP process of the prior art will be described with reference to the accompanying drawings.
도 1a와 도 1b는 일반적인 CMP장비의 구성도이다.1A and 1B are configuration diagrams of a general CMP apparatus.
도 1a는 CMP장비의 구성 블록을 나타낸 것으로 CMP장비는 먼저, 장치내로 경면 연마에 필요한 슬러리 또는 연마액 등을 공급하는 공급 블록, 열 순환 블록,전원 공급 유닛,트랜스퍼머 등으로 구성된 서브 시스템(1)과, 2개 또는 4개의 카세트를 갖고 웨이퍼를 로딩/언로딩 시키는 웨이퍼 트랜스퍼부(2)와, 로딩된 웨이퍼를 경면 연마하는 경면 연마 처리부(3)와, 경면 연마 공정이 끝나면 웨이퍼를 세정하는 세정부(5)와, 경면 연마 공정에서 사용된 슬러리를 재생하는 슬러리 재처리부(4)와, 웨이퍼상에 구성되어 연마 대상이 되는 층의 연마량을 측정하는 연마량 측정부(6)와, 필터를 사용하여 경면 연마 공정이 끝나고 배출되는 DI 워터와 슬러리를 분리하여 DI 워터를 재생하는 DI 리사이클링부(7)로 크게 구성된다.Figure 1a shows the building block of the CMP equipment, CMP equipment first, a sub-system consisting of a supply block, a thermal circulation block, a power supply unit, a transformer, etc. to supply the slurry or polishing liquid required for mirror polishing into the apparatus (1 ), A
상기의 연마량 측정부(6)는 IN-SITU 모니터링을 하여 연마 공정의 엔드 포인트를 검출하여 연마 대상층의 제거량을 측정하는 엔드 포인트 디텍터와 연마 공정후에 연마 대상층의 두께를 측정하여 연마량을 측정하는 연마 두께 측정부(IN-SITU 모니터링이 아닌)로 구성된다.The polishing
그리고 도 1b는 실제적으로 CMP공정이 이루어지는 경면 연마 처리부(3)의 단면 구성을 나타낸 것이다.1B shows the cross-sectional structure of the mirror polishing
경면 연마 처리부(3)는 로딩된 웨이퍼를 상하좌우로 이동시키고 회전과 진동을하는 캐리어와, 상면에 융모를 갖는 패드를 포함하고 구성되는 회전자로 이루어진다.The mirror
상기와 같이 구성된 CMP장비는 다음과 같은 동작으로 CMP공정을 수행한다.CMP equipment configured as described above performs the CMP process in the following operation.
먼저, 웨이퍼가 캐리어에 로딩되면 캐리어가 다운되면서 회전과 진동 운동을 하게된다.First, when the wafer is loaded into the carrier, the carrier is moved down and rotates and vibrates.
이때, 슬러리가 패드위로 공급된다.At this time, the slurry is supplied onto the pad.
상기의 패드상면에 구성되는 융모와 슬러리에 의해 웨이퍼에 형성된 연마 대상층이 연마된다.The polishing target layer formed on the wafer is polished by the villi and slurry formed on the pad upper surface.
그리고 경면 연마 공정이 끝나면 웨이퍼는 세정부(5)로 이동되어 세정 과정(Post Polish, Scrubber, Spin Dry 등의)을 거쳐 카세트로 언로딩된다.After the mirror polishing process is completed, the wafer is moved to the
이와 같은 종래 기술의 CMP공정에 있어서는 CMP공정이 완료된 웨이퍼를 별도의 두께 측정 장치(α-Step)를 사용하여 연마량을 측정하거나 웨이퍼 단면을 깨뜨려 SEM 등의 단면 관찰 장비로 연마 공정이 끝난 연마 대상층의 두께를 측정하여 연마 대상층의 제거량을 계산하여야 하므로 다음과 같은 문제점이 있다.In the CMP process of the prior art, the polishing target layer after the CMP process has been polished by using a separate thickness measuring device (α-Step) or the wafer cross section is broken by a cross-sectional observation device such as SEM. Since the removal amount of the object to be polished should be calculated by measuring the thickness of H, there are the following problems.
먼저, CMP장비와 연마량을 측정하는 계측기가 이원화되어 있어 공정 진행 시간이 많이 소요된다.First, the CMP equipment and the measuring instrument for measuring the amount of polishing are dualized, which takes a long time.
이는 공정 관리 측면에서 불리하고 웨이퍼의 이동시에(CMP장비에서→연마량 측정 장비로의) 웨이퍼의 손실을 가져올 수 있다.This is disadvantageous in terms of process control and can result in loss of the wafer (from CMP equipment to polishing equipment) during wafer movement.
그리고 연마량의 측정을 웨이퍼를 이동시켜 해야하므로 웨이퍼간의 연마량 차이를 조기에 발견할 수 없다.In addition, since the measurement of the amount of polishing has to be moved by the wafer, it is not possible to detect the difference in the amount of polishing between the wafers early.
그러므로 연마 정도의 균일성 확보(웨이퍼들간의)가 어려워 대량의 불량을 일을킬 수 있는 문제점이 있다.Therefore, there is a problem that it is difficult to secure the uniformity of the degree of polishing (between the wafers) to cause a large amount of defects.
본 발명은 상기와 같은 종래 기술의 CMP 공정의 문제점을 해결하기 위하여 안출한 것으로, CMP공정에 의한 플러그층의 연마량을 효율적으로 측정할 수 있도록한 반도체 소자의 경면 연마량 측정 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems of the CMP process of the prior art, and provides a method for measuring the amount of mirror polishing of a semiconductor device capable of efficiently measuring the polishing amount of the plug layer by the CMP process. There is a purpose.
도 1a와 도 1b는 일반적인 CMP장비의 구성도1a and 1b is a configuration diagram of a general CMP equipment
도 2는 웨이퍼의 표면 구성을 나타낸 평면도2 is a plan view showing the surface configuration of the wafer;
도 3a와 도 3b는 본 발명에 따른 연마 측정용 패턴층의 평면 및 단면 구성도3a and 3b is a plan view and a cross-sectional view of a polishing measurement pattern layer according to the present invention
도 4a내지 도 4c는 본 발명에 따른 연마량 측정 방법을 나타낸 공정 단면도4a to 4c is a cross-sectional view showing a method for measuring the amount of polishing according to the present invention
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
30. 웨이퍼 31. 스크라이빙 영역 32. 배선 영역30. Wafer 31. Scribing
33. 프로브 패드 34. 연마 측정용 패턴층33.
CMP공정에 의한 연마량 측정을 IN-SITU 상태에서 모니터링할 수 있도록한 반도체 소자의 경면 연마량 측정 방법은 웨이퍼에 구성되는 각각의 칩 영역 및 상기의 칩 영역들을 개별화하는 소잉(Sawing)공정에서 칩 분리 영역으로 사용되는 스크라이빙 영역을 포함하는 웨이퍼 전면에 절연층을 형성하는 단계와, 상기의 절연층을 선택적으로 식각하여 칩 영역에는 콘택홀을, 스크라이빙 영역에는 지그재그 형태의 홈을 동시에 형성하는 단계와, 상기의 콘택홀 및 지그재그 형태의 홈을 포함하는 전면에 금속층을 형성하는 단계와, 상기의 금속층을 평탄화하여 상기의 콘택홀을 매립하는 플러그층을 형성하는 단계와, 상기의 평탄화 공정으로 그 두께가 변화된 스크라이빙 영역의 금속 패턴층의 저항 변화를 측정하여 상기 칩 영역에서 연마된 금속층의 두께를 계산하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The mirror polishing amount measuring method of a semiconductor device which enables the polishing amount measurement by the CMP process to be monitored in the IN-SITU state is a chip in a sawing process for individualizing each chip region and the chip regions of the wafer. Forming an insulating layer on the entire surface of the wafer including a scribing region used as a separation region, and selectively etching the insulating layer to form a contact hole in the chip region and a zigzag groove in the scribing region. Forming a metal layer on the entire surface including the contact hole and the zigzag-shaped groove, and planarizing the metal layer to form a plug layer filling the contact hole; Measuring the resistance change of the metal pattern layer of the scribing region whose thickness was changed by the process to measure the thickness of the metal layer polished in the chip region. Characterized in that it comprises a step of dispersing.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 경면 연마량 측정 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a method of measuring the mirror polishing amount of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 웨이퍼의 표면 구성을 나타낸 평면도이고, 도 3a와 도 3b는 본 발명에 따른 연마 측정용 패턴층의 평면 및 단면 구성도이다. 그리고 도 4a내지 도 4c는 본 발명에 따른 연마량 측정 방법을 나타낸 공정 단면도이다.2 is a plan view showing the surface configuration of a wafer, and FIGS. 3A and 3B are plan and cross-sectional views of the polishing measurement pattern layer according to the present invention. 4A to 4C are cross-sectional views illustrating a method of measuring a polishing amount according to the present invention.
본 발명의 연마 측정용 패턴층은 직접적으로 소자의 제조 공정에 영향을 주지 않는 웨이퍼의 표면에 형성하는 것으로 칩 영역에 형성되는 절연층 및 금속 플러그층의 형성과 동시에 형성하는 것이다.The polishing measurement pattern layer of the present invention is formed on the surface of the wafer which does not directly affect the manufacturing process of the device, and is formed simultaneously with the formation of the insulating layer and the metal plug layer formed in the chip region.
통상적으로 웨이퍼(30)의 표면에는 도 2에서와 같이, 소자의 제조 공정이 끝나고 각 칩들을 개별화하기 위한 웨이퍼 절단 공정(Sawing)을 하기 위한 영역 즉, 스크라이빙 영역(31)이 있다.Typically, on the surface of the
상기의 스크라이빙 영역(31)은 각각의 칩 영역들의 분리 영역에 구성되므로 스크라이빙 영역(31)에 CMP공정에 의한 플러그층의 연마량 측정을 위한 더미 패턴층을 형성하여도 소자 제조 공정에 직접적인 영향을 주지 않게 된다.Since the
그리고 칩 영역에서의 금속 플러그층은 칩 영역에서 각각의 전도성 영역 또는 전도층을 전기적으로 격리하기 위한 층으로 사용되는 절연층을 형성하고 그층을 선택적으로 패터닝하여 하층의 전도성 영역 또는 하부의 금속 배선층과 후속되는 공정에서 형성되는 상부 금속 배선층과의 접속을 위하여 콘택홀을 형성하고 그 콘택홀에 형성하는 전도층을 말한다.The metal plug layer in the chip region forms an insulating layer used as a layer for electrically isolating each conductive region or conductive layer in the chip region, and selectively patterns the layer to form a lower conductive layer or a lower metal wiring layer. The conductive layer is formed in the contact hole to form a contact hole for the connection with the upper metal wiring layer formed in the subsequent step.
그리고 본 발명은 연마 측정용 패턴층(34)을 스크라이빙 영역(31)에 도 3a와 도 3b에서와 같은 형태로 형성하여 그를 이용하여 CMP공정에 의한 연마량을 측정하는 것이다.In the present invention, the polishing
칩 영역에 형성되는 플러그층의 연마량을 측정하기 위한 연마 측정용 패턴층(34)은 도 4a내지 도 4c에서와 같은 순서의 공정으로 형성된다.The polishing
먼저, 도 4a에서와 같이, 칩 영역의 도전층 또는 도전성 영역을 포함하는 웨이퍼(30)전면에 층간 절연을 위한 절연층을 형성하게되는데 이때, 스크라이빙 영역(31)에도 상기의 절연층이 형성된다.First, as shown in FIG. 4A, an insulating layer for interlayer insulation is formed on the entire surface of the
이어, 상기의 절연층을 선택적으로 식각하여 칩 영역에 금속 플러그층을 형성하기 위한 콘택홀을 형성하게되는데, 이때 상기의 스크라이빙 영역(31)에 형성된 절연층도 선택적으로 동시에 식각하여 지그재그 형태의 홈을 갖는 특정의 패턴을 형성한다.Subsequently, the insulating layer is selectively etched to form a contact hole for forming a metal plug layer in the chip region. In this case, the insulating layer formed in the
이때, 상기의 스크라이빙 영역(31)에 형성되는 특정의 패턴층은 배선 영역(32)과 프로브 패드(33)영역으로 구성된다.At this time, the specific pattern layer formed in the
그리고 도 4b에서와 같이, 상기의 칩 영역의 콘택홀 및 스크라이빙 영역(31)의 특정 패턴 영역을 포함하는 웨이퍼(30)의 전면에 금속층을 형성하게 된다.As shown in FIG. 4B, a metal layer is formed on the entire surface of the
이때, 상기의 칩 영역에 형성되는 금속층은 플러그층으로 사용되는 것이고, 상기의 스크라이빙 영역(31)의 특정의 절연 패턴층 및 그상측에 형성되는 금속층은 연마 측정용 패턴층(34)으로 사용되는 것이다.At this time, the metal layer formed in the chip region is used as a plug layer, and the specific insulating pattern layer and the metal layer formed on the upper side of the
이어, 도 4c에서와 같이, 상기의 금속층을 CMP공정으로 평탄화하게 된다.Next, as shown in Figure 4c, the metal layer is planarized by a CMP process.
상기의 CMP공정으로 칩 영역에는 플러그층이 형성되고 상기의 스크라이빙 영역(31)에 형성된 연마 측정용 패턴층(34)은 상기의 CMP공정으로 연마되어진다.The plug layer is formed in the chip region by the above CMP process, and the polishing
본 발명에서는 상기의 CMP공정에 의한 플러그층의 연마량을 스크라이빙 영역(31)에 형성되는 연마 측정용 패턴층(34)의 배선 영역(32) 양측의 프로브 패드(33)에 걸리는 저항의 변화를 측정하여 계산하게 된다.In the present invention, the amount of polishing applied to the
상기의 CMP공정후에 잔류하는 연마 측정용 패턴층(34)의 두께와 전기적 저항과의 관계는 다음과 같이 나타낼 수 있다.The relationship between the thickness of the polishing
저항(Resistivity)=Rs(면저항)×두께(잔류하는 연마 측정용 패턴층의 높이)Resistance = Rs (surface resistance) x thickness (the height of the remaining pattern layer for polishing measurement)
또는 배선의 전기저항 R을 다음과 같이 나타낼 수 있다.Alternatively, the electrical resistance R of the wiring can be expressed as follows.
R× L/S=L/(W*H) (단, S: 배선의 단면적, L: 배선의 길이)R × L / S = L / (W * H) (S: cross-sectional area of wiring, L: length of wiring)
즉, CMP공정에 의해 결정되는 잔류하는 연마 측정용 패턴층(34)의 두께 H에 따라 저항이 달리 측정된다.That is, the resistance is measured differently according to the thickness H of the remaining polishing
상기와 같이 변화된 저항에 의해 칩 영역의 플러그층의 연마량을 구할 수 있게된다.By the resistance changed as described above, the polishing amount of the plug layer in the chip region can be obtained.
이와 같은 본 발명의 반도체 소자의 경면 연마량 측정 방법은 CMP공정이 끝나면 IN-SITU상태로 연마량을 모니터링할 수 있어 공정 진행 시간의 단축효과가 있다.The method for measuring the mirror polishing amount of the semiconductor device according to the present invention can monitor the polishing amount in the IN-SITU state after the CMP process is completed, thereby shortening the process progress time.
또한 CMP장비에서 별도의 연마량 측정 장비로의 이동이 없으므로 웨이퍼의 파손을 막을 수 있다.In addition, since there is no movement from the CMP equipment to the separate polishing amount measuring equipment, wafer breakage can be prevented.
그리고 웨이퍼 각각의 연마량을 즉시 측정하여 연마 조건을 미세 조정할 수 있으므로 CMP 공정에 의한 연마 정도의 균일성을 확보할 수 있어 소자의 신뢰성을 향상시키는 효과가 있다.And since the polishing conditions can be finely adjusted by measuring the polishing amount of each wafer, it is possible to secure the uniformity of the polishing degree by the CMP process, thereby improving the reliability of the device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002470A KR100223870B1 (en) | 1997-01-28 | 1997-01-28 | Monitoring method of polishing in the semiconductor process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970002470A KR100223870B1 (en) | 1997-01-28 | 1997-01-28 | Monitoring method of polishing in the semiconductor process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980066760A KR19980066760A (en) | 1998-10-15 |
| KR100223870B1 true KR100223870B1 (en) | 1999-10-15 |
Family
ID=19495750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970002470A KR100223870B1 (en) | 1997-01-28 | 1997-01-28 | Monitoring method of polishing in the semiconductor process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223870B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287310B2 (en) | 2012-04-18 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for glass removal in CMOS image sensors |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100673185B1 (en) * | 2000-04-11 | 2007-01-22 | 주식회사 하이닉스반도체 | Method for Chemical Mechanical Polishing |
| KR100660340B1 (en) * | 2005-12-28 | 2006-12-22 | 동부일렉트로닉스 주식회사 | Method for planarization for semiconductor device |
-
1997
- 1997-01-28 KR KR1019970002470A patent/KR100223870B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9287310B2 (en) | 2012-04-18 | 2016-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for glass removal in CMOS image sensors |
| US9859322B2 (en) | 2012-04-18 | 2018-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for glass removal in CMOS image sensors |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980066760A (en) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5265378A (en) | Detecting the endpoint of chem-mech polishing and resulting semiconductor device | |
| US6663469B2 (en) | Polishing method and apparatus | |
| EP1116552B1 (en) | Polishing apparatus with thickness measuring means | |
| US5705435A (en) | Chemical-mechanical polishing (CMP) apparatus | |
| US5234868A (en) | Method for determining planarization endpoint during chemical-mechanical polishing | |
| US6426288B1 (en) | Method for removing an upper layer of material from a semiconductor wafer | |
| US5597442A (en) | Chemical/mechanical planarization (CMP) endpoint method using measurement of polishing pad temperature | |
| EP1011131B1 (en) | Methods for enhancing the metal removal rate during the chemical-mechanical polishing process of a semiconductor | |
| US6309277B1 (en) | System and method for achieving a desired semiconductor wafer surface profile via selective polishing pad conditioning | |
| JP3125005B1 (en) | Method of chemical mechanical polishing process | |
| US6214699B1 (en) | Method for forming an isolation structure in a substrate | |
| JP2004522310A (en) | Endpoint detection system for chemical mechanical polishing | |
| US20050118839A1 (en) | Chemical mechanical polish process control method using thermal imaging of polishing pad | |
| US5834375A (en) | Chemical-mechanical polishing planarization monitor | |
| KR100223870B1 (en) | Monitoring method of polishing in the semiconductor process | |
| US7294516B2 (en) | Test patterns and methods of controlling CMP process using the same | |
| US6114215A (en) | Generating non-planar topology on the surface of planar and near-planar substrates | |
| JP3907414B2 (en) | Polishing device | |
| KR100543928B1 (en) | Method and device for cleaning a semiconductor wafer | |
| US6297558B1 (en) | Slurry filling a recess formed during semiconductor fabrication | |
| JP2002334858A (en) | Apparatus for polishing semiconductor wafer | |
| JP3962121B2 (en) | Chemical / mechanical polishing apparatus and method | |
| JPH08255775A (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JP2000058611A (en) | Method for evaluating semiconductor device | |
| US7205236B2 (en) | Semiconductor substrate polishing methods and equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070622 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |