KR100673185B1 - Method for Chemical Mechanical Polishing - Google Patents

Method for Chemical Mechanical Polishing Download PDF

Info

Publication number
KR100673185B1
KR100673185B1 KR1020000019008A KR20000019008A KR100673185B1 KR 100673185 B1 KR100673185 B1 KR 100673185B1 KR 1020000019008 A KR1020000019008 A KR 1020000019008A KR 20000019008 A KR20000019008 A KR 20000019008A KR 100673185 B1 KR100673185 B1 KR 100673185B1
Authority
KR
South Korea
Prior art keywords
insulating layer
metal layer
chemical mechanical
poly plug
mechanical polishing
Prior art date
Application number
KR1020000019008A
Other languages
Korean (ko)
Other versions
KR20010095705A (en
Inventor
조영아
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000019008A priority Critical patent/KR100673185B1/en
Publication of KR20010095705A publication Critical patent/KR20010095705A/en
Application granted granted Critical
Publication of KR100673185B1 publication Critical patent/KR100673185B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • B24B37/013Devices or means for detecting lapping completion

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 공정에 관한 것으로 특히, 공정의 신뢰성을 높일 수 있는 화학적 기계적 연마 방법에 관한 것으로 반도체 기판 상에 형성된 제1 절연층 내부에 소정의 간격으로 폴리 플러그를 형성하는 단계, 상기 제1 절연층 상부에 형성되며 상기 폴리 플러그를 노출하도록 제2 절연층을 형성하는 단계, 상기 노출된 폴리 플러그를 매립하도록 상기 폴리 플러그 및 상기 제2 절연층 상부에 금속층을 형성하는 단계, 상기 폴리 플러그 상부에 형성된 상기 금속층 표면과 상기 제2 절연층 상부에 형성된 상기 금속층 표면에 전류를 인가하는 단계, 상기 폴리 플러그 상부에 형성된 상기 금속층 표면과 상기 제2 절연층 상부에 형성된 상기 금속층 표면 사이의 전압을 측정하는 단계, 및 상기 측정된 전류값과 전압값을 이용하여 상기 금속층의 비저항값을 구하여 앤드포인트를 측정하는 단계를 포함한다.The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a chemical mechanical polishing method capable of increasing the reliability of the process, forming a poly plug at a predetermined interval inside a first insulating layer formed on a semiconductor substrate. Forming a second insulating layer on the first insulating layer and exposing the poly plug; forming a metal layer on the poly plug and the second insulating layer to fill the exposed poly plug; Applying a current to the metal layer surface formed on the plug and the metal layer surface formed on the second insulating layer, the voltage between the metal layer surface formed on the poly plug and the metal layer surface formed on the second insulating layer Measuring a ratio of the metal layer using the measured current value and the voltage value Obtaining the resistance value and measuring the end point.

CMP(Chemical Mechanical Polishing)Chemical Mechanical Polishing (CMP)

Description

화학적 기계적 연마 방법{Method for Chemical Mechanical Polishing}Chemical mechanical polishing method

도 1은 연마 시간에 따른 플래튼의 온도1 is the temperature of the platen according to the polishing time

도 2a 내지 도 2c는 본 발명의 실시예에 따른 웨이퍼의 연마 공정 단면도2A to 2C are cross-sectional views of a polishing process of a wafer according to an embodiment of the present invention.

도 3은 물질에 따른 비저항값을 나타낸 표3 is a table showing the specific resistance value according to the material

도면의 주요 부분에 대한 부호설명Explanation of Signs of Major Parts of Drawings

201 : 제 1 절연층 202 : 폴리 플러그201: first insulating layer 202: poly plug

203 : 제 2 절연층 204 : 금속층203: second insulating layer 204: metal layer

204a : 금속 라인204a: metal line

본 발명은 반도체 소자의 제조 공정에 관한 것으로 특히, 공정의 신뢰성을 높일 수 있는 화학적 기계적 연마 방법에 대한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly to a chemical mechanical polishing method capable of increasing the reliability of the process.

일반적으로 반도체 소자가 고집적화됨에 따라 단위 면적당 많은 칩의 생산을 위한 배선의 다층화가 시도되었고 노광 광원의 초점심도 한계로 인하여 웨이퍼의 전면에 걸친 광역 평탄화가 필수적인 공정으로 인식되고 있다.In general, as semiconductor devices have been highly integrated, multilayered wiring has been attempted for the production of a large number of chips per unit area, and wide area planarization over the entire surface of the wafer is recognized as an essential process due to the limited depth of focus of the exposure light source.

이와 같은 목적을 달성하기 위해서 등장한 기술이 CMP(Chemical Mechanical Polishing), 즉 화학적 기계적 연마 기술이다.A technique that has emerged to achieve this purpose is chemical mechanical polishing (CMP), that is, chemical mechanical polishing technology.

CMP는 기계적인 작용과 화학적인 작용이 동시에 작용하여 서로 상호작용을 일으키는 연마 공정으로서 기계적 작용을 하는 패드와 화학적 작용을 하는 슬러리(Slurry)에 의해 웨이퍼(Wafer)가 연마된다.CMP is a polishing process in which a mechanical action and a chemical action simultaneously interact with each other, and the wafer is polished by a slurry that chemically reacts with a pad that acts mechanically.

이하, 첨부된 도면을 참조하여 종래의 화학적 기계적 연마 방법을 설명하면 다음과 같다.Hereinafter, a conventional chemical mechanical polishing method will be described with reference to the accompanying drawings.

종래 제 1 방법의 화학적 기계적 연마 방법은 플래튼(Platen)의 온도를 모니터링(Monitoring)하여 공정의 앤드 포인트를 측정하는 방법이다.The conventional chemical mechanical polishing method of the first method is a method of measuring the end point of a process by monitoring the temperature of a platen.

도 1에 도시된 바와 같이 플래튼의 온도는 연마되고 있는 물질에 따라서 그 값이 달라지므로 플래튼의 온도 변이율(Variation rate)이 제로인 시점 즉, 하부 절연층의 노출로 플래튼의 온도가 최고에 이르는 시점이 화학적 기계적 연마의 앤드 포인트가 되고 이 시점에서 CMP 공정을 완료한다.As shown in FIG. 1, the temperature of the platen varies depending on the material being polished. Therefore, when the temperature variation rate of the platen is zero, that is, the platen temperature is highest due to exposure of the lower insulating layer. The point at which is the end point of chemical mechanical polishing is completed at this point.

종래 제 2 방법의 화학적 기계적 연마 방법은 연마 공정이 진행되는 동안에 음파 센서나 광 센서를 이용하여 앤드 포인트를 측정하는 것으로 음파나 광을 웨이퍼에 조사하여 특정 층을 통과하고 그 하부의 다른층과 만나는 계면에서 반사되어 나오는 음파 혹은 광의 값의 변화를 이용하여 화학적 기계적 연마의 앤드 포인트를 결정하고 이 시점에서 CMP 공정을 완료한다.The conventional chemical mechanical polishing method of the second method is to measure an end point by using a sound wave sensor or an optical sensor during a polishing process, in which sound waves or light are irradiated onto a wafer to pass through a specific layer and meet another layer below it. The end point of chemical mechanical polishing is determined using the change in the value of sound waves or light reflected from the interface, and the CMP process is completed at this point.

종래 제 3 방법의 화학적 기계적 연마 방법은 CMP 공정으로 하부의 성질이 다른 반도체 층의 노출로 인하여 연마되는 웨이퍼의 표면과 연마 패드간의 부하의 변화로 인하여 유도되는 전류값이 변화되는 시점이 연마 공정의 앤드 포인트가 되 고 이 시점에서 CMP 공정을 완료한다.The conventional chemical mechanical polishing method of the third method is a CMP process, and the time point at which the current value induced due to the change of the load between the surface of the wafer being polished and the polishing pad due to the exposure of the semiconductor layer having different properties of the lower part is changed. It becomes the end point and completes the CMP process at this point.

그러나, 상기와 같은 화학적 기계적 연마 방법의 적용에 있어서 현실적인 여러 가지 문제점으로 인하여 실제로는 육안을 통하여 앤드 포인트를 측정하여 CMP 공정을 실시하고 있다.However, due to various practical problems in the application of the chemical mechanical polishing method, the CMP process is actually performed by measuring the end point through the naked eye.

상기와 같은 종래의 화학적 기계적 연마 방법은 다음과 같은 문제점이 있다.The conventional chemical mechanical polishing method has the following problems.

첫째, 연마 공정시 각 반도체 층에 상응하는 절대적인 플래튼의 온도가 존재하지 않고 웨이퍼의 밀도 및 적층 구조, 두께 등의 여러 요인들이 변화함에 따라 플래튼의 최고 온도가 달라지므로 앤드 포인트를 정확히 측정 할 수 없다.First, in the polishing process, the maximum platen temperature is changed as there is no absolute platen temperature corresponding to each semiconductor layer and various factors such as wafer density, lamination structure, and thickness change, so that the end point can be accurately measured. Can't.

둘째, 웨이퍼의 표면에 버블(Bubble)이 발생하였을 경우 웨이퍼에 조사된 음파 혹은 광이 산란하므로 앤드 포인트를 정확히 측정 할 수 없다.Second, when a bubble is generated on the surface of the wafer, the end point cannot be accurately measured because sound waves or light irradiated onto the wafer are scattered.

셋째, 선택비가 높지 않은 상이한 두 반도체층을 연마할 경우 연마 패드의 부하의 변화가 거의 없고 따라서 유도되는 전류의 변화가 거의 없으므로 앤드 포인트를 정확히 측정 할 수 없다.Third, when polishing two different semiconductor layers that do not have high selectivity, the end point cannot be accurately measured because there is little change in the load of the polishing pad and thus little change in the induced current.

넷째, 육안으로 관찰할 경우 정확성이 떨어지며 관찰할 때마다 웨이퍼를 언로딩해야 하므로 시간이 많이 소요된다.Fourth, when the observation with the naked eye is less accurate, it takes a lot of time because the wafer must be unloaded each time.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 공정의 신뢰성을 높힐 수 있는 화학적 기계적 연마 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems is to provide a chemical mechanical polishing method that can increase the reliability of the process.

상기와 같은 목적을 달성하기 위한 본 발명의 화학적 기계적 연마 방법은, 반도체 기판 상에 형성된 제1 절연층 내부에 소정의 간격으로 폴리 플러그를 형성하는 단계, 상기 제1 절연층 상부에 형성되며 상기 폴리 플러그를 노출하도록 제2 절연층을 형성하는 단계, 상기 노출된 폴리 플러그를 매립하도록 상기 폴리 플러그 및 상기 제2 절연층 상부에 금속층을 형성하는 단계, 상기 폴리 플러그 상부에 형성된 상기 금속층 표면과 상기 제2 절연층 상부에 형성된 상기 금속층 표면에 전류를 인가하는 단계, 상기 폴리 플러그 상부에 형성된 상기 금속층 표면과 상기 제2 절연층 상부에 형성된 상기 금속층 표면 사이의 전압을 측정하는 단계, 및 상기 측정된 전류값과 전압값을 이용하여 상기 금속층의 비저항값을 구하여 앤드포인트를 측정하는 단계를 포함한다.In the chemical mechanical polishing method of the present invention for achieving the above object, forming a poly plug at a predetermined interval inside the first insulating layer formed on the semiconductor substrate, is formed on the first insulating layer and the poly Forming a second insulating layer to expose the plug, forming a metal layer on the poly plug and the second insulating layer to fill the exposed poly plug, and forming the metal layer surface and the first layer formed on the poly plug. 2 applying a current to the surface of the metal layer formed on the insulating layer, measuring a voltage between the surface of the metal layer formed on the poly plug and the surface of the metal layer formed on the second insulating layer, and the measured current Determining an end point by obtaining a specific resistance value of the metal layer using a value and a voltage value. The.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 화학적 기계적 연마 방법을 설명하면 다음과 같다.Hereinafter, a chemical mechanical polishing method according to an embodiment of the present invention with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명의 실시예에 따른 연마 공정 단면도이고, 도 3은 20 ∼25℃에서의 물질에 따른 비저항값을 나타낸 표이다.2A to 2C are cross-sectional views of a polishing process according to an exemplary embodiment of the present invention, and FIG. 3 is a table showing specific resistance values according to materials at 20 to 25 ° C.

그리고, 본 발명의 화학적 기계적 연마는 2∼6psi의 연마 압력, 30∼120rpm의 플래튼(Platen) 속도, 30∼120rpm의 캐리어(Carrier) 속도, 100∼200㎖/min의 현탁액(Slurry) 유속의 분위기에서 진행된다.In addition, the chemical mechanical polishing of the present invention has a polishing pressure of 2 to 6 psi, a platen speed of 30 to 120 rpm, a carrier speed of 30 to 120 rpm, and a suspension flow rate of 100 to 200 ml / min. Proceeds in the atmosphere.

도 2a에 도시된 바와 같이, 제 1 절연층(201)을 관통하여 소정의 간격으로 이격되어 형성된 복수개의 트랜치, 상기 트랜치를 매립하여 소정의 간격으로 형성된 폴리 플러그(202), 상기 제 1 절연층(201)상에만 형성된 복수개의 제 2 절연층(203), 상기 폴리 플러그(202)와 전기적으로 연결되도록 상기 폴리 플러그(202)를 포함한 상기 제 2 절연층(203)상에 형성된 금속층(204)으로 구성된다.As shown in FIG. 2A, a plurality of trenches are formed through the first insulating layer 201 and spaced apart at predetermined intervals, a poly plug 202 formed at a predetermined interval by filling the trenches, and the first insulating layer. A plurality of second insulating layers 203 formed only on the 201, and the metal layer 204 formed on the second insulating layer 203 including the poly plugs 202 to be electrically connected to the poly plugs 202. It consists of.

상기와 같이 구성된 금속층(204)에 화학적 기계적 연마 공정을 실시하여 상기 폴리 플러그(202)와 전기적으로 연결되는 금속 라인(204a)을 형성할 때 본 발명에 의한 CMP 공정의 앤드 포인트를 검출하는 방법은 도 2a에서와 같이, 상기 폴리 플러그(202) 상부에 형성된 상기 금속층(204) 표면(a)과 상기 제2 절연층(203) 상부에 형성된 상기 금속층(204) 표면(b) 두 지점간에 전류를 인가하고 상기 폴리 플러그(202) 상부에 형성된 상기 금속층(204) 표면(c)과 상기 제2 절연층(203) 상부에 형성된 상기 금속층(204) 표면(d) 두 지점에서 상기 a, b 사이에 인가된 전류에 의한 전압을 측정한다.
그리고, 상기 금속층(204)의 a와 b사이에 인가한 전류(I)에 대한 c와 d사이에서 측정된 전압값(V)의 비를 산술적으로 계산하여 비저항값(Rs)을 구할 수 있으며 이 관계를 수식으로 표현하면 다음과 같다.
The method for detecting the end point of the CMP process according to the present invention when forming a metal line 204a electrically connected to the poly plug 202 by performing a chemical mechanical polishing process on the metal layer 204 configured as described above As shown in FIG. 2A, a current is applied between two points of the surface (a) of the metal layer 204 formed on the poly plug 202 and the surface (b) of the metal layer 204 formed on the second insulating layer 203. Between the a and b at two points applied to the surface of the metal layer 204 formed on the poly plug 202 and the surface d of the metal layer 204 formed on the second insulating layer 203. Measure the voltage by the applied current.
In addition, the resistivity value Rs may be obtained by arithmetically calculating a ratio of the voltage value V measured between c and d with respect to the current I applied between a and b of the metal layer 204. The relation is expressed as an expression as follows.

삭제delete

Rs = k × (V/I)Rs = k × (V / I)

여기에서 Rs는 비저항값이고, k는 연관 상수이고, V는 c와 d 사이에서 측정된 전압값이며 I는 a와 b 사이에 인가한 전류값이다.Where Rs is the resistivity, k is the associated constant, V is the voltage measured between c and d, and I is the current applied between a and b.

상기 금속층(204)을 화학적 기계적 연마법을 이용하여 연마하는 동안에 실시간으로 상기 a와 b사이에 인가한 전류값에 대하여 상기 c와 d사이에서 전압값을 측정하면 도 2a와 도 2b에서와 같이 표면에 상기 금속층(204)만이 노출되어 있는 경우에는 상기 인가한 전류(I)는 상기 표면상의 금속층(204)으로 흐르게 되고 따라서 c와 d사이에서 전압(V) 측정 가능하므로 비저항값(Rs)을 구할 수 있다.When the metal layer 204 is polished by using a chemical mechanical polishing method, a voltage value is measured between c and d with respect to a current value applied between a and b in real time, as shown in FIGS. 2A and 2B. In the case where only the metal layer 204 is exposed, the applied current I flows to the metal layer 204 on the surface, so that the voltage V can be measured between c and d, so that a specific resistance value Rs can be obtained. Can be.

그러나 CMP 공정을 계속 진행하여 상기 도 2c에 도시된 바와 같이, 상기 제 2 절연층(203)의 표면이 노출되고 상기 노출된 복수개의 제 2 절연층(203)사이에 연마되어진 상기 금속층(204)이 잔류하여 금속 라인(204a)을 형성하게 되면 a와 b사이에 인가한 전류(I)는 상기 금속층(204) 표면의 상기 제 2 절연층(203)으로 인하여 절연되어지므로 상기 c와 d사이에서 측정되는 전압은 제로(Zero)가 되어 비저항값은 무한대 값을 갖게된다.However, as the CMP process continues, as shown in FIG. 2C, the surface of the second insulating layer 203 is exposed and the metal layer 204 polished between the exposed second insulating layers 203. When the residual metal is formed to form the metal line 204a, the current I applied between a and b is insulated by the second insulating layer 203 on the surface of the metal layer 204. The measured voltage becomes zero, and the specific resistance value is infinite.

이후, 상기와 같이 비저항값(Rs)이 측정되지 않는 시점(무한대가 되는 시점)에서 CMP 공정을 완료한다.Subsequently, the CMP process is completed at the time point when the specific resistance value Rs is not measured as described above.

또한, 상기 공정을 완료한 후 상기 제 2 절연층(203)사이에 잔류하는 금속 라인(204a)상에서 측정한 비저항값은 잔존하는 금속 라인(204a)의 높이에 반비례하는 값이므로 별도의 작업 없이도 공정 완료 후 잔류하는 금속 라인(204a)의 두께를 알 수 있다.In addition, since the specific resistance measured on the metal line 204a remaining between the second insulating layer 203 after completing the process is a value inversely proportional to the height of the metal line 204a remaining, the process may be performed without any additional work. The thickness of the metal line 204a remaining after completion is known.

도 3은 20 ∼ 25℃에서 물질에 따른 비저항값을 나타낸 표이다.3 is a table showing specific resistance values according to materials at 20 to 25 ° C.

상기 표에 나타난 바와 같이, 텅스텐(W), 티타늄(Ti), 알루미늄(Al), 구리(Cu)와 같은 도체는 매우 작은 비저항값을 갖고 실리콘 산화물(SiO2)과 같은 부도체는 큰 비저항값을 가지며 반도체인 실리콘(Si)의 경우 도체와 부도체의 중간 정도의 비저항값을 가짐을 알 수 있다.As shown in the table above, conductors such as tungsten (W), titanium (Ti), aluminum (Al), and copper (Cu) have very small resistivity values, and insulators such as silicon oxide (SiO2) have large resistivity values. It can be seen that silicon (Si), which is a semiconductor, has a specific resistance value between the conductor and the non-conductor.

따라서 부도체인 절연층은 매우 큰 비저항값을 가지므로 상기 c와 d 사이에서의 전압값은 매우 작은 값으로 거의 측정이 불가능함을 알 수 있다.Therefore, since the insulating layer which is a non-conductor has a very large resistivity value, it can be seen that the voltage value between c and d is very small and almost impossible to measure.

상기와 같은 본 발명의 화학적 기계적 연마 방법은 다음과 같은 효과가 있다.The chemical mechanical polishing method of the present invention as described above has the following effects.

첫째, 공정 상태를 확인하기 위하여 웨이퍼를 언로딩(Unloading)할 필요가 없으므로 공정 진행 시간이 단축시킬 수 있으며 오류를 줄일 수 있다. First, since the wafer does not need to be unloaded to check the process state, the process progress time can be shortened and errors can be reduced.                     

둘째, 공정의 진행 상태를 전기적인 신호를 이용하여 모니터링하므로써 감도(Sensitivity)를 향상시킬 수 있다.Second, Sensitivity can be improved by monitoring the progress of the process using electrical signals.

셋째, 공정이 완료되는 시간을 쉽고 정확하게 측정 할 수 있으므로 오버 폴리싱(Over Polishing)을 방지 할 수 있다.Third, over-polishing can be prevented because the time to complete the process can be measured easily and accurately.

넷째, 연마 공정 이후에 잔막을 모니터링하기 위한 별도의 작업이 없이도 잔류하는 메탈 라인의 높이를 알 수 있다.



Fourth, it is possible to know the height of the remaining metal line without any additional work for monitoring the residual film after the polishing process.



Claims (3)

반도체 기판 상에 형성된 제1 절연층 내부에 소정의 간격으로 폴리 플러그를 형성하는 단계;Forming poly plugs at predetermined intervals within the first insulating layer formed on the semiconductor substrate; 상기 제1 절연층 상부에 형성되며 상기 폴리 플러그를 노출하도록 제2 절연층을 형성하는 단계;Forming a second insulating layer formed on the first insulating layer and exposing the poly plug; 상기 노출된 폴리 플러그를 매립하도록 상기 폴리 플러그 및 상기 제2 절연층 상부에 금속층을 형성하는 단계;Forming a metal layer on the poly plug and the second insulating layer to fill the exposed poly plug; 상기 폴리 플러그 상부에 형성된 상기 금속층 표면과 상기 제2 절연층 상부에 형성된 상기 금속층 표면에 전류를 인가하는 단계;Applying a current to the surface of the metal layer formed on the poly plug and the surface of the metal layer formed on the second insulating layer; 상기 폴리 플러그 상부에 형성된 상기 금속층 표면과 상기 제2 절연층 상부에 형성된 상기 금속층 표면 사이의 전압을 측정하는 단계; 및 Measuring a voltage between the surface of the metal layer formed on the poly plug and the surface of the metal layer formed on the second insulating layer; And 상기 측정된 전류값과 전압값을 이용하여 상기 금속층의 비저항값을 구하여 앤드포인트를 측정하는 단계를 포함하는 것을 특징으로 하는 화학적 기계적 연마방법.And measuring an end point by obtaining a specific resistance value of the metal layer using the measured current value and the voltage value. 제 1항에 있어서, 상기 연마 공정은 2∼6psi의 압력, 30∼120rpm의 플래튼 속도, 30∼120rpm의 캐리어 속도, 100∼200㎖/min의 현탁액 유속 하에서 진행됨을 특징으로 하는 화학적 기계적 연마 방법.The method of claim 1, wherein the polishing process is performed under a pressure of 2 to 6 psi, a platen speed of 30 to 120 rpm, a carrier speed of 30 to 120 rpm, and a suspension flow rate of 100 to 200 ml / min. . 제 1항에 있어서, 상기 앤드 포인트는 상기 제 2 절연층의 상부 표면이 노출되어 상기 전압값의 측정이 불가능하여 비저항값이 제로인 지점인 것을 특징으로 하는 화학적 기계적 연마 방법.The chemical mechanical polishing method of claim 1, wherein the end point is a point where the upper surface of the second insulating layer is exposed so that the measurement of the voltage value is impossible and thus the specific resistance value is zero.
KR1020000019008A 2000-04-11 2000-04-11 Method for Chemical Mechanical Polishing KR100673185B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000019008A KR100673185B1 (en) 2000-04-11 2000-04-11 Method for Chemical Mechanical Polishing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000019008A KR100673185B1 (en) 2000-04-11 2000-04-11 Method for Chemical Mechanical Polishing

Publications (2)

Publication Number Publication Date
KR20010095705A KR20010095705A (en) 2001-11-07
KR100673185B1 true KR100673185B1 (en) 2007-01-22

Family

ID=19663537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000019008A KR100673185B1 (en) 2000-04-11 2000-04-11 Method for Chemical Mechanical Polishing

Country Status (1)

Country Link
KR (1) KR100673185B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022734A (en) * 1993-03-15 1994-10-21 사또 후미오 Polishing method and polishing device
JPH09139367A (en) * 1995-11-10 1997-05-27 Nippon Steel Corp Method and device for flattening semiconductor device
JPH10189505A (en) * 1996-12-25 1998-07-21 Toshiba Corp Polishing device and polishing method
KR19980066760A (en) * 1997-01-28 1998-10-15 문정환 Method for Measuring Mirror Polishing Amount of Semiconductor Device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940022734A (en) * 1993-03-15 1994-10-21 사또 후미오 Polishing method and polishing device
JPH09139367A (en) * 1995-11-10 1997-05-27 Nippon Steel Corp Method and device for flattening semiconductor device
JPH10189505A (en) * 1996-12-25 1998-07-21 Toshiba Corp Polishing device and polishing method
KR19980066760A (en) * 1997-01-28 1998-10-15 문정환 Method for Measuring Mirror Polishing Amount of Semiconductor Device

Also Published As

Publication number Publication date
KR20010095705A (en) 2001-11-07

Similar Documents

Publication Publication Date Title
US5647952A (en) Chemical/mechanical polish (CMP) endpoint method
JP3218001B2 (en) Apparatus and method for measuring in-line thickness of dielectric layer
US6620336B2 (en) Polishing pad, polishing apparatus and polishing method
US5597442A (en) Chemical/mechanical planarization (CMP) endpoint method using measurement of polishing pad temperature
CN1302533C (en) Ultra-low effective dielectric constant interconnection structure and mfg. method thereof
US6515493B1 (en) Method and apparatus for in-situ endpoint detection using electrical sensors
US7317203B2 (en) Method and monitor structure for detecting and locating IC wiring defects
US20090008794A1 (en) Thickness Indicators for Wafer Thinning
JPH0761610B2 (en) Polishing method and device
US8026730B2 (en) Process for measuring heat spreader tilt
US20220359456A1 (en) Semiconductor structure and methods for bonding tested wafers and testing pre-bonded wafers
US9349661B2 (en) Wafer thinning endpoint detection for TSV technology
US5834375A (en) Chemical-mechanical polishing planarization monitor
KR100673185B1 (en) Method for Chemical Mechanical Polishing
US20070111340A1 (en) Method for in-line testing of semiconductor wafers
US6736699B2 (en) Electrolytic polishing apparatus, electrolytic polishing method and wafer subject to polishing
KR100822916B1 (en) Semiconductor device
US6730603B2 (en) System and method of determining a polishing endpoint by monitoring signal intensity
US11280753B2 (en) Sensors for detecting substitution between chemicals and methods of manufacturing a semiconductor device using the sensor
CN108520871B (en) Embedded bonding pad in wafer level chip and manufacturing method thereof
KR100403351B1 (en) Method for forming etch monitoring box in dual damascene process
TW405204B (en) Method to control the etching process
CN114551406A (en) Semiconductor packaging structure
KR100584496B1 (en) Semiconductor device and method for fabricating the same
JP2013038271A (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee