KR100223716B1 - 멀티플 라인 그리드 어레이 패키지 및 그의 제조방법 - Google Patents

멀티플 라인 그리드 어레이 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR100223716B1
KR100223716B1 KR1019970015770A KR19970015770A KR100223716B1 KR 100223716 B1 KR100223716 B1 KR 100223716B1 KR 1019970015770 A KR1019970015770 A KR 1019970015770A KR 19970015770 A KR19970015770 A KR 19970015770A KR 100223716 B1 KR100223716 B1 KR 100223716B1
Authority
KR
South Korea
Prior art keywords
lead frame
grid array
package
input
multiple line
Prior art date
Application number
KR1019970015770A
Other languages
English (en)
Other versions
KR19980078280A (ko
Inventor
윤종광
최성룡
Original Assignee
윤종광
주식회사글로텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종광, 주식회사글로텍 filed Critical 윤종광
Priority to KR1019970015770A priority Critical patent/KR100223716B1/ko
Publication of KR19980078280A publication Critical patent/KR19980078280A/ko
Priority to US09/203,196 priority patent/US6384477B2/en
Application granted granted Critical
Publication of KR100223716B1 publication Critical patent/KR100223716B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Abstract

본 발명은 반도체 칩이 실장되고 그 반도체 칩에 전기적 신호를 공급하기 위한 입출력 노드가 노출된 패키지 몸체 및 패키지 몸체의 입출력 노드를 외부 전원과 전기적으로 접속시키는 리드 프레임을 구비한 멀티플 라인 그리드 어레이 패키지 및 그의 제조방법에 관한 것이다.
본 발명은, 반도체 칩이 실장되고 반도체 칩에 전기적 신호를 공급하기 위한 입출력 노드가 노출된 패키지 몸체 및 상기 패키지 몸체의 입출력 노드를 외부 전원과 전기적으로 접속시키는 리드 프레임을 구비한 멀티플 라인 그리드 어레이 패키지에 있어서, 상기 리드 프레임의 외주면에는 소정 간격을 두고 다수개의 분할홈이 축방향과 평행하게 형성되고, 상기 분할홈 사이의 외주면 각각에는 전도막이 형성되어, 상기 각 전도막과 단위 입출력 노드가 일대일로 대응되도록 부착되는 것을 특징으로 한다.

Description

멀티플 라인 그리드 어레이 패키지 및 그의 제조방법
본 발명은 멀티플 라인 그리드 어레이 패키지(multiple line grid array package) 및 그의 제조방법에 관한 것으로, 보다 구체적으로는, 반도체 침(chip)이 실장되고 그 반도체 칩에 전기적 신호를 공급하기 위한 입출력 노드가 노출된 패키지 몸체 및 패키지 몸체의 입출력 노드를 외부 전원과 전기적으로 접속시키는 리드 프레임을 구비한 멀티플 라인 그리드 반도체 패키지 및 그의 제조방법에 관한 것이다.
일반적으로, 세라믹 핀 그리드 어레이 패키지(grid array package : 이하 PGA)는 소정 공정에 의하여 형성된 다층 세라믹 구조물과, 이 다층 세라믹 패키지 구조물상에 부착된 원기둥 형상의 금속 재질 리드 프레임을 포함한다.
이러한 구성을 갖는 종래의 세라믹 패키지의 일 예가 도 1A 내지 도 1C에 도시되어 있다.
먼저, 도 1A를 참조하여, 적층되어진 다층 예를들어, 4층의 세라믹층(1a, 1b, 1c, 1d)이 제공된다. 이때, 하부의 제 1 세라믹층(1a)은 더미 층이고, 제 2 세라믹층(1b)은 중앙에 반도체 칩(2)이 놓여지며, 칩 외부에는 반도체 칩(2)내의 각 부분에 전기적 신호를 전달하기 위한 제 1 전극 라인(4a)이 프린팅되어 있다. 제 3 세라믹층(1c)은 중앙에 반도체 칩을 수용할 수 있는 크기의 제 1 캐비티(도시되지 않음)가 구비되며, 이 제 1 캐비티 외부에는 제 2 전극 라인(4b)이 프린팅되어 있다. 제 4 세라믹층(1d)도 제 3 세라믹층(1c)과 마찬가지로 중앙에 칩을 수용할 수 있는 크기의 제 2 캐비티(3)가 구비되며, 그것의 외부에는 다수의 입출력 노드(6)가 배열되어 있다. 아울러, 제 2, 제 3, 제 4 세라믹층(1b,1c,1d)의 내부에는 입출력 노드(6)와 해당하는 제 1 및 제 2 전극 라인(4a,4b)을 전기적으로 연결시키기 위하여, 소정 크기의 비아 홀(via hole : 도시되지 않음)이 구비되며, 이 비아 홀내에는 전도성 페이스트가 충진된다. 본 도면에서는 충진된 전도성 페이스트의 상부 부분(5)만이 도시되어져 있다. 따라서, 입출력 노드(6)에 외부 전기 신호가 가하여졌을때, 제 2 및 제 1 전극 라인(4a,4b)을 통하여 반도체 칩(2)내의 단자들에 전달된다. 이러한 세라믹층들(1a, 1b, 1c, 1d)은 열압착되어, 패키지 몸체(1)가 형성된다.
그리고 이 패키지 몸체(1)상의 입출력 노드(6)에는 외부 전기 신호를 전달하기 위한 리드 프레임(7)이 본딩된다. 종래의 리드 프레임(7)은 금속 재질로서, 원기둥 형상을 갖는 핀 구조를 갖는다. 여기서, 리드 프레임(7)은 입출력 노드(6)와 일대일로 접속된다.
도 1b는 리드 프레임(7)이 부착된 패키지 몸체(1)를 확대 도시한 것으로, 핀 구조의 리드 프레임(7)은 입출력 노드(6)에 브레이즈(braze : 7a)에 의하여 본딩된다.
도 1b는 도 1b를 C-C'선으로 절단하여 나타낸 단면으로, 도면에서와 같이, 패키지 구조물(1)은, 내부에 비아홀이 형성되고, 이 홀내에 전도성 페이스트(T)가 충진되며, 상부에는 전극(4a,4b)이 프린팅된 각각의 세라믹층이 열압착되어 형성된다. 이때, 최상부의 세라믹층상에는 라인 형태의 전극을 형성하지 않고, 하부의 전극(4b)과 콘택되는 부분만이 남도록 하여, 입출력 노드(6)를 형성한다. 입출력 노드(6)에는 핀 구조의 리드 프레임(7)이 브레이즈(7a)에 의하여 본딩된다.
그러나, 상기와 같은 종래의 핀 그리드 어레이 패키지는 다음과 같은 문제점이 존재한다.
먼저, 핀 형상의 리드 프레임(7)은 세라믹 패키지 상부에서 입출력 노드(6)와 일대일 대응하도록 접속되므로, 노드의 개수 만큼의 리드 프레임이 요구된다. 따라서, 칩이 고집적화되어 감에 따라, 노드의 수가 증가되고, 이와 더불어 리드 프레임의 수 또한 증가된다.
여기서, 리드 프레임 개수의 증가는 세라믹 패키지의 제조 원가를 증가시키는 원인이 되며, 리드 프레임 수의 증가로 인하여 패키지의 사이즈가 증대되는 문제점이 발생된다.
따라서, 본 발명의 목적은 리드 프레임의 수를 감소시키어, 제조 비용 및 패키지 사이즈를 감축 시킬 수 있는 멀티플 라인 그리드 어레이 패키지를 제공하는 것이다.
또한, 본 발명의 다른 목적은, 멀티플 라인 그리드 어레이 패키지의 제조방법을 제공하는 것이다.
제 1a도는 종래의 핀 그리도어레이 패키지를 개략적으로 나타낸 분해 사시도.
제 1b도는 도 1a도의 핀 그리드 어레이 패키지의 일부분을 나타낸 사시도.
제 1c도는 도 1b도의 C-C'선으로 절단하여 나타낸 단면도
제 2는 본 발명에 따른 멀티플 라인 그리드 어레이 패키지를 개략적으로 나타낸 사시도.
제 3a 및 도 제3b도는 제 2도의 멀티플 라인 그리드 어레이 패키지의 리드 프레임을 확대하여 나타낸 도면.
제 4도는 도 2의 Ⅳ-Ⅳ' 선을 따라 절단하여 나타낸 단면도
제 5a도 내지 도 5c도는 본 발명에 따른 리드 프레임의 제조방법을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
9 : 원기둥 10 : 전도막
11 : 리드 프레임 20a, 20b, 20c, 20d : 세라믹층
20 : 패키지 몸체 21 : 캐비티
22 : 입출력 노드
상기한 본 발명의 목적을 달성하기 위한 것으로, 본 발명은, 반도체 칩이 실장되고 반도체 칩에 전기적 신호를 공급하기 위한 입출력 노드가 노출된 패키지 몸체 및 상기 패키지 몸체의 입출력 노드를 외부 전원과 전기적으로 접속시키는 리드 프레임을 구비한 멀티플 라인 그리드 어레이 패키지에 있어서, 상기 리드 프레임의 외주면에는 소정 간격을 두고 다수개의 분할홈이 축방향과 평행하게 형성되고, 상기 분할홈 사이의 외주면 각각에는 전도막이 형성되어, 상기 각 전도막과 단위 입출력 노드가 일대일로 대응되도록 부착되는 것을 특징으로 한다.
여기서, 리드 프레임은 그의 내부는 비전도성 물질로 되고, 원기둥, 타원 기둥, 직육면체 등의 다양한 형태로 될 수 있다. 또한, 상기 리드 프레임의 높이는 리드의 가로 및 세로의 길이보다 길거나 또는 짧게 형성될 수 있다.
또한, 본 발명에 따른 반도체 패키지의 제조방법은, 반도체 칩에 전기적 신호를 공급하기 위한 입출력 노드가 상단에 노출된 패키지 몸체를 형성하는 단계 ; 상기 패키지 몸체의 입추력 노드를 외부 전원과 전기적으로 접속시키는 리드 프레임을 형성하는 단계를 포함하며, 상기 리드 프레임을 형성하는 단계는, 비전도성 물질의 기둥을 형성하는 단계와, 상기 기둥의 외주면에 전도막을 형성하는 단계와, 상기 기둥의 외주에 축방향과 평행하게 수 개의 분할홈을 형성하는 단계를 포함한다.
본 발명에 의하면, 하나의 리드 프레임에 다수개의 입출력 노드가 접속되는 멀티플 라인 그리드 어레이 패키지를 형성함으로써, 패키지의 리드 프레임의 수가 대폭 감소된다. 따라서, 리드 프레임을 제조하는 비용이 절감되고, 리드 프레임 수가 감소됨에 따라 패키지 사이즈를 감소시킬 수 있는 장점이 있다.
[실시예]
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2는 본 발명에 따른 멀티플 라인 그리드 어레이 패키지를 개략적으로 나타낸 사시도이고, 도 3A 및 도 3B는 도 2의 멀티플 라인 그리드 어레이 패키지에 이용되는 리드 프레임을 확대하여 나타낸 도면이다. 또한, 도 4는 도 2의 Ⅳ-Ⅳ' 선을 따라 절단하여 나타낸 단면도이고, 도 5A 내지 도 5C는 본 발명에 따른 리드 프레이의 제조방법을 설명하기 위한 도면이다. 여기서, 도면 부호 9는 비전도성 기둥이고, 10은 기둥(9)의 외주면에 형성되는 전도막이며, 11은 전도막(10)이 외주면에 형성된 기둥(9)이 가공되어 형성되는 리드 프레임이다. 또한, 도면 부호 20a, 20b, 20c, 20d는 세라믹층이고, 20은 세라믹층(20a, 20b, 20c, 20d)이 적층ㆍ합착된 패키지 몸체이다. 도면 부호 21은 세라믹 패키지내에 반도체 칩이 놓여지는 캐비티이며, 22는 세라믹 패키지(20) 상부의 입출력 노드이다.
본 발명에서는 리드 프레임 수를 감소시킴과 아울러, 패키지의 사이즈를 감소시키기 위하여, 하나의 리드 프레임에 다수개의 입출력 노드가 접속될 수 있는 반도체 패키지를 멀티플 라인 그리드 어레이 패키지라 칭한다.
도 2를 참조하여, 본 발명의 멀티플 라인 그리드 어레이 패키지 구조에 대하여 설명하도록 한다.
도면을 참조하여, 멀티플 라인 그리드 어레이 패키지의 몸체(20)는 종래와 같이, 표면에 전극 라인(도시되지 않음) 또는 입출력 노드(22)가 형성된 수개 예를 들어, 4개의 세라믹층(20a, 20b, 20c, 20d)이 상하로 적층된 구조를 갖는다. 여기서, 입출력 노드(22)는 최상부의 세라믹층(20d)상에 노출되어 있고, 이 입출력 노드(22)는 하부의 해당하는 제 1 및 제 2 전극 라인(도시되지 않음)과 종래의 비아 콘택 방식으로, 전기적 연결된다. 이때, 패키지 몸체(20)는 세라믹층 이외에 플라스틱 재질로 된 구조물이 이용될 수 있다.
이 패키지 몸체(20)의 중앙에는 반도체 칩(도시되지 않음)이 놓여질 수 있는 캐비티(21)가 구비된다.
입출력 노드(22)에는 본 발명에 따른 리드 프레임(11)이 부착되어, 외부 전원(도시되지 않음)으로 부터 전기적 신호를 공급받는다. 여기서, 리드 프레임(11)은 입출력 노드(22)에 브레이즈 보다 제조 단가가 저렴한 솔더링(soldering)에 의하여 부착된다. 이때, 본 발명의 리드 프레임(11)은 하나의 리드 프레임(11)에 다수개 예를 들어, 4개의 입출력 노드(22)와 접속된다.
여기서 , 본 발명에 따른 리드 프레임(11)의 구조를 도 3을 참조하여, 자세히 설명하도록 한다.
도 3a를 참조하여, 본 발명에 따른 멀티플 라인 그리드 어레이 패키지에 이용되는 리드 프레임(11)은, 기둥의 형상을 갖고, 기둥의 외주면에는 다수개의 분할홈(H)이 설치되어 있으며, 이 홈(H)은 축방향과 평행하게 형성된다. 이때, 홈(H)과 인접하는 홈(H)사이의 외주면에는 전기적 신호를 용이하게 전달할 수 있는 전도막(10a)이 형성되어 있다. 여기서, 리드 프레임(11)의 내부에는 비전도체, 바람직하게는, 세라믹, 플라스틱 물질, 또는 세라믹과 플라스틱이 혼합된 물질로 이루어지며, 본 발명의 실시예에서는 예를들어, 4개의 분할홈이 90도 간격으로 형성된다.
또한, 리드(10)는 어스펙트 비(aspect ratio) 즉, 직경(nx, ny)에 대한 높이(nz)의 비 조절이 가능하다. 즉, 본 발명의 멀티플 라인 그리드 어레이 패키지는, 도 3a에도시된 바와 같이, 반경(nz, ny)보다 높이(nz)가 상대적으로 크게 하여, 로드 타입(rod type) 리드 프레임을 이용할 수 있으며, 도 3b에 도시된 바와 같이, 직경(nx,ny)보다 높이(nz)가 상대적으로 짧은 디스크 타입(disk type) 리드 프레임을 이용할 수 있다.
이와같은 구성으로 된 본 발명의 리드 프레임(10)은 그것의 내부가 비전도체로 되어 있고, 외주면은 홈(H)을 사이에 두고 전도막(10a)이 피복됨에 따라, 전도막(10a)이 피복된 외주면 부분은 단일 입출력 노드(22)와 접속되는 단위 리드가 된다. 따라서, 하나의 리드 프레임(11)은 분할홈(H)의 형성 개수에 따라 여러 개의 단위 리드를 가지므로, 다수개의 노드와 접속이 가능해진다.
본 발명에서는 원기둥 형상의리드 프레임(11)에 4개의 분할홈(H)이 형성되므로서, 하나의 리드 프레임(11)에 4개의 입출력 노드가 접속된다. 이로써, 리드 프레임의 개수를 4분의 1 감소시킴과 동시에, 패키지의 면적을 종래의 PGA 패키지의 면적보다 4분의 3 이산 감소시키게 된다.
도 4는 도 2의 Ⅳ-Ⅳ' 선을 절단하여 나타낸 단면도로서, 하나의 리드 프레임에 다수개의 입출력 노드가 부착된 멀티플 라인 그리드 어레이 패키지의 단면이 도시된다. 도면에서와 같이, 내부에 비아홀(도시되지 않음)이 형성되고, 이 홀내에 전도성 페이스트(T)가 충진되며, 상부에는 전극(20-1, 20-2)이 프린팅 된 각각의 세라믹층이 열압착된 패키지 몸체(20)가 제공된다. 이 패키지 몸체(20) 상부에는 전극(20-1, 20-2)들과 전기적으로 연결된 다수개의 입출력 노드(22)가 노출된다.
여기서, 하나의 리드 프레임(11)은 분할홈(H)의 개수만큼의 입출력 노드(22)와 접속된다. 즉, 본 실시예에서는, 기둥형태의 리드 프레임(11)에 4개의 분할홈(H)이 형성되어, 인접하는 네개의 입출력 노드(22)와 하나의 리드 프레임(11)이 본딩된다. 이때, 입출력 노드(22)는 도면에 도시된 바와 같이, 리드 프레임(11)의 외주면에 형성된 전도막(10a)과 접촉되도록 본딩되며, 입출력 노드(22)는 전도막(10a)과 솔더링(23)에 의하여 본딩된다. 본 도면에서는 도개의 노드(22)만이 노출되어 있지만, 분할홈의 개수와 동수의 입출력 노드(22)들이 하나의 리드 프레임(11)에 본딩된다.
이하, 도 5a 내지 도 5c를 참조하여, 본 발명에 따른 멀티플 라인 그리드 어레이 패키지에 부착되는 리드 프레임 제조 방법을 설명하기로 한다.
도 5a를 참조하여, 세라믹 , 플라스틱 또는 비전도성 물질을 이용하여, 소정형태의 기둥 예를들어, 원기둥(9)을 형성한다. 이때, 원기둥(9)의 높이 (nz)는 반경(nx, ny)의 길이보다 크거나, 또는 작게 형성항 수 있다.
그후, 도 5b에 도시된 바와 같이, 원기둥(9)의 외주면에 전도막(10)을 형성한다. 이때, 전도막은 예를들어, 무전해 도금방식 또는 도체 페이스트 코팅 방식등에 의하여 형성할 수 있다.
도 5c를 참조하여, 원기둥(9)의 외주면에 소정의 가공처리 예를들어, 다이아몬드 톱 절단방식, 레이져 절단방식, 초음파 절단방식등에 의하여, 축방향(nz)과 평행하게 수개의 분할홈(H)을 형성한다. 이로써, 다수의 입출력 노드와 접속하는 리드 프레임(11)이 형성된다. 본 실시예에서는 기둥의 외주면에 전도막을 형성하는 단계와, 기둥의 외주면에 축방향과 평행하게 수개의 분할홈을 형성하는 단계를 순서를 바꾸어 실시할 수도 있다.
상기와 같은 다수개의 분할홈(H)의 형성으로, 외주면에 형성된 전도막(10)은 비전도체인 원기둥 내부에 의하여 절연 분리된다. 여기서, 절연 분리된 전도막(10a)은 단일 노드와 접속하는 단위 리드가 되며, 다수개의 입출력 노드와 접속되는 리드 프레임이 형성된다.
본 발명은 상기한 실시예에 국한되는 것은 아니다.
본 발명에서는 멀티플 라인 그리드 어레이 패키지에 이용되는 리드 프레임으로서, 원기둥을 예를들어 설명하였지만, 그 밖에도 타원 기둥, 직육면체등 여러가지 형태의 기둥이 이용될 수 있다.
또한, 본 발명에서는 패키지 몸체를 종래 기술 부분에서 설명된 다층 세라믹 패키지를 이용하였지만, 그 밖에도 플라스틱 패키지등이 이용될 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 하나의리드 프레임에 다수개의입출력 노드가 접속되도록 함으로써, 패키지의 리드 프레임의 수가 대폭 감소 된다.
따라서 패키지를 제조하는 비용이 절감되고, 더불어, 패키지 사이즈를 감소시킬 수 있는 장점이 있다.
또한, 리드 프레임과, 입출력 노드를 연결시키는 수단으로 브레이즈보다 가격이 저렴한 솔더링을 사용함으로서, 제조 비용을 한층 더 절감할 수 있다.
또한, 단일 의 리드 프레임에 여러개의 입출력 노드가 본딩됨에 따라, 고집적화된 반도체 패키지에 이용가능하다.
기타, 본 발명은 그 요지를 일탈하지않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (11)

  1. 반도체 칩이 실장되고 반도체 칩에 전기적 신호를 공급하기 위한 입출력 노드가 노출된 패키지 몸체 및 상기 패키지 몸체의 입출력 노드를 외부 전원과 전기적으로 접속시키는 리드 프레임을 구비한 멀티플 라인 그리드 어레이 패키지에 있어서,
    상기 리드 프레임의 외주면에는 소정 간격을 두고 다수개의 분할홈이 축방향과 평행하게 형성되고,
    상기 분할홈 상이의 외주면 각각에는 전도막이 형성되어,
    상기 각 전도막과 단위 입출력 노드가 일대일로 대응되도록 부착되는 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  2. 제 1항에 있어서, 상기 리드 프레임의 내부에는 비전도성 물질로 된 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  3. 제 2항에 있어서, 상기 비전도성 물질은 세라믹 물질, 플라스틱 물질 또는 세라믹과 플라스틱의 혼합물질인 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  4. 제 1항에 있어서, 상기 리드 프레임 원기둥 형상, 타원 형상, 또는 직육면체 형상인 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  5. 제 4항에 있어서, 상기 리드 프레임의 높이는 리드의 가로 및 세로의 길이 보다 긴 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  6. 제 4항에 있어서, 상기 리드 프레임의 높이는 리드의 가로 및 세로의 길이 보다 짧은 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  7. 제 1항에 있어서, 상기 패키지 몸체는 수개의 세라믹층이 적층되어 있고, 상기 세라믹층의 표면에 전도 배선이 형성되어 있으며, 상기 상하의 전도 배선은 전기적으로 연결되어 있는 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  8. 제 1항에 있어서, 상기 리드 프레임의 전도막과, 입출력 노드는 솔더링에 의하여 본딩된 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지.
  9. 반도체 칩에 전기적 신호를 공급하기 위한 입출력 노드가 상단에 노출된 패키지 몸체를 형성하는 단계 ;
    상기 패키지 몸체의 입출력 노드를 외부 전원과 전기적으로 접속시키는 리드 프레임을 형성하는 단계를 포함하며,
    상기 리드 프레임을 형성하는 단계는, 비전도성 물질의 기둥을 형성하는 단계와, 상기 기둥의 외주면에 전도막을 형성하는 단계와, 상기 기둥의 외주에 축방향과 평행하게 수개의 분할홈을 형성하는 단계를 포함하는 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지의 제조방법.
  10. 제 9항에 있어서, 상기 전도막을 형성하는 공정에서, 상기 전도막은 무전해 도금방식 또는 도체 페이스트 코팅방식에 의하여 형성하는 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지의 제조방법.
  11. 제 9항에 있어서, 상기 분할홈을 형성하는 단계에서, 상기 분할홈은, 다이아몬드 톱 절단방식, 레이져 절단방식 또는 초음파 절단방식으로 형성하는 것을 특징으로 하는 멀티플 라인 그리드 어레이 패키지의 제조방법.
KR1019970015770A 1997-04-26 1997-04-26 멀티플 라인 그리드 어레이 패키지 및 그의 제조방법 KR100223716B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970015770A KR100223716B1 (ko) 1997-04-26 1997-04-26 멀티플 라인 그리드 어레이 패키지 및 그의 제조방법
US09/203,196 US6384477B2 (en) 1997-04-26 1998-11-30 Multiple line grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970015770A KR100223716B1 (ko) 1997-04-26 1997-04-26 멀티플 라인 그리드 어레이 패키지 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR19980078280A KR19980078280A (ko) 1998-11-16
KR100223716B1 true KR100223716B1 (ko) 1999-10-15

Family

ID=19504036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015770A KR100223716B1 (ko) 1997-04-26 1997-04-26 멀티플 라인 그리드 어레이 패키지 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100223716B1 (ko)

Also Published As

Publication number Publication date
KR19980078280A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
JP3879351B2 (ja) 半導体チップの製造方法
US6353999B1 (en) Method of making mechanical-laser structure
KR20010105171A (ko) 이면발광 칩형 발광소자 및 그에 사용되는 절연성기판
JPH1056128A (ja) 半導体パッケージ用基板およびその製造方法とその基板 を利用した積層型半導体パッケージ
US20040120127A1 (en) Compact circuit module having high mounting accuracy and method of manufacturing the same
JPH11233684A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
JP2001044362A (ja) 半導体装置の実装構造および実装方法
US6384477B2 (en) Multiple line grid array package
KR100223716B1 (ko) 멀티플 라인 그리드 어레이 패키지 및 그의 제조방법
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2001035990A (ja) 半導体装置
JP2528326B2 (ja) 回路基板に対するコンデンサの取付方法
JPS6022348A (ja) 半導体装置
JP2000138312A (ja) マルチプルライン格子アレイパッケージ及びその製造方法
JP2540589B2 (ja) 基板用ピン、ピン付基板及びプリントボ―ド
JPH08195645A (ja) 素子搭載用パッケージ
JP2827071B2 (ja) 半導体集積回路装置のコネクタ端子及びそれを用いた半導体集積回路装置の製造方法
JPH03257853A (ja) 半導体装置
JPS634662A (ja) 電子回路装置
JP2000138251A (ja) 半導体装置及び配線基板
EP1049163A1 (en) Multiple line grid array package and a method for the manufacture thereof
JP2005079407A (ja) 光送信モジュール
JPS5935001Y2 (ja) 光双方向性サイリスタ
JPH03136352A (ja) 半導体集積回路用パッケージ
JPH01108751A (ja) 集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030711

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee