KR100221562B1 - Structure of bga package and method of making same - Google Patents

Structure of bga package and method of making same Download PDF

Info

Publication number
KR100221562B1
KR100221562B1 KR1019970004656A KR19970004656A KR100221562B1 KR 100221562 B1 KR100221562 B1 KR 100221562B1 KR 1019970004656 A KR1019970004656 A KR 1019970004656A KR 19970004656 A KR19970004656 A KR 19970004656A KR 100221562 B1 KR100221562 B1 KR 100221562B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
solder mask
adhesive
circuit board
grid array
Prior art date
Application number
KR1019970004656A
Other languages
Korean (ko)
Other versions
KR19980068172A (en
Inventor
차상석
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR1019970004656A priority Critical patent/KR100221562B1/en
Priority to JP10051459A priority patent/JP2936540B2/en
Publication of KR19980068172A publication Critical patent/KR19980068172A/en
Application granted granted Critical
Publication of KR100221562B1 publication Critical patent/KR100221562B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 볼 그리드 어레이 반도체 패키지에 관한 것으로, 열경화성 수지를 기본 재료로 하며 그 중앙부 상면에는 전도성 박막으로 반도체 칩 탑재 영역이 형성되어 있고 양면에는 회로 패턴이 형성되어 있으며 상기 반도체 칩 탑재 영역 및 회로 패턴의 표면은 솔더 마스크로 코팅되어 있는 인쇄 회로 기판과; 상기 인쇄 회로 기판의 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면에 접착제로 접착된 반도체 칩으로 구성된 볼 그리드 어레이 반도체 패키지에 있어서, 상기 접착제로 접착되는 반도체 칩의 접착 두께를 균일하게 형성시키기 위해 인쇄 회로 기판 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면에 다수의 돌출부를 더 형성하여 이루어진 것을 특징으로하여, 반도체 칩과 그 저면의 접착제 사이에 접착력을 균일하게 할 수 있는 수단을 구비함으로서 반도체 칩과 접착제 사이의 계면박리 현상을 억제하여 제품의 신뢰성을 향상시킬 수 있는 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array semiconductor package, wherein a thermosetting resin is used as a base material, and a semiconductor chip mounting region is formed on the upper surface of the center portion of the conductive thin film, and circuit patterns are formed on both surfaces thereof. A surface of the printed circuit board is coated with a solder mask; A ball grid array semiconductor package consisting of a semiconductor chip bonded with an adhesive to a surface of a solder mask on a semiconductor chip mounting area among components of the printed circuit board, wherein the ball grid array semiconductor package is printed to uniformly form an adhesive thickness of the semiconductor chip bonded with the adhesive. And a plurality of protrusions formed on the surface of the solder mask on the semiconductor chip mounting region of the circuit board components, and comprising means for making the adhesive force uniform between the semiconductor chip and the adhesive on the bottom thereof. A structure of a ball grid array semiconductor package capable of suppressing interfacial separation between adhesives and improving product reliability, and a method of manufacturing the same.

Description

볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법Structure of Ball Grid Array Semiconductor Package and Manufacturing Method Thereof

본 발명은 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법에 관한 것으로, 보다 상세하게 설명하면 반도체 칩과 그 저면의 접착제 사이의 접착력을 균일하게 할 수 있는 수단을 구비함으로써 반도체 칩과 접착제 사이의 계면박리 현상을 억제하여 제품의 신뢰성을 향상시킬 수 있는 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법에 관한 것이다.The present invention relates to a structure of a ball grid array semiconductor package and a method of manufacturing the same. More specifically, the present invention relates to an interface between a semiconductor chip and an adhesive by providing a means for making the adhesive force between the semiconductor chip and the adhesive on the bottom thereof uniform. The present invention relates to a structure of a ball grid array semiconductor package capable of suppressing peeling and improving reliability of a product, and a method of manufacturing the same.

지난 90년대 초까지 지속적인 성장을 거듭하여 반도체 패키지 발달의 주도적인 역할을 해왔던 것은 QFP(Quad Flat Package)나 TQFP(Thin Quad Flat Package)의 초다핀화(High Lead Count)였다. 그러나 이러한 패키지 형태로는 경박단소와 함께 초다핀화를 만족하기에는 부족한 점이 많았다. 이러한 단점을 극복할 수 있는 패키지 형태가 90년대 중반부터 시작된 볼 그리드 어레이 반도체 패키지(Ball Grid Array Semi-Conductor Package ; 이하 BGA 패키지가 칭함)이다. 현재 신기술과 함께 폭발적 수요를 맞이한 BGA 패키지는 종래의 리드 프레임(Lead Frame)을 대신하여 바로 인쇄 회로 기판(PCB ; Printed Circuit Board)을 사용함으로서 트림(Trim), 포밍(Forming), 플레이팅(Plating)의 종래 공정까지 없애 부수적 효과까지 이끌어낸 패키지 형태이다.High lead count of quad flat package (QFP) or thin quad flat package (TQFP) has been leading the development of semiconductor package through continuous growth until the early 90s. However, such a package form was not enough to satisfy the ultra-finfinization with light and thin. A package form that can overcome these disadvantages is a ball grid array semiconductor package (BGA package, hereinafter referred to as BGA package), which began in the mid 90's. BGA packages that meet explosive demand with new technologies now use printed circuit boards (PCBs) instead of conventional lead frames to trim, form, and plate. It is a package form that eliminated the conventional process of) and led to the side effect.

이러한 BGA패키지의 종래 구조를 제1a도에 도시하였다.The conventional structure of such a BGA package is shown in Figure 1a.

도시된 바와 같이 종래 일반적인 BGA 패키지의 구조는 중앙부에 각종 전자 회로 소자 및 배선 등이 집적되어 형성된 반도체 칩(100)이 위치되어 있으며, 상기 반도체 칩(100)의 저면에는 접착제(110)로 인쇄 회로 기판(300)이 접착되어 있다. 상기 인쇄 회로 기판(300)의 소정 영역에는 전도성 박막(Conductive Plated Film)으로서 미세하고 촘촘한 회로 패턴(140) 및 반도체 칩 탑재 영역(120)이 형성되어 있으며 상기 회로 패턴(140)은 반도체 칩(100)과 전도성 와이어(130)로서 서로 연결되어 있고 상기 반도체 칩(100) 및 전도성 와이어(130)는 외부의 환경으로부터 보호하기 위해 봉지제로 봉지되어 몸체(190)가 형성되어 있다. 한편 상기 인쇄 회로 기판(300)의 저면부에는 BGA 패키지에서 메인 보드(도시되지 않음)로의 입/출력 수단인 다수의 솔더 볼(170)이 회로 패턴(140)에 형성된 솔더 볼 랜드(180)에 융착되어 있다.As illustrated, a conventional BGA package has a semiconductor chip 100 formed by integrating various electronic circuit elements and wirings in a central portion thereof, and a printed circuit with an adhesive 110 on a bottom surface of the semiconductor chip 100. The substrate 300 is bonded. In a predetermined region of the printed circuit board 300, a fine and dense circuit pattern 140 and a semiconductor chip mounting region 120 are formed as a conductive plated film, and the circuit pattern 140 is a semiconductor chip 100. ) And the conductive wire 130 are connected to each other, and the semiconductor chip 100 and the conductive wire 130 are encapsulated with an encapsulant to protect the external environment from the body 190. Meanwhile, on the bottom of the printed circuit board 300, a plurality of solder balls 170, which are input / output means from a BGA package to a main board (not shown), are formed on the solder ball lands 180 formed in the circuit pattern 140. It is fused.

여기서 상기 인쇄 회로 기판(300)의 구조를 좀더 구체적으로 살펴보면, 중앙부의 열경화성 수지(150)를 기본 재료로하여 그 양면에 전도성 박막으로서 회로 패턴(140)이 형성되어 있으며, 상기 열경화성 수지(150) 상부의 중앙부에도 역시 전도성 박막으로서 소정 크기의 반도체 칩 탑재 영역(120)이 형성된 채 샌드위치 형태로 서로 압착되어 있다. 또한 상기 회로 패턴(140)의 표면에는 그 회로 패턴(140)을 외부 먼지나 오염원으로부터 보호하기 위해 고분자 수지인 솔더 마스크(160)가 코팅되어 있으며, 상기 반도체 칩 탑재 영역(120)에도 역시 솔더 마스크(160)가 코팅되어 있다. 도면중 미설명 부호200은 열경화성 수지(150)의 상, 하부에 각각 형성된 회로 패턴(140)을 연결시키기 위한 전도성 비아홀이다.Herein, the structure of the printed circuit board 300 will be described in more detail. The circuit pattern 140 is formed as a conductive thin film on both sides of the thermosetting resin 150 in the center, and the thermosetting resin 150 is formed on both sides thereof. In the center portion of the upper portion, a semiconductor chip mounting region 120 having a predetermined size is also formed as a conductive thin film and pressed into each other in a sandwich form. In addition, a solder mask 160, which is a polymer resin, is coated on the surface of the circuit pattern 140 to protect the circuit pattern 140 from external dust or pollution sources, and the solder mask is also applied to the semiconductor chip mounting region 120. 160 is coated. In the drawing, reference numeral 200 is a conductive via hole for connecting the circuit patterns 140 formed on and under the thermosetting resin 150, respectively.

그러나 이러한 BGA 패키지는 그 제조 공정 및 메인 보드에의 실장 공정 등에서 고온의 환경에 자주 노출되게 된다. 즉, 상기 인쇄 회로 기판(300) 저면에 솔더볼(170)을 녹여서 붙이는 융착 공정이나 또는 메인 보드에 상기 솔더 볼(170)을 역시 약간 녹여서 실장하는 실장 공정에서 수백도 이상의 고온 환경에 노출되는데 이 때 상기 인쇄 회로 기판(300)을 구성하는 각 요소의 열팽창계수가 상이함으로서 많은 열적 스트레스가 발생되고 결국에는 가장 약하게 접착된 부분에서부터 계면박리 현상이 발생된다.However, such BGA packages are frequently exposed to high temperature environments in the manufacturing process and mounting on the main board. That is, in a fusion process in which the solder balls 170 are melted and attached to the bottom surface of the printed circuit board 300 or a mounting process in which the solder balls 170 are melted and mounted on the main board, they are exposed to a high temperature environment of several hundred degrees or more. Since the thermal expansion coefficient of each element constituting the printed circuit board 300 is different, a lot of thermal stress is generated, and eventually, the interface peeling phenomenon occurs from the weakest bonded portion.

특히, 제1b도에 도시된 바와 같이, 열적 스트레스에 의해 인쇄 회로 기판(300)의 중앙부가 상부로 볼록하게 휘거나 또는 하부로 오목하게 휘는 휨현상이 발생하게 되면 반도체 칩(100) 저면의 접착제(110) 부분에서부터 계면박리 현상이 일어난다. 즉, 인쇄 회로 기판(300)을 구성하는 반도체 칩 탑재 영역(120), 솔더 마스크(160), 접착제(110) 등에 작용하는 열적 스트레스가 그 접착제(110)의 접착력보다 크게 될 경우에 상기 접착제(110)는 반도체 칩 탑재 영역(120)상의 솔더 마스크(160)와 분리되는 현상이 발생되는데 특히 가장 약하게 접착된 부분에서부터 시작된다. 이러한 계면박리 현상의 여파로 차후에 BGA 패키지의 몸체(190)가 휘어지거나, 전도성 와이어(130)의 본딩이 끊기거나, 또는 내부에 다수의 보이드가 형성되는 등의 영향으로 반도체 칩의 전기적 성능이 대폭 저하되거나 불량이 발생하는 등 그 BGA 패키지의 신뢰성에 커다란 장애로 나타나는 것이었다. 이러한 반도체 칩(100) 저면의 접착제(110)와 인쇄 회로 기판(300)의 계면박리 현상은 특히 상기 접착제(110)의 두께가 균일하지 않게 되었을 때 즉, 어떤 부분의 접착제(110) 두께와 여타 다른 접착제(110) 두께의 차이가 있을 때 잘 발생된다. 바꾸어 말하면, 두껍게 접착된 부분의 접착력보다 얇게 접착된 부분의 접착력이 작기 때문에 상기 얇게 접착된 부분부터 계면박리 현상이 빈번하게 발생되는 문제점이 있었다.In particular, as shown in FIG. 1B, when the central portion of the printed circuit board 300 is bent convexly upwardly or concave downwardly due to thermal stress, an adhesive ( 110) Interfacial peeling phenomenon occurs. That is, when the thermal stress acting on the semiconductor chip mounting region 120, the solder mask 160, the adhesive 110, etc. constituting the printed circuit board 300 becomes greater than the adhesive force of the adhesive 110, the adhesive ( 110 may be separated from the solder mask 160 on the semiconductor chip mounting region 120, particularly starting from the weakest bonded portion. In the aftermath of the interfacial separation phenomenon, the electrical performance of the semiconductor chip is drastically affected by the bending of the body 190 of the BGA package, the bonding of the conductive wire 130, or the formation of a plurality of voids therein. Degradation or failure was a major obstacle to the reliability of the BGA package. The interfacial peeling phenomenon of the adhesive 110 and the printed circuit board 300 on the bottom surface of the semiconductor chip 100 is particularly when the thickness of the adhesive 110 becomes uneven, that is, the thickness of the adhesive 110 and other parts of the portion. This occurs well when there is a difference in the thickness of the other adhesive 110. In other words, since the adhesive force of the thinly bonded portion is smaller than that of the thickly bonded portion, there was a problem that the interfacial peeling phenomenon occurs frequently from the thinly bonded portion.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 보다 상세하게 설명하면 반도체 칩과 그 저면의 접착제 사이에 접착력을 균일하게 할 수 있는 수단을 구비함으로서 반도체 칩과 접착제 사이의 계면박리현상을 억제하여 제품의 신뢰성을 향상시킬 수 있는 BGA 패키지의 구조 및 그 제조방법을 제공하는데 있다.The present invention has been made to solve the conventional problems as described above, and more specifically, the interface between the semiconductor chip and the adhesive by providing a means for making the adhesive force uniform between the semiconductor chip and the adhesive on the bottom It is to provide a structure and a manufacturing method of the BGA package that can suppress the phenomenon to improve the reliability of the product.

제1a도는 종래의 일반적인 볼 그리드 어레이 반도체 패키지의 구조를 도시한 단면도이다.1A is a cross-sectional view showing the structure of a conventional ball grid array semiconductor package.

제1b도는 종래 일반적인 볼 그리드 어레이 반도체 패키지의 휨 현상에 의한 계면박리 상태를 도시한 단면도이다.FIG. 1B is a cross-sectional view illustrating an interface peeling state due to warpage of a conventional ball grid array semiconductor package.

제2a도는 본 발명에 의한 볼 그리드 어레이 반도체 패키지의 구조를 나타낸 단면도이다.2A is a cross-sectional view showing the structure of a ball grid array semiconductor package according to the present invention.

제2b도는 본 발명에 의한 볼 그리드 어레이 반도체 패키지의 구성 요소중 인쇄 회로 기판의 요부를 나타낸 평면도이다.2B is a plan view showing the main portion of a printed circuit board among the components of the ball grid array semiconductor package according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 반도체 칩(Chip) 110 : 접착제100 semiconductor chip 110 adhesive

120 : 반도체 칩 탑재 영역 130 : 전도성 와이어 (Conductive Wire)120: semiconductor chip mounting region 130: conductive wire

140 : 회로 패턴 (Circuit Pattern) 150 : 열경화성 수지140: Circuit Pattern 150: Thermosetting Resin

160 : 솔더 마스크(Solder Mask) 170 : 솔더 볼 (Solder Ball)160: Solder Mask 170: Solder Ball

180 : 솔더 볼 랜드(Solder Ball Land) 190 : 몸체180: solder ball land 190: body

200 : 비아 홀(Via Hole) 300 : 인쇄 회로 기관200: Via Hole 300: Printed Circuit Engine

310 : 돌출부310: protrusion

상기한 목적을 달성하기 위해 본 발명에 의한 BGA 패키지의 구조는, 열경화성 수지를 기본 재료로 하며 그 중앙부 상면에는 전도성 박막으로서 반도체 칩 탑재 영역이 형성되고 있고 양면에는 회로 패턴이 형성되어 있으며 상기 반도체 칩 탑재 영역 및 횔 패턴의 표면은 솔더 마스크로 코팅되어 있는 인쇄 회로 기판과; 상기 인쇄 회로 기판의 한 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면에 접착제로 접착된 반도체 칩으로 구성된 BGA 패키지에 있어서, 상기 접착제로 접착되는 반도체 칩의 접착 두께를 균일하게 형성시키기 위해 인쇄 회로 기판 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면에 다수의 돌출부를 더 형성하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the structure of the BGA package according to the present invention includes a thermosetting resin as a base material, and a semiconductor chip mounting region is formed as a conductive thin film on an upper surface of a central portion thereof, and a circuit pattern is formed on both surfaces thereof. A surface of the mounting area and the fin pattern is a printed circuit board coated with a solder mask; A BGA package consisting of a semiconductor chip adhered with an adhesive to a surface of a solder mask on a semiconductor chip mounting area of one component of the printed circuit board, the printed circuit board for uniformly forming an adhesive thickness of the semiconductor chip bonded with the adhesive. A plurality of protrusions are formed on the surface of the solder mask on the semiconductor chip mounting region among the components.

또한 상기한 목적을 달성하기 위해 본 발명에 의한 BGA 패키지의 제조 방법은, 열경화성 수지를 기본 재료로 구비한 후 그 중앙부 상면에는 전도성 박막으로 반도체 칩 탑재 영역을 형성하고 양면에는 소정의 회로 패턴을 형성한 후 상기 반도체 칩 탑재 영역 및 회로 패턴의 표면에 솔더 마스크를 코팅하는 방법으로 이루어진 인쇄 회로 기판 제조 단계와; 상기 인쇄 회로 기판의 한 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면에 접착제를 이용하여 반도체 칩을 접착하는 단계로 구성된 BGA 패키지 제조 방법에 있어서, 상기 인쇄 회로 기판의 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면의 소정 영역에만 솔더 마스크를 적어도 한 번 이상 코팅하여 다수의 돌출부를 형성시키는 단계를 더 포함하여 이루어진 것을 특징으로 한다.In addition, in order to achieve the above object, the method for manufacturing a BGA package according to the present invention includes a thermosetting resin as a base material, and then forms a semiconductor chip mounting region with a conductive thin film on the upper surface of the center portion and a predetermined circuit pattern on both surfaces. And a printed circuit board manufacturing step comprising a method of coating a solder mask on surfaces of the semiconductor chip mounting region and the circuit pattern; A method of manufacturing a BGA package comprising bonding a semiconductor chip to a solder mask surface on a semiconductor chip mounting region of one component of the printed circuit board by using an adhesive, wherein the component on the semiconductor chip mounting region of the printed circuit board is formed. The method may further include forming a plurality of protrusions by coating the solder mask at least once only on a predetermined region of the solder mask surface.

이하 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 본 발명에 의한 BGA 패키지의 구조 및 그 제조 방법에 대해 첨부된 도면을 참조하여 상세하고 명확하게 설명하면 다음과 같다.Hereinafter, a structure and a method of manufacturing the BGA package according to the present invention will be described in detail with reference to the accompanying drawings such that a person having ordinary skill in the art may easily implement the present invention. .

제2a도는 본 발명에 의한 BGA 패키지의 구조를 나타낸 단면도이다.Figure 2a is a cross-sectional view showing the structure of the BGA package according to the present invention.

도시된 바와 같이 본 발명에 의한 BGA 패키지의 구조는 반도체 칩(100), 인쇄 회로 기판(300), 몸체(190) 및 솔더 볼(170) 등의 구성요소로 크게 나눌 수 있는데 먼저 인쇄 회로 기판(300)의 구조를 자세히 설명하면 열경화성 수지(150)층을 기본 재료로 해서 그 중앙부의 상면에는 전도성 박막인 구리 박막으로서 반도체 칩 탑재 영역(120)이 형성되어 있고 상기 반도체 칩 탑재 영역(120)과 일정거리 떨어져서는 소정의 촘촘하고 미세한 회로 패턴(140)이 형성되어 있고, 그 열경화성 수지(150)층의 하부면에는 소정의 솔더 볼 랜드(180)가 형성되어 있으며 그 솔더 볼 랜드(180)에 연결되어 회로 패턴(140)이 미세하고 촘촘하게 형성되어 있다. 여기서 상기 열경화성 수지(150)층의 상부 회로 패턴(140)과 하부 회로 패턴(140)을 연결시키는 수단은 열경화성 수지(150)층을 관통시켜서 형성한 전도성 비아홀(200)이다.As shown in the figure, the structure of the BGA package according to the present invention can be broadly divided into components such as the semiconductor chip 100, the printed circuit board 300, the body 190, and the solder ball 170. The structure of 300 is described in detail, and the semiconductor chip mounting region 120 is formed on the upper surface of the central portion of the thermosetting resin 150 as a base material as a copper thin film, which is a conductive thin film. At a predetermined distance, a predetermined dense and fine circuit pattern 140 is formed, and a predetermined solder ball land 180 is formed on a lower surface of the thermosetting resin layer 150, and a predetermined solder ball land 180 is formed on the solder ball land 180. The circuit patterns 140 are connected to each other to form fine and dense patterns. The means for connecting the upper circuit pattern 140 and the lower circuit pattern 140 of the thermosetting resin 150 layer is a conductive via hole 200 formed by penetrating the thermosetting resin 150 layer.

한편 상기 열경화성 수지(150)의 반도체 칩 탑재 영역(120)은 솔더 마스크(160)로 코팅되어 있으며, 전도성 와이어(130)로 본딩되는 부분을 제외한 회로 패턴(140)의 전영역도 솔더 마스크(160)로 코팅되어 외부의 습기 및 오염원의 환경으로부터 보호될 수 있도록 되어있다. 또한 열경화성 수지(150)의 하부에 형성된 회로 패턴(140)도 솔더 볼 랜드(180)를 제외하고 모두 솔더 마스크(160)로 코팅되어 있다. 이러한 인쇄 회로 기판(300)의 중앙부는 소정의 돌출부(310)가 형성되어 있는데 이는 반도체 칩 탑재 영역(120)상의 솔더 마스크(160) 표면에 다수로 형성되어 있다. 상기 돌출부(310)는 또한 최소 0.5mil(1mil=1/1000inch) 이상의 두께로 형성되어 있으며 그 돌출부(310)의 두께는 모두 동일하게 형성되어 있다.Meanwhile, the semiconductor chip mounting region 120 of the thermosetting resin 150 is coated with a solder mask 160, and the entire region of the circuit pattern 140 except for the portion bonded to the conductive wire 130 is also solder mask 160. It is coated with) to protect it from the environment of external moisture and pollutant. In addition, all of the circuit patterns 140 formed under the thermosetting resin 150 are coated with the solder mask 160 except for the solder ball lands 180. The central portion of the printed circuit board 300 has a predetermined protrusion 310 formed on the surface of the solder mask 160 on the semiconductor chip mounting region 120. The protrusion 310 is also formed to have a thickness of at least 0.5 mil (1 mil = 1/1000 inch) or more, and the thickness of the protrusion 310 is all the same.

한편 상기 반도체 칩 탑재 영역(120)상의 돌출부(310)를 포함한 솔더 마스크(160)표면에는 접착제(110)로서 반도체 칩(100)이 접착되어 있다. 여기서 상기 솔더 마스크(160) 표면에 형성된 돌출부(310)로 인해 반도체 칩(100)이 어느 한쪽으로 과도하게 기울어 질 수 없게 함으로서 그 접착 두께는 동일하게 형성됨을 알 수 있다. 또한 여기서 상기 솔더 마스크(160) 표면에 형성된 다수의 돌출부(310) 두께는 도포된 접착제(110) 자체의 두께보다는 최소한 작게 형성하여야 함은 당연하다. 그리고 상기 돌출부(310)의 재질을 여기서는 솔더 마스크(160)로 한정하고 있지만 여기에만 한정되지 않으며 여러 가지 다른 물질로 대체하여 형성시킬 수 있는 것이다.The semiconductor chip 100 is adhered to the surface of the solder mask 160 including the protrusion 310 on the semiconductor chip mounting region 120 as the adhesive 110. Here, it can be seen that the adhesion thickness is formed the same by preventing the semiconductor chip 100 from being inclined excessively to either side due to the protrusion 310 formed on the surface of the solder mask 160. In addition, the thickness of the plurality of protrusions 310 formed on the surface of the solder mask 160 should be formed to be at least smaller than the thickness of the adhesive 110 itself. In addition, the material of the protrusion 310 is limited to the solder mask 160 here, but is not limited thereto and may be formed by substituting various other materials.

다음으로 상기 반도체 칩(100)과 회로 패턴(140)은 전도성 와이어(130)로 연결되어 있고, 그 반도체 칩(100) 및 전도성 와이어(130) 등을 외부의 환경으로부터 보호하기 위해 액상 봉지제(Glob Top) 또는 에폭시 몰딩 컴파운드(Epoxy Molding Compound) 등의 봉지제로 봉지되어 몸체(190)가 형성되어 있으며, 상기 인쇄 회로 기판(300) 저면에 형성된 솔더 볼 랜드(180)에는 솔더 볼(170)등이 각각 융착되어 있음으로서 본 발명에 의한 BGA 패키지의 구조를 이루고 있는 것이다.Next, the semiconductor chip 100 and the circuit pattern 140 are connected by a conductive wire 130, and the liquid encapsulant (eg, a liquid encapsulant) may be used to protect the semiconductor chip 100 and the conductive wire 130 from an external environment. The body 190 is formed by encapsulating an encapsulant such as a glob top) or an epoxy molding compound, and the solder ball land 180 formed on the bottom surface of the printed circuit board 300 includes a solder ball 170 or the like. Each of these is fused to form a structure of the BGA package according to the present invention.

한편, 제2b도는 본 발명에 의한 BGA 패키지의 구성 요소중 인쇄 회로 기판(300)의 반도체 칩 탑재 영역(120) 및 그 상부에 코팅된 솔더 마스크(160) 등을 도시한 요부 확대도이다. 도시된 바와 같이 솔더 마스크(160)의 표면에는 다수의 돌출된 돌출부(310)가 형성되어 있으며 그 내측으로 접착제(110)의 도포 영역이 형성되어 있다. 상기 접착제(110)는 반도체 칩(100)이 접착되기 전의 상태를 나타낸 것으로 반도체 칩(100)이 탑재되면 접착제(110)는 솔더 마스크(160)의 가장자리 방향을 향해 평평하게 펴지면서 반도체 칩(100)을 접착시키도록 되어 있다.FIG. 2B is an enlarged view illustrating main parts of the semiconductor chip mounting region 120 of the printed circuit board 300 and the solder mask 160 coated thereon among the components of the BGA package according to the present invention. As illustrated, a plurality of protruding protrusions 310 are formed on the surface of the solder mask 160, and an application region of the adhesive 110 is formed inside the solder mask 160. The adhesive 110 shows a state before the semiconductor chip 100 is bonded. When the semiconductor chip 100 is mounted, the adhesive 110 is flattened toward the edge of the solder mask 160 and the semiconductor chip 100 is flat. ) Is to be bonded.

이러한 구조를 하는 본 발명에 의한 BGA 반도체 패키지의 제조 방법은 열경화성 수지(150)를 기본 재료로 구비한 후 그 중앙부 상면에는 전도성 박막으로 반도체 칩 탑재 영역(120)을 형성하고 양면에는 소정의 촘촘하고 미세한 회로 패턴(140)을 형성한 후 상기 반도체 칩 탑재 영역(120) 및 회로 패턴(140)의 표면에 솔더 마스크(160)를 코팅하고 이어서 상기 반도체 칩 탑재 영역(120)상의 솔더 마스크(160) 표면에 적어도 한 번 이상의 솔더 마스크(160)를 소정 영역에만 더 코팅함으로서 다수의 돌출부(310)를 형성시킬 수 있도록 하고 있다. 여기서는 상기 돌출부(310)를 솔더 마스크(160)로 한정하고 있지만 상기 돌출부(310)는 여타의 다른 물질 즉, 전도성 박막의 재질인 구리 박막을 이용하거나 일반적인 플라스틱 수지등 다양한 물질로 형성하는 것이 가능하다. 이후의 공정은 종전과 동일하게 접착제(110)로서 반도체 칩(100)을 접착시키고 와이어 본딩, 몸체 형성, 솔더 볼(170) 융착 등의 공정을 수행하게 되는 것이다.The manufacturing method of the BGA semiconductor package according to the present invention having such a structure is provided with a thermosetting resin 150 as a base material, and the semiconductor chip mounting region 120 is formed of a conductive thin film on the upper surface of the central portion thereof, After forming the fine circuit pattern 140, the solder mask 160 is coated on the semiconductor chip mounting region 120 and the surface of the circuit pattern 140, and then the solder mask 160 on the semiconductor chip mounting region 120 is formed. The plurality of protrusions 310 may be formed by further coating at least one solder mask 160 only on a predetermined surface of the surface. Although the protrusion 310 is limited to the solder mask 160, the protrusion 310 may be formed of various other materials such as copper thin film or a general plastic resin. . After the process is to adhere to the semiconductor chip 100 as the adhesive 110 as before, and to perform a process such as wire bonding, body formation, solder ball 170 fusion.

본 발명은 비록 상기의 실시예에 한하여만 설명하였지만 본 발명의 범주와 사상을 벗어나지 않는 범위내에서 통상의 지식을 가진 자에의해 여러 가지로 변형되어 실시될 수도 있을 것이다.Although the present invention has been described only in the above embodiments, various modifications may be made by those skilled in the art without departing from the scope and spirit of the present invention.

따라서 본 발명은, 열경화성 수지를 기본 재료로 하며 그 중앙부 상면에는 전도성 박막으로서 반도체 칩 탑재 영역이 형성되어 있고 양면에는 회로 패턴이 형성되어 있으며 상기 반도체 칩 탑재 영역 및 회로 패턴의 표면은 솔더 마스크로 코팅되어 있는 인쇄 회로 기판과; 상기 인쇄 회로 기판의 한 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 상에 접착제로 접착된 반도체 칩으로 구성된 볼 그리드 어레이 반도체 패키지에 있어서, 상기 접착제로 접착되는 반도체 칩의 접착 두께를 균일하게 형성시키기 위해 인쇄 회로 기판 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 면에 다수의 돌출부를 더 형성하여 이루어진 것을 특징으로하여, 반도에 칩과 그 저면의 접착제 사이의 접착력을 균일하게 할 수 있는 수단을 구비함으로서 반도체 칩과 접착제 사이의 계면박리 현상을 억제하여 제품의 신뢰성을 향상시킬 수 있는 BGA 패키지의 구조 및 그 제조 방법을 제공하는 것이다.Therefore, according to the present invention, a thermosetting resin is used as a base material, and a semiconductor chip mounting region is formed on the upper surface of the center portion as a conductive thin film, and a circuit pattern is formed on both surfaces thereof, and the surfaces of the semiconductor chip mounting region and the circuit pattern are coated with a solder mask. A printed circuit board; A ball grid array semiconductor package consisting of a semiconductor chip adhered with an adhesive on a solder mask on a semiconductor chip mounting area, among the components of the printed circuit board, to uniformly form an adhesive thickness of the semiconductor chip bonded with the adhesive. A plurality of protrusions are formed on the solder mask surface on the semiconductor chip mounting region of the printed circuit board component, and the semiconductor is provided with means for making the adhesive force between the chip and the adhesive on the bottom thereof uniform. It is to provide a structure of the BGA package and a method of manufacturing the same that can improve the reliability of the product by inhibiting the interface peeling between the chip and the adhesive.

Claims (5)

열경화성 수지를 기본 재료로 하며 그 중앙부 상면에는 전도성 박막으로서 반도체 칩 탑재 영역이 형성되어 있고 양면에는 회로 패턴이 형성되어 있으며 상기 반도체 칩 탑재 영역 및 회로 패턴의 표면은 솔더 마스크로 코팅되어 있는 인쇄 회로 기판과; 상기 인쇄 회로 기판의 한 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 상에 접착제로 접착된 반도체 칩으로 구성된 볼 그리드 어레이 반도체 패키지에 있어서, 상기 접착제로 접착되는 반도체 칩의 접착 두께를 균일하게 형성시키기 위해 인쇄 회로 기판 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면에 다수의 돌출부를 더 형성하여 이루어진 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지의 구조.A printed circuit board having a thermosetting resin as a base material, and a semiconductor chip mounting region is formed as a conductive thin film on the upper surface of the center portion, and a circuit pattern is formed on both sides, and the surface of the semiconductor chip mounting region and the circuit pattern is coated with a solder mask. and; A ball grid array semiconductor package consisting of a semiconductor chip adhered with an adhesive on a solder mask on a semiconductor chip mounting area, among the components of the printed circuit board, to uniformly form an adhesive thickness of the semiconductor chip bonded with the adhesive. A structure of a ball grid array semiconductor package, wherein a plurality of protrusions are further formed on a solder mask surface on a semiconductor chip mounting area of a printed circuit board component. 청구항 1에 있어서, 상기 다수의 돌출부는 솔더 마스크로 형성된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지의 구조.The structure of the ball grid array semiconductor package of claim 1, wherein the plurality of protrusions are formed of a solder mask. 청구항 1에 있어서, 상기 다수의 돌출부는 그 두께가 최소 0.5mil 이상으로 형성된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지의 구조.The structure of the ball grid array semiconductor package of claim 1, wherein the plurality of protrusions have a thickness of at least 0.5 mil. 청구항 1에 있어서, 상기 다수의 돌출부는 그 두께가 모두 동일하게 형성된 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지의 구조.The structure of the ball grid array semiconductor package of claim 1, wherein the plurality of protrusions have the same thickness. 열경화성 수지를 기본 재료로 구비한 후 그 중앙부 상면에는 전도성 박막으로 반도체 칩 탑재 영역을 형성하고 양면에는 소정의 회로 패턴을 형성한 후 상기 반도체 칩 탑재 영역 및 회로 패턴의 표면에 솔더 마스크를 코팅하는 방법으로 이루어진 인쇄 회로 기판 제조 단계와; 상기 인쇄 회로 기판의 한 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 상에 접착제를 이용하여 반도체 칩을 접착하는 단계로 구성된 볼 그리드 어레이 반도체 패키지 제조 방법에 있어서, 상기 인쇄 회로 기판의 구성 요소중 반도체 칩 탑재 영역상의 솔더 마스크 표면의 소정 영역에만 솔더 마스크를 적어도 한 번 이상 더 코팅하여 다수의 돌출부를 형성시키는 단계를 더 포함하여 이루어진 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지의 제조 방법.Method of coating a solder mask on the surface of the semiconductor chip mounting region and the circuit pattern after forming the thermosetting resin as a base material and forming a semiconductor chip mounting region with a conductive thin film on the upper surface of the center portion and a predetermined circuit pattern on both sides A printed circuit board manufacturing step consisting of; A method of manufacturing a ball grid array semiconductor package comprising bonding a semiconductor chip to a solder mask on a semiconductor chip mounting area of a component of the printed circuit board using an adhesive, wherein the semiconductor chip is a component of the printed circuit board. A method of manufacturing a ball grid array semiconductor package, characterized in that the method further comprises the step of coating the solder mask at least once more on a predetermined area of the solder mask surface on the mounting area to form a plurality of protrusions.
KR1019970004656A 1997-02-17 1997-02-17 Structure of bga package and method of making same KR100221562B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970004656A KR100221562B1 (en) 1997-02-17 1997-02-17 Structure of bga package and method of making same
JP10051459A JP2936540B2 (en) 1997-02-17 1998-02-17 Circuit board, method of manufacturing the same, and method of manufacturing semiconductor package using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004656A KR100221562B1 (en) 1997-02-17 1997-02-17 Structure of bga package and method of making same

Publications (2)

Publication Number Publication Date
KR19980068172A KR19980068172A (en) 1998-10-15
KR100221562B1 true KR100221562B1 (en) 1999-09-15

Family

ID=19497159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004656A KR100221562B1 (en) 1997-02-17 1997-02-17 Structure of bga package and method of making same

Country Status (2)

Country Link
JP (1) JP2936540B2 (en)
KR (1) KR100221562B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003204027A (en) 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd Lead frame and its manufacturing method, resin sealed semiconductor device and its manufacturing method
JP4652281B2 (en) * 2006-05-29 2011-03-16 パナソニック株式会社 Resin-sealed semiconductor device
JP5049571B2 (en) * 2006-11-30 2012-10-17 スター精密株式会社 Capacitor microphone manufacturing method and capacitor microphone
JP2008141409A (en) * 2006-11-30 2008-06-19 Star Micronics Co Ltd Condenser microphone and manufacturing method therefor
CN115515316A (en) * 2022-09-22 2022-12-23 中电科普天科技股份有限公司 Single-sided flexible board immersion gold processing method for preventing PCB from falling off

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62140742U (en) * 1986-02-27 1987-09-05
JPH0397234A (en) * 1989-09-11 1991-04-23 Nec Corp Semiconductor pellet mounting substrate
JPH05235196A (en) * 1992-02-21 1993-09-10 Sony Corp Manufacture of fired wiring board

Also Published As

Publication number Publication date
JP2936540B2 (en) 1999-08-23
KR19980068172A (en) 1998-10-15
JPH118335A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
US5962810A (en) Integrated circuit package employing a transparent encapsulant
KR100201924B1 (en) Semiconductor device
KR0152901B1 (en) Plastic package and method for manufacture thereof
US6486562B1 (en) Circuit device with bonding strength improved and method of manufacturing the same
US5844307A (en) Plastic molded IC package with leads having small flatness fluctuation
KR20030013737A (en) Semiconductor package and method for manufacturing the same
US7432601B2 (en) Semiconductor package and fabrication process thereof
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
KR100221562B1 (en) Structure of bga package and method of making same
KR100434201B1 (en) Semiconductor package and fabrication method
KR100244089B1 (en) Making method of ball grid array semiconductor package and a structure thereof
KR100480834B1 (en) Permanent-tape structure for laser marking
KR100197877B1 (en) Structure substrate pcb of bga semiconductor package
KR100218634B1 (en) Bga package having a carrier frame
JP3136274B2 (en) Semiconductor device
KR0131392B1 (en) Ball grid array package
KR20010058579A (en) semiconductor package and attaching method of wafer for same
KR100459820B1 (en) Chip scale package and its manufacturing method
KR20030045224A (en) A chip scale package manufactured by wire bonding method and a manufacturing method thereof
KR100668939B1 (en) Board level semiconductor device and its manufacturing method
KR100686824B1 (en) Passive component mounting structure of system in package
KR100190622B1 (en) Method of manufacturing ic package
KR20030021037A (en) Semiconductor package and its manufacturing method
KR20030032152A (en) Printed circuit board for packaging

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130613

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee