KR100218514B1 - 액정 표시 장치용 초기 게이트 전압 발생회로 - Google Patents

액정 표시 장치용 초기 게이트 전압 발생회로 Download PDF

Info

Publication number
KR100218514B1
KR100218514B1 KR1019970007694A KR19970007694A KR100218514B1 KR 100218514 B1 KR100218514 B1 KR 100218514B1 KR 1019970007694 A KR1019970007694 A KR 1019970007694A KR 19970007694 A KR19970007694 A KR 19970007694A KR 100218514 B1 KR100218514 B1 KR 100218514B1
Authority
KR
South Korea
Prior art keywords
vertical start
start signal
gate
signal
mode
Prior art date
Application number
KR1019970007694A
Other languages
English (en)
Other versions
KR19980072744A (ko
Inventor
홍윤택
이상철
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970007694A priority Critical patent/KR100218514B1/ko
Publication of KR19980072744A publication Critical patent/KR19980072744A/ko
Application granted granted Critical
Publication of KR100218514B1 publication Critical patent/KR100218514B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

이 발명은 액정 표시 장치용 초기 게이트 전압 발생회로에 관한 것으로서, 수직시작신호와 게이트 클럭펄스를 이용하여 다른 게이트 라인과 유사하게 초기 게이트 라인을 구동할 수 있는 초기 게이트 전압을 생성하며, 특히 표시 모드별로 필요한 타이밍을 가지는 수직시작신호를 생성한다. 상기 초기 게이트 전압에 의해, 전단 게이트 구조의 패널에서 초기 게이트 라인에 연결된 유지 커패시터들이 타 게이트 라인에 연결된 유지 커패시터들과 동일하게 충전될 수 있다.
또한, 이 발명에 따른 초기 게이트 전압 발생회로가 표시 모드별로 필요한 타이밍을 가지는 수직시작신호를 제공하므로, 액정 표시 장치의 표시 모드에 관계없이 적용될 수 있도록 한다.

Description

액정 표시 장치용 초기 게이트 전압 발생회로
이 발명은 액정 표시 장치용 초기 게이트 전압 발생회로에 관한 것으로서, 더욱 상세하게 말하자면 전단 게이트 구조를 가지는 액정 패널에서 초기 게이트 라인에 의한 표시 불균일을 해소하기 위하여, 초기 게이트 라인을 구동하기 위한 전압을 생성하는 전압 발생회로에 관한 것이다.
일반적으로, 액정의 전하 유지 능력을 보조하기 위하여, 유지 커패시터(storage capacitor)가 액정 커패시터에 추가적으로 연결된다. 상기 유지 커패시터는 독립적인 배선 또는 전단 게이트에 의해 형성된다.
도1은 일반적인 전단 게이트 구조를 가지는 액정 패널의 등가 회로이고, 도2는 상기 도1에 도시된 액정 패널에 사용되는 게이트 전압의 파형이다.
상기 도1에 도시되어 있듯이, 종래의 전단 게이트 방식의 배선 구조를 가지는 액정 패널(1)은, 다수의 게이트 라인(G1, G2, …), 상기 게이트 라인(G1, G2, …)에 수직으로 교차하도록 형성되는 다수의 데이타 라인(D1, D2, …) 및 상기 게이트 라인(G1) 앞에 형성되는 초기 게이트 라인(G0)을 가진다.
상기 게이트 라인과 데이타 라인이 교차하는 영역에는 게이트, 소스 및 드레인을 가지는 박막 트랜지스터(TFT : Thin Film Transistor), 액정 커패시터(Clc) 및 유지 커패시터(Cst)로 구성된 하나의 화소가 형성되어 있다.
전단 게이트 방식의 배선 구조를 가지는 액정 패널(1)에서는 유지 커패시터(Cst)가 박막 트랜지스터(TFT)의 드레인과 전단의 게이트 라인 사이에 연결된다. 따라서, 유지 용량은 해당하는 데이타 라인의 전압과 전단의 게이트 라인 전압의 차이에 의해 결정되므로, 게이트 라인의 전압 파형은 유지 커패시터를 구동하기 위한 성분을 포함해야 한다. 또한, 첫 번째 게이트 라인(G1)에 연결되어 있는 유지 커패시터들을 구동하기 위하여 초기 게이트 라인(G0)이 필요하다.
도2에는 상기한 전단 게이트 구조를 가지는 액정 패널을 구동하기 위한 게이트 신호의 파형이 도시되어 있다. 상기 도2를 참조하면, 초기 게이트 라인에는 전압이 인가되지 않으며, 다른 게이트 라인에는 턴온 구간을 가지는 전압이 인가된다. 여기서, 각 게이트 라인에 인가되는 전압의 턴온 구간은 순차적으로 위치한다.
그런데, 상기 전단 게이트 구조를 가지는 액정 패널(1)에서는 초기 게이트 라인(G0)에 작용하는 부하(load)와 나머지 게이트 라인(G1, G2, …)에 작용하는 부하가 다르다. 예를 들어, 초기 게이트 라인(G0)에 작용하는 부하는 바로 뒤에 위치하는 게이트 라인(G1)에 연결된 다수의 유지 커패시터인 반면, 다른 게이트 라인(G1, G2, …)에 작용하는 부하는 대응하는 액정 커패시터와 유지 커패시터이다.
이러한 초기 게이트 라인에서의 부하 불균일은 나머지 라인과 비교할 때 뚜렷한 밝기 차이를 야기시키며, 이로 인해 초기 게이트 라인에서의 표시 불균일이 발생한다. 상기 초기 게이트 라인에서의 표시 불균일은 액정 표시 장치의 품질을 저하시키는 요인으로 작용한다.
종래에는 이러한 문제를 방지하기 위하여, 게이트 구동 집적회로에 추가된 더미 패드가 마지막번째의 게이트 라인과 연결되도록 하고, 상기 마지막번째의 게이트 라인 신호가 게이트 PCB(Printed Circuit Board)를 통해 0번 게이트 라인에 인가되도록 함으로써 초기 게이트 라인의 유지 커패시터에 충전되는 양이 다른 게이트 라인의 그것과 동일하도록 하였다.
그런데, 이러한 구조를 구현하기 위해서는 게이트 구동 집적회로의 테이프 캐리어 패키지(TCP : Tape Carrier Package)를 변경해야 할 뿐만 아니라 마지막 게이트 라인의 신호를 피드백받음으로 인하여 다음 프레임의 첫 번째 게이트 신호가 입력될 때까지 블랭크(blank) 구간이 발생하며, 이 블랭크 구간 동안에는 보상이 되지 않는 단점이 있다.
상기 초기 게이트 라인의 표시 불균일을 해소하기 위한 또다른 방법으로써, 초기 게이트 라인에 게이트 오프 전압을 직접 인가하는 것이 있지만 이 방법은 실효성이 없다.
그러므로, 이 발명은 상기한 종래의 기술적 과제를 해결하기 위한 것으로서, 초기 게이트 라인에 다른 게이트 라인에 인가되는 것과 동일한 파형의 펄스 신호를 인가하기 위하여, 초기 게이트 전압을 생성시키는 전압 발생회로를 제공하는 데 그 목적이 있다. 특히, 이 발명의 전압 발생회로는 상기 초기 게이트 전압이 동작 모드에 따라 타 게이트 전압에 대해 일정한 타이밍을 가지도록 한다.
도1은 일반적인 전단 게이트 구조를 가지는 액정 패널의 등가 회로.
도2는 상기 도1에 도시된 액정 패널에 사용되는 게이트 전압의 파형.
도3은 이 발명의 실시예에 따른 초기 게이트 전압 발생회로.
도4는 상기 도3의 회로에 사용되는 주요 신호의 파형.
도5a 및 도5b는 상기 도3의 회로에서 동기모드와 데이타 인에이블 모드에 따른 주요 신호의 파형.
상기한 목적을 달성하기 위하여, 이 발명에 따른 초기 게이트 전압 발생회로는, 게이트 클럭펄스와 그의 반전신호에 따라 수직시작신호를 래치시키며, 게이트 클럭펄스의 반 클럭만큼 지연된 제1수직시작신호와 게이트 클럭펄스의 1클럭만큼 지연된 제2수직시작신호를 생성하는 래치 수단 바이어스 조건에 따라 게이트 온 전압 또는 게이트 오프 전압을 초기 게이트 전압으로서 출력하는 푸쉬풀 증폭기 상기 수직시작신호 또는 제1수직시작신호에 따라 상기 푸쉬풀 증폭기로의 바이어스 라인을 온/오프시키는 제1스위칭 수단 동기 모드 또는 데이타 인에이블 모드에 따라 소정의 모드신호를 생성하는 모드 선택수단 및 상기 모드 선택수단에서 생성된 상기 모드신호에 따라 상기 수직시작신호 또는 제2수직시작신호를 최종 수직시작신호를 선택하여 출력시키는 제2스위칭 수단을 포함한다.
상기한 이 발명에 따르면, 상기 수직시작신호 또는 제1수직시작신호에 의해 푸쉬풀 증폭기로의 바이어스 라인이 온/오프된다. 그리고, 푸쉬풀 증폭기는 바이어스 조건에 따라 게이트 온 전압 또는 게이트 오프 전압을 초기 게이트 전압으로서 출력한다. 제1수직시작신호는 수직시작신호와 동기이며, 게이트 클럭펄스의 반 클럭만큼 지연된 신호이므로, 상기 푸쉬풀 증폭기에서 출력되는 초기 게이트 전압은 수직시작신호와 파형이 동일한 반면 전압 레벨이 상기 게이트 전압은 게이트 온 전압과 게이트 오프 전압 사이를 스윙한다. 이러한 초기 게이트 전압은 전단 게이트 구조의 액정 패널에 적용되는 다른 게이트 전압과 동일한 파형을 가진다. 따라서, 상기 초기 게이트 전압에 의해 전단 게이트 구조의 액정 패널에서 초기 게이트 라인에 연결된 유지 커패시터들은 다른 게이트 라인에 연결된 유지 커패시터들과 동일하게 충전될 수 있다.
또한, 이 발명에 따른 초기 게이트 전압 발생회로는 모드 선택수단과 제2스위칭 수단에 의해 표시 모드 별로 다른 타이밍을 가지는 최종 수직시작신호를 생성한다. 이것은 모드 선택수단으로부터의 모드신호에 따라 상기 제2스위칭 수단이 상기 수직시작신호 또는 제2수직시작신호 중 하나를 선택하여 출력시킴으로써 달성된다.
상기한 이 발명의 목적, 특징 및 잇점은 도면을 참조한 아래의 상세한 실시예 설명으로부터 보다 명백해질 것이다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 상세히 설명한다.
도3은 이 발명의 실시예에 따른 초기 게이트 전압 발생회로이고, 도4는 상기 도3의 회로에 사용되는 주요 신호의 파형이고, 도5a 및 도5b는 상기 도3의 회로에서 동기모드와 데이타 인에이블 모드에 따른 주요 신호의 파형이다.
먼저, 도3을 참조하여 이 발명의 실시예에 따른 초기 게이트 전압 발생회로의 구성을 설명한다.
상기 도3에 도시되어 있듯이, 이 발명의 실시예에 따른 초기 게이트 전압 발생회로는 플립플롭(FF1, FF2), 트랜지스터(Tr1∼Tr3), 반전기(INV1, INV2), 아날로그 스위치(AS1∼AS3) 및 스위치(SW1∼SW3)로 구성된다. 이 발명의 실시예에서 플립플롭(FF1, FF2)은 D형 플립플롭이고, 트랜지스터(Tr1, Tr2)는 npn형이며 트랜지스터(Tr3)는 pnp형이지만, 이 발명의 기술적 범위는 여기에 한정되지 않는다. 그리고, 상기 각 소자와 등가의 기능을 가지는 전기소자로 교환하여 설계하는 것은 당업자에게 자명한 사실이다.
상기 도3의 회로를 보다 상세하게 설명하면, 플립플롭(FF1)의 데이타 입력단자(D1)에는 수직시작신호(STV1)가 입력되며, 클럭단자(CK)에는 게이트 클럭펄스(CPV)가 입력되며, 상기 플립플롭(FF1)의 출력단자(Q1)는 플립플롭(FF2)의 데이타 입력단자(D2)에 연결된다. 상기 게이트 클럭펄스(CPV)는 반전기(INV1)에 의해 반전되며, 반전된 게이트 클럭펄스는 플립플롭(FF2)의 클럭단자(CK)에 입력된다. 트랜지스터(Tr1)의 컬렉터에는 전원전압(Vcc)이 인가되며, 트랜지스터(Tr1)의 베이스는 상기 플립플롭(FF2)의 출력단자(Q2)에 연결된다. 스위치(SW1)는 플립플롭(FF1)의 데이타 입력단자(D1)와 출력단자(Q1) 신호 중 하나를 선택하며, 선택된 신호는 아날로그 스위치(AS1)의 단자(IN1)에 제공되도록 연결된다. 또한, 아날로그 스위치(AS1)의 단자(D1, S1)는 트랜지스터(Tr2)의 베이스와 트랜지스터(Tr3)의 컬렉터에 각각 연결된다. 두 트랜지스터(Tr2, Tr3)는 푸쉬풀 증폭기(push-pull amplifier)를 구성한다. 즉, 두 트랜지스터(Tr2, Tr3)의 베이스는 서로 연결되며, 에미터 또한 서로 연결된다. 그리고, 상기 트랜지스터(Tr2)의 컬렉터에는 게이트 온 전압(Von)이 인가되며, 상기 트랜지스터(Tr3)의 컬렉터에는 게이트 오프 전압(Voff)이 인가된다. 스위치(SW2, SW3)는 동기 모드(Sync) 또는 데이타 인에이블 모드(DE) 중 하나를 선택하기 위한 것으로서, 점프 스위치(jump switch)에 의해 구현된다. 즉, 스위치(SW3)는 접지(GND) 또는 전원전압(VCC) 중 하나를 선택하도록 연결되며, 스위치(SW2) 또한 접지(GND) 또는 전원전압(VCC) 중 하나를 선택하도록 연결된다. 아날로그 스위치(AS2)의 단자(IN2)와 반전기(INV2)의 입력단에는 상기 스위치(SW2)에서 선택된 신호가 입력되며, 각 단자(D2, S2)는 수직시작신호(STV)와 최종 수직시작신호(STV3)를 위한 신호선에 각각 연결된다. 아날로그 스위치(AS3)의 단자(IN3)에는 상기 반전기(INV2)의 출력신호가 입력되며, 각 단자(D3, S3)는 트랜지스터(Tr1)의 에미터와 최종 수직시작신호(SRV3)를 위한 신호선에 각각 연결된다.
다음으로, 첨부된 도4의 파형도를 참조하여 이 발명의 실시예에 따른 초기 게이트 전압 발생회로의 동작을 설명한다.
전원이 공급되어 회로의 동작이 시작되면, 수직시작신호(STV)와 게이트 클럭펄스(CPV)가 이미 설명된 바와 같이 플립플롭(FF1)에 입력된다. 플립플롭(FF1)은 클럭단자(CK)를 통해 제공되는 게이트 클럭펄스(CPV)의 라이징 에지(rising edge)에서 데이타 입력단자(D1)의 신호를 출력단자(Q1)로 래치시킨다. 또한, 플립플롭(FF2)은 인버터(INV1) 및 클럭단자를 통해 제공되는 반전된 게이트 클럭펄스(CPVB)의 라이징 에지에서 데이타 입력단자(D2)의 신호를 출력단자(Q2)로 래치시킨다. 상기 두 플립플롭(FF1)은 서로 반대 위상인 클럭신호에 따라 래치 동작을 수행하므로, 수직시작신호(STV)는 플립플롭(FF1)에 의해 게이트 클럭펄스(CPV)의 반 클럭만큼 지연되고, 플립플롭(FF2)에 의해 다시 게이트 클럭펄스(CPV)의 반 클럭만큼 지연된다. 따라서, 플립플롭(FF1)의 출력단자(Q1)에서는 수직시작신호(STV)에 비해 게이트 클럭펄스(CPV)의 반 클럭만큼 지연된 수직시작신호(STV1)가 생성되고, 플립플롭(FF2)의 출력단자(Q2)에서는 수직시작신호(STV)에 비해 게이트 클럭펄스(CPV)의 1클럭만큼 지연된 수직시작신호가 생성된다. 상기 플립플롭(FF2)의 출력단자(Q2) 신호는 트랜지스터(Tr1)의 에미터 신호와 동일한 위상이다. 즉, 출력단자(Q2) 신호가 하이레벨일 때, 트랜지스터(Tr1)도 턴온되어 하이레벨의 전원전압(Vcc)이 에미터에서 나타나고, 출력단자(Q2) 신호가 로우레벨일 때에는 트랜지스터(Tr)도 턴오프되어 에미터에서 로우레벨이 나타난다. 이에 따라, 1클럭만큼 지연된 수직시작신호(STV2)는 트랜지스터(Tr1)의 에미터에서 나타난다. 도4에는 상기 수직시작신호들(STV, STV1, STV2)의 파형이 도시되어 있다.
아날로그 스위치(AS1)는 단자(IN1)의 신호 상태에 따라 두 단자(D1, S1)를 스위칭시킨다. 예를 들어, 단자(IN1)의 신호가 로우레벨이면, 두 단자(D1, S1)간의 접점이 턴온되며, 단자(IN1)의 신호가 하이레벨이면, 두 단자(D1, S1)간의 접점이 턴오프된다. 상기 단자(IN1)의 신호로서, 스위치(SW1)에 의해 수직시작신호(STV) 또는 반클럭 지연된 수직시작신호(STV1)가 선택된다. 도4의 파형도는 스위치(SW1)에 의해 상기 반클럭 지연된 수직시작신호(STV1)가 선택된 경우를 가정한 것이다. 만약, 아날로그 스위치(AS1)의 두 단자(D1, S1)가 턴온되면, 두 트랜지스터(Tr2, Tr3)의 공통 베이스에 게이트 오프 전압(Voff)이 인가되며, 이로 인해 pnp형인 트랜지스터(Tr3)가 턴온되어 게이트 오프 전압(Voff)이 초기 게이트 전압(VG0)으로서 제공된다. 반대로, 아날로그 스위치(AS1)의 두 단자(D1, S1)가 턴오프되면, npn형인 트랜지스터(Tr2)가 턴온되어 게이트 온 전압(Von)이 초기 게이트 전압(VG0)으로 제공된다. 이러한 초기 게이트 전압(VG0)은 액정 패널(도시하지 않음) 상의 초기 게이트 라인에 인가된다. 상기 아날로그 스위치(AS1)는 수직시작신호(STV1)에 따라 온/오프가 제어되므로, 도4에 도시된 바와 같이, 상기 초기 게이트 전압(VG0)은 수직시작신호(STV1)에 동기됨을 알 수 있다. 또한, 상기 초기 게이트 전압(VG0)은 게이트 온 전압(Von)과 게이트 오프 전압(Voff) 사이를 스윙(swing)하며, 이점은 게이트 구동 집적회로에서 생성되는 다른 게이트 전압과 동일하다. 이러한 초기 게이트 전압에 의해 초기 게이트 라인에 연결된 유지 커패시터들은 다른 게이트 라인에 연결된 유지 커패시터들과 동일하게 충전되므로, 초기 게이트 라인에서의 부하 불균일로 인한 비정상 표시 특성이 개선될 수 있다.
한편, 이 발명에 따른 초기 게이트 전압 발생회로는 액정 표시 장치의 표시 모드에 따라 구별되는 수직시작신호를 제공한다. 통상, 표시 모드에는 동기 모드와 데이타 인에이블 모드가 있는데, 동기 모드는 수직동기신호 및 수평동기신호에 의거하여 표시가 이루어지는 것이고, 데이타 인에이블 모드는 색신호 데이타가 존재하는 유효구간에서만 표시가 이루어지는 것이다. 본 발명의 초기 게이트 전압 발생회로에 입력되는 수직시작신호(STV)는 초기 게이트 전압을 감안하지 않은 조건에서 제공되는 파형이므로, 표시 모드 별로 초기 게이트 전압을 감안한 파형 정형이 필요하다. 도5a는 동기모드에서 본 발명에 따른 초기 게이트 전압 발생회로의 동작을 설명하기 위한 주요 신호의 파형이고, 도5b는 데이타 인에이블 모드에서 본 발명에 따른 초기 게이트 전압 발생회로의 동작을 설명하기 위한 주요 신호의 파형이다.
앞서 설명한 바와 같이, 두 스위치(SW2, SW3)는 표시 모드에 따라 구분되는 바이어스 조건을 제공한다. 즉, 동기모드에서는 스위치(SW2)가 전원전압(Vcc)과 연결되고 스위치(SW3)는 접지(GND)와 연결되며, 데이타 인에이블 모드에서는 스위치(SW2)가 접지(GND)와 연결되고 스위치(SW3)가 전원전압(Vcc)과 연결된다. 따라서, 동기모드에서는 스위치(SW2)를 통해 전원전압(Vcc)이 반전기(INV2)와 아날로그 스위치(AS2)에 제공되고, 데이타 인에이블 모드에서는 스위치(SW2)를 통해 접지(GND)가 반전기(INV2)와 아날로그 스위치(AS2)에 제공된다. 이미 설명된 아날로그 스위치의 동작 원리를 참조하면, 동기모드에서는 스위치(SW2)를 통해 제공되는 전원전압(Vcc)에 의해 아날로그 스위치(AS3)의 두 단자(S3, D3)가 턴온되어 1클럭 지연된 수직시작신호(STV2)가 최종 수직시작신호(STV3)로서 출력되고, 데이타 인에이블 모드에서는 스위치(SW2)를 통해 제공되는 접지(GND) 전위에 의해 아날로그 스위치(AS2)의 두 단자(S2, D2)가 턴온되어 수직시작신호(STV)가 최종 수직시작신호(STV3)로서 출력된다.
도5a를 참조하면, 최종 수직시작신호(STV3)가 수직시작신호(STV)에 비해 1클럭만큼 지연됨을 알 수 있고, 도5b를 참조하면, 최종 수직시작신호(STV3)가 수직시작신호(STV)에 동기됨을 알 수 있다.
상기와 같이 생성되는 최종 수직시작신호(STV3)는 게이트 구동 집적회로(도시하지 않음)에 제공되어 게이트 전압의 생성 타이밍을 결정하는 데 사용된다.
이상에서 설명된 바와 같이, 이 발명에 따른 초기 게이트 전압 발생회로는 수직시작신호와 게이트 클럭펄스를 이용하여 다른 게이트 라인과 유사하게 초기 게이트 라인을 구동할 수 있는 초기 게이트 전압을 생성하며, 특히 표시 모드별로 필요한 타이밍을 가지는 수직시작신호를 생성한다. 본 발명에 따른 초기 게이트 전압 발생회로에서 생성되는 초기 게이트 전압에 의해, 전단 게이트 구조의 패널에서 초기 게이트 라인에 연결된 유지 커패시터들이 타 게이트 라인에 연결된 유지 커패시터들과 동일하게 충전될 수 있다. 이에 따라, 전단 게이트 구조의 액정 표시 장치에서 발생하는 초기 게이트 라인에서의 비정상적인 표시 특성이 개선될 수 있다.
또한, 이 발명에 따른 초기 게이트 전압 발생회로가 표시 모드별로 필요한 타이밍을 가지는 수직시작신호를 제공하므로, 액정 표시 장치의 표시 모드에 관계없이 적용될 수 있는 호환성을 가진다.
비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.

Claims (6)

  1. 게이트 클럭펄스와 그의 반전신호에 따라 수직시작신호를 래치시키며, 게이트 클럭펄스의 반 클럭만큼 지연된 제1수직시작신호와 게이트 클럭펄스의 1클럭만큼 지연된 제2수직시작신호를 생성하는 래치 수단 바이어스 조건에 따라 게이트 온 전압 또는 게이트 오프 전압을 초기 게이트 전압으로서 출력하는 푸쉬풀 증폭기 상기 수직시작신호 또는 제1수직시작신호에 따라 상기 푸쉬풀 증폭기로의 바이어스 라인을 온/오프시키는 제1스위칭 수단 동기 모드 또는 데이타 인에이블 모드에 따라 소정의 모드신호를 생성하는 모드 선택수단 및 상기 모드 선택수단에서 생성된 상기 모드신호에 따라 상기 수직시작신호 또는 제2수직시작신호를 최종 수직시작신호를 선택하여 출력시키는 제2스위칭 수단을 포함하는, 액정 표시 장치용 초기 게이트 전압 발생회로.
  2. 제1항에 있어서, 상기한 래치 수단은 상기 제1수직시작신호를 생성하기 위하여, 상기 수직시작신호를 게이트 클럭펄스에 따라 래치시키는 제1플립플롭 및 상기 제2수직시작신호를 생성하기 위하여, 상기 제1플립플롭에서 래치된 신호를 게이트 클럭펄스의 반전신호에 따라 래치시키는 제2플립플롭을 포함하는 액정 표시 장치용 초기 게이트 전압 발생회로.
  3. 제1항 또는 제2항에 있어서, 상기한 푸쉬풀 증폭기는 각 베이스가 서로 연결되고 각 에미터 또한 서로 연결된 npn형 트랜지스터와 pnp형 트랜지스터로 구성되며, 각 트랜지스터의 컬렉터에는 게이트 온 전압과 게이트 오프 전압이 인가되는, 액정 표시 장치용 초기 게이트 전압 발생회로.
  4. 제3항에 있어서, 상기한 제1스위칭 수단은 상기 수직시작신호 또는 제1수직시작신호에 따라 상기 게이트 오프 전압이 상기 두 트랜지스터의 공통 베이스에 인가되는 것을 스위칭하기 위한 제1아날로그 스위치로 구성되는, 액정 표시 장치용 초기 게이트 전압 발생회로.
  5. 제1항에 있어서, 상기한 제2스위칭 수단은 상기 모드 선택수단으로부터의 모드신호를 반전시키기 위한 반전기 상기 모드신호에 대응하여 상기 수직시작신호를 선택하여 최종 수직시작신호로서 출력시키는 제2아날로그 스위치 및 상기 반전기로부터의 모드신호의 반전신호에 대응하여 상기 제2수직시작신호를 선택하여 최종 수직시작신호로서 출력시키는 제3아날로그 스위치로 구성되는, 액정 표시 장치용 초기 게이트 전압 발생회로.
  6. 제5항에 있어서, 상기한 모드 선택수단은 동기모드 또는 데이타 인에이블 모드에 따라 하이레벨 또는 로우레벨 상태를 모드신호로서 제공하는 점프스위치로 구성되는, 액정 표시 장치용 초기 게이트 전압 발생회로.
KR1019970007694A 1997-03-07 1997-03-07 액정 표시 장치용 초기 게이트 전압 발생회로 KR100218514B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970007694A KR100218514B1 (ko) 1997-03-07 1997-03-07 액정 표시 장치용 초기 게이트 전압 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970007694A KR100218514B1 (ko) 1997-03-07 1997-03-07 액정 표시 장치용 초기 게이트 전압 발생회로

Publications (2)

Publication Number Publication Date
KR19980072744A KR19980072744A (ko) 1998-11-05
KR100218514B1 true KR100218514B1 (ko) 1999-09-01

Family

ID=19499070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007694A KR100218514B1 (ko) 1997-03-07 1997-03-07 액정 표시 장치용 초기 게이트 전압 발생회로

Country Status (1)

Country Link
KR (1) KR100218514B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024858B2 (en) 2011-10-26 2015-05-05 Samsung Display Co., Ltd. Display panel with improved gate driver
CN109410855A (zh) * 2018-11-08 2019-03-01 惠科股份有限公司 显示面板和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024858B2 (en) 2011-10-26 2015-05-05 Samsung Display Co., Ltd. Display panel with improved gate driver
CN109410855A (zh) * 2018-11-08 2019-03-01 惠科股份有限公司 显示面板和显示装置
CN109410855B (zh) * 2018-11-08 2020-11-06 惠科股份有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
KR19980072744A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US5798746A (en) Liquid crystal display device
US6295046B1 (en) Shift register unit and display device
US7365727B2 (en) Two-way shift register and image display device using the same
US5252957A (en) Sample-and-hold circuit and liquid crystal display apparatus
KR101129614B1 (ko) 표시장치를 구비한 전자장치
KR20190009019A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20080011896A (ko) 게이트 온 전압 발생회로와 게이트 오프 전압 발생회로 및이들을 갖는 액정표시장치
JP2000137247A (ja) アクティブマトリックス液晶表示装置
JP2948682B2 (ja) 表示装置の駆動回路
JP2009015286A (ja) 画像表示装置及び駆動回路
US5115232A (en) Display device driving circuit
KR20190007727A (ko) 게이트 구동회로와 이를 이용한 표시장치
JPS59116790A (ja) マトリクス型表示装置の駆動回路
KR100375751B1 (ko) 전압 레벨 시프터 및 폴리실리콘 디스플레이
JPH03119385A (ja) 液晶表示回路
KR100218514B1 (ko) 액정 표시 장치용 초기 게이트 전압 발생회로
KR20070118459A (ko) 표시장치
EP0726558A1 (en) A circuit for driving a thin film transistor liquid crystal display
KR20070074841A (ko) 액정 표시 장치
KR100767363B1 (ko) 액정 표시 장치 및 이의 구동 방법
JP2002169513A (ja) 液晶表示パネル走査線ドライバ
KR100599957B1 (ko) 액정표시 장치의 게이트 전압 구동회로
KR100478341B1 (ko) 액정 표시 장치용 구동 회로
KR100697269B1 (ko) 액정 디스플레이 장치를 위한 고속 방전회로
KR101073263B1 (ko) 쉬프트 레지스터 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee