KR100217336B1 - 반도체 분석시료의 대전방지방법 - Google Patents

Abstract

반도체 분석시료 대전방지방법에 관한 것이다.

본 발명에 따른 반도체 분석시료 대전방지방법은, 검사의 대상이 되는, 절연체로 고립된 전도체 부분을 당해 반도체장치 내에서 인접된 대용량의 전도부와 연결시키는 전기통로를 형성시키는 것을 특징으로 한다.

따라서, 본 발명에 의하면 검사시 분석대상영역에 누적되는 전하로 인한 왜곡이 없이 대상영역의 표면구조를 정밀하게 검사할 수 있다는 효과가 있다.

Description

반도체 분석시료의 대전방지방법

본 발명은 반도체 분석시료의 대전방지방법에 관한 것으로서, 보다 상세하게는 분석대상이 되는 시료에서 절연체로 고립된 도체부분을 분석할 때 문제가 되는 대전현상을 방지하는 방법에 관한 것이다.

반도체장치는 극히 정밀한 구조를 가지는 것이므로 그 제조공정 역시 고도의 정밀성을 필요로 한다. 그리고 그 공정의 적합성, 그 공정을 거쳐 형성된 반도체 구조의 이상유무는 그 공정을 거친 중간 단계의 웨이퍼들을 검사함으로써 평가된다. 이러한 검사에 사용되는 방법과 장비도 고도의 정밀성을 필요로 하며 따라서 검사결과에 왜곡을 가져오는 요인들은 철저히 제거되어야 한다.

반도체장치의 검사와 관련된 정밀 측정장비로는, 전자나 이온 등의 대전입자를 시료에 조사하여 그 결과로 반사되거나 충돌로 발생하는 이차적인 입자들을 검출하여 관련 값들을 측정하는 종류들이 많이 사용된다. 그러나 이들 장비를 사용할 때 시료가 대전되어 있다면 측정을 위해 시료에 쏘아지는 대전입자는 시료의 대전으로 인한 전기력의 영향을 받게 되고 그 측정값은 왜곡된다. 특히 AES(Auger Electron Spectroscopy)같은 정밀장비는 시료에 조사되는 대전입자의 에너지가 크지 않아 더 많은 영향을 받게 된다.

그런데, 시료가 대전되는 원인 가운데 중요한 것으로 검사를 위해 시료에 조사되는 대전입자의 누적을 들 수 있다. 즉, 시료의 검사를 위해 쏘아지는 많은 대전입자들이 시료를 대전시켜 정밀한 검사를 어렵게 한다는 모순이 있었다. 이런 현상은 검사를 필요로 하는 부분이 절연체나 공간으로 격리되어 전하가 외부로 빠져나가지 못할 때 생기게 된다.

반도체장치에서는 절연막 위에 도전체로 된 섬(Island)구조가 형성될 때 문제가 된다. 특히 고립된 섬이 면적이 작은 경우 정전용량이 작으므로 쉽게 높은 전위로 대전될 때는 이런 형태의 시료편에서는 분석이 불가능하게 된다.

따라서, 대개의 경우 이러한 문제를 해결하기 위해 고립된 섬과 같은 패턴이 없거나 1Cm×1Cm 크기의 테스트 패턴을 가진 시료로 재 제작하여 검사를 실시하였다. 그러나 이러한 검사는 간접적인 것이고 실제로 분석하고자 하는 포인트에서의 예상되는 분석결과와 다른 결과가 나올 가능성이 컸다. 즉, 공정의 결과를 정확히 평가할 수는 없었다.

또 다른 대안으로 시료의 전면에 전도체인 금속을 코팅하거나 탐침을 이용하여 전하의 통로를 만들어주는 방법도 사용되었다.

도1은 시료의 전면에 전도체를 코팅한 상태를 나타내는 도면이다.

그러나 절연막(12) 위에 분석대상영역(11)이 전도체 섬을 이루는 시료 전면에 금속코팅(14)을 하는 방법으로는 큰 파티클이 놓이는 경우와 같은 불연속점을 검출할 수는 있으나 일반적인 목적이 되는 분석대상영역(11)의 정확한 표면정보를 얻어내기 어려웠다. 또한 스퍼터링이 실시되는 경우에는 전하의 통로역할을 하는 금속막이 제거되어 더 이상의 분석이 불가능하게 된다.

도2는 시료의 분석대상영역에 탐침을 연결하여 전기통로를 형성한 상태를 나타내는 도면이다.

그러나 탐침(21)을 이용하는 경우에도 분석대상영역(11)이 대략 100μm이상의 크기에서만 가능하며 작업자가 광학현미경을 보면서 수작업을 해야만 하므로 시간이 걸리고 불편하다는 문제점이 있었다.

본 발명의 목적은, 대전입자를 조사하여 시료를 검사하는 정밀 검사장치를 이용하여 반도체장치 관련 시료를 검사할 때, 절연체와 공간으로 고립된 전도체부분의 구조에 대해서도 정확한 표면정보를 얻을 수 있도록 반도체 분석시료의 대전방지방법을 제공하는 데 있다.

도1은 시료의 전면에 전도체를 코팅한 상태를 나타내는 도면이다.

도2는 시료의 분석대상영역에 탐침을 연결하여 전기통로를 형성한 상태를 나타내는 도면이다.

도3은 반도체장치 분석에서 문제가 되었던 전형적인 구조로 절연막 위에 도전체 섬이 형성된 구조를 나타내는 도면이다.

도4는 도3의 도전체 섬의 주변부 절연막 일부를 FIB장비를 이용하여 제거한 상태를 나타낸다.

도5는 도4 상태의 반도체장치 구조 상에 도전체 섬과 절연막이 제거된 부분을 연결하는 일부 영역에 FIB장비로 전기통로를 형성시킨 상태를 나타내는 도면이다.

* 도면의 주요부분에 대한 부호의 설명

11 : 분석대상영역 12 : 절연막

13 : 도전막 14 : 금속코팅

21 : 탐침 51 : 전기통로

상기 목적을 달성하기 위한 본 발명에 따른 반도체 분석시료 대전방지방법은, 검사의 대상이 되는, 절연체로 고립된 전도체 부분을 당해 반도체장치 내에서 인접된 대용량의 전도부와 연결시키는 전기통로를 형성시키는 것을 특징으로 한다.

본 발명에서 인접된 전도부는 자체가 충분히 큰 정전용량을 가지는 전도체이거나 외부와 접속되어 외부로 전하를 방출할 수 있는 부분이다.

본 발명에서 전기통로의 형성은 전도체 부분을 격리하는 절연체를 일부 식각하고 위의 전도체 부분과, 절연체의 식각을 통해 드러난 다른 전도 구조체를 금속코팅 등을 이용하여 연결하는 방법이 사용될 수 있다.

한편, 본 발명에서와 같이 집적율이 높은 반도체장치의 구조체에서 정밀하게 전기통로를 설치하기 위해서는 역시 정밀한 가공이 가능한 장비를 이용하여야 한다. 이런 장비의 하나로 FIB(Focused Ion Beam)장비를 들 수 있다. FIB장비는 집중된 이온빔을 대상 시료의 일정 영역에 주사할 수 있는 장비로 이온빔의 에너지를 조절하여 일정 영역에 주사하여 시료를 박리할 수도 있고 미세한 금속분말을 시료 위로 불어넣으면서 이온빔을 주사하여 연속적으로 이온에 충돌된 미세분말이 시료에 적층되어 금속막을 형성시킬 수도 있다.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도3은 반도체장치 분석에서 문제가 되었던 전형적인 구조로 절연막 위에 도전체 섬이 형성된 구조를 나타내는 도면이다.

분석하고자 하는 분석대상영역(11)이 절연막(12) 위의 도전체 섬일 경우 AES같은 검사장비로 검사를 시작하면 도전체 섬에는 전자가 누적되어 이후에 주사되는 전자를 편향시킨다. 따라서 정확한 표면정보를 얻을 수 없게 한다.

도4는 도3의 도전체 섬의 주변부 절연막 일부를 FIB장비를 이용하여 제거한 상태를 나타낸다. 따라서 절연막(12) 하층의 도전막(13)이 일부 드러나게 된다. 절연막(12)을 제거하기 위해서는 FIB장비에서 무거운 원소이온을 이용하고 투사되는 이온의 에너지를 크게 한다. 그러면 이온들이 절연막과 충돌시 큰 에너지로 절연막(12)을 침식시켜 주사된 영역을 박리시킨다.

도5는 도4 상태의 반도체장치 구조 상에 도전체 섬과 절연막이 제거된 부분을 연결하는 일부 영역에 FIB장비로 전기통로를 형성시킨 상태를 나타내는 도면이다. 이러한 전기통로(51)의 형성은 도2 상태의 반도체장치 구조 상에 분석대상영역(11)인 도전체 섬과 절연막(12)이 제거된 부분을 연결하는 일부 영역에 미세한 금속분말을 위치시키고 그 위에서 FIB장비로 이온빔을 주사하여 미세 금속분말이 이온빔이 주사되는 영역에 적층막을 형성하는 방법으로 이루어질 수 있다. 전기통로(51)는 절연막 상부에 형성된 도전체 섬과 절연막(12) 하부의 도전막(13)을 연결하고 있으므로 도전체 섬부분의 표면구조를 알기 위해 AES로 전자빔을 주사하여도 전자는 전기통로를 이용하여 하부의 도전막으로 빠져나가므로 주사되는 전자의 경로를 왜곡시키지 않는다.

상기 예에서는 도전체 섬과 하부의 도전막을 연결시키는 방법을 사용하였으나 도전체 섬 측방에 대규모의 정전용량을 가진 구조체가 있거나 외부와 접촉되어 전기의 통로가 되는 구조체가 있다면 그 구조체와의 전기통로를 형성할 수도 있을 것이다.

따라서, 본 발명에 의하면 검사시 분석대상영역에 누적되는 전하로 인한 왜곡이 없이 대상영역의 표면구조를 정밀하게 검사할 수 있다는 효과가 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (6)

1. 검사의 대상이 되는, 절연체로 고립된 전도체 부분을 당해 반도체장치 내에서 인접된 대용량의 전도부와 연결시키는 전기통로를 형성시키는 것을 특징으로 하는 반도체 분석시료 대전방지방법.
2. 제 1항에 있어서,

   상기 전도부는 큰 자체 정전용량을 가지는 전도체인 것을 특징으로 하는 상기 반도체 분석시료 대전방지방법.
3. 제 1항에 있어서,

   상기 전도부는 외부와 접속되어 외부로 전하를 방출할 수 있는 부분인 것을 특징으로 하는 상기 반도체 분석시료 대전방지방법.
4. 제 1항, 제 2항 또는 제 3항의 어느 한 항에 있어서,

   상기 전기통로의 형성은 상기 전도체 부분을 격리하는 상기 절연체를 일부 식각하고 상기 전도체 부분과, 상기 절연체의 식각을 통해 드러난 상기 전도부를 전도체로 코팅하여 연결하여 이루어지는 것을 특징으로 하는 상기 반도체 분석시료 대전방지방법.
5. 제 4항에 있어서,

   상기 절연물의 식각과 상기 코팅은 FIB(Focused Ion Beam)장비를 이용하여 이루어지는 것을 특징으로 하는 상기 반도체 분석시료 대전방지방법.
6. 제 5항에 있어서

   상기 전도체는 금속분말인 것을 특징으로 하는 상기 반도체 분석시료 대전방지방법.