KR100216926B1 - 세라믹 팩키지의 제조방법 - Google Patents
세라믹 팩키지의 제조방법 Download PDFInfo
- Publication number
- KR100216926B1 KR100216926B1 KR1019910011025A KR910011025A KR100216926B1 KR 100216926 B1 KR100216926 B1 KR 100216926B1 KR 1019910011025 A KR1019910011025 A KR 1019910011025A KR 910011025 A KR910011025 A KR 910011025A KR 100216926 B1 KR100216926 B1 KR 100216926B1
- Authority
- KR
- South Korea
- Prior art keywords
- package
- common wiring
- plating
- external connection
- connection terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 반도체 소자를 탑재하는 다층세라믹 팩키지 특히, 팩키지 표면에 외부접속단자를 접합시키는 핀 그리드 어레이팩키지(Pin Grid Array Package; PGA)의 외부접속단자를 도금하는 방법 및 세라믹 팩키지의 제조방법에 관한 것으로, 다수의 외부접속단자들을 전기적으로 공통접속시키는 내부공통배선부를 팩키지 내부에 형성하고, 공통배선부가 외부에 노출되도록 팩키지 최상층에 凹부를 형성시키며, 세라믹 팩키지의 도금용 공통배선부를 분리제거시키기 위하여 팩키지에 반절단선을 형성시킨 다음에 凹부를 통하여 노출된 공통배선부에 전기를 가함으로서 Ni 및 Au로 외부접속단자를 도금하고 반절단선 부위를 절단함을 특징으로 하는 세라믹 팩키지의 제조방법에 관한 것이다.
본 발명의 방법으로 세라믹 팩키지의 외부접속단자를 도금하고 공통배선부를 제거함으로서 제조공정이 단순화되고 불량발생이 감소하여 수율이 증가되며 생산원가의 절감효과를 얻을 수 있었다.
즉, 종래의 방법에서는 측면공통배선부를 제거하기 위하여 전기도금후 연마공정이 필요하며 측면공통배선부 인쇄공정이 별도로 필요한 반면에, 본 발명에서는 반절단선에 의한 꺽임절단에 의해 공통배선부를 용이하게 제거할 수 있으므로 공정이 단순화되고 생산원가의 절감이 가능하였으며 팩키지 내부도체배선의 평면 인쇄시 공통배선부를 동시에 인쇄할 수 있기 때문에 별도의 공정이 불필요하였다. 또한, 종래의 방법에서는 전기도금시 도금용 치구와 공통배선부나 외부접속단자의 전기접속부분을 고정시키는 방법이 필요한 반면, 본 발명에서는 최상층의 凹부를 이용하여 도금치구를 접속고정시키게 되므로 팩키지의 도체부와 도금치구의 분리가 발생하지 않아 도금작업이 용이하고 도금작업시 불량이 감소하였다.
Description
제1도는 종래 방법에 따라 세라믹 팩키지를 도금하기 위해 전처리한 세라믹 팩키지의 상태를 나타내는 도면으로서,
(a)는 개략사시도.
(b)는 주요단면도이다.
제2도는 본 발명 방법에 따라 세라믹 팩키지를 도금하기 위해 전처리한 세라믹 팩키지의 상태를 나타내는 도면으로서,
(a)는 개략사시도.
(b)는 주요단면도이고,
(c)는 평면도를 나타내는 것이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 세라믹 팩키지 2 : 외부접속단자
3 : 세라믹 기판 4 : 내부도체 배선
5 : 팩키지 측면부 6 : 측면공통배선부
7 : 반절단선(scribing line) 8 : 공통배선부
9 : 凹부
본 발명은 반도체 소자를 탐재하는 다층세라믹 팩키지 특히, 팩키지 표면에 외부접속단자를 접합시키는 핀 그리드 어레이 팩키지(Pin Grid Array Package; PGA)의 외부접속단자를 도금하는 방법 및 세라믹 팩키지의 제조방법에 관한 것으로, 다수의 외부접속단자들을 전기적으로 공통접속시키는 내부공통배선부를 팩키지 내부에 형성하고, 공통배선부가 외부에 노출되도록 팩키지 최상층에 凹부를 형성시키며, 세라믹 팩키지의 도금용 공통배선부를 분리제거시키기 위하여 팩키지에 반절단선을 형성시킨 다음에 凹부를 통하여 노출된 공통배선부에 전기를 가함으로서 Ni 및 Au 로 외부접속단자를 도금하고 반절단선 부위를 절단함을 특징으로 하는 세라믹 팩키지의 제조방법에 관한 것이다.
일반적으로 다층 세라믹 팩키지는 다수의 미소성 세라믹 기판을 적층하고 고온 소성한 다음, 세라믹 팩키지 표면 또는 이면부에 다수의 외부접속용 단자를 브레이징(brazing) 접합시키고 외부접속단자의 표면에 Ni 또는 Au와 같은 금속도금을 행하여 제조한다. 외부접속단자의 표면에 금속층을 형성시키기 위해서는 전기도금법이 주로 사용되고 있으며, 전기도금을 위해서는 상호 전기절연되어 있는 다수의 외부접속단자들을 전기적으로 연결시켜야만 한다.
외부접속단자를 도금하는 종래의 방법은 제1도에 도시된 바와 같이 외부접속단자(2) 하단부의 내부도체배선을 팩키지 측면부 표면(5)까지 연장하는 내부도체배선(4)을 형성한 후, 각 외부접속단자(2)의 내부배선이 연장되어 있는 팩키지 측면부(5)에 스크린 인쇄법을 이용하여 공통배선부(6)를 만들어 모든 외부접속단자들을 전기적으로 접속시키고 적당한 전기도금 치구를 사용하여 측면공통배선부(6)나 외부접속단자(2)중의 임의의 부분에 전기를 가하여 모든 외부접속단자들을 전기도금한 다음, 측면공통배선부(6)를 연마, 제거하여 외부접속단자(2)들을 상호절연상태로 유지시킴으로서 다층세라믹 팩키지를 제조하여 왔다.
그러나, 상기와 같은 방법으로 세라믹 팩키지의 외부접속단자를 도금할 경우에는 전기도금이 끝난 후에 측면공통배선부(6)를 제거시키기 위해 연마공정을 실시하여야만 하며, 상기 연마공정은 많은 시간이 소요될 뿐만 아니라 장비가 필요하게 되며 이로 인하여 제조공정이 길어지고 비용이 증가함에 따라 생산원가가 상승하게 되는 문제점이 있었다. 또한, 전기접속용 측면공통배선부를 형성하기 위해 기존의 평면인쇄공정 이외에 측면부 인쇄공정이 필요하게 되며, 전기도금시 전기공급용 도금치구와 외부접속단자 및 측면공통인쇄 배선부와의 고정접속이 곤란하여 전기접촉 불량이 쉽게 발생하여 도금불량율이 증가하는 문제점이 있었다.
따라서, 본 발명의 목적은 제조공정이 간단하고 불량발생이 감소하여 수율이 증가되고 생산원가의 절감등의 효과를 나타내는 세라믹 팩키지의 도금방법을 제공하는데 있다.
본 발명의 다른 목적은 상기의 도금방법을 이용하여 세라믹 팩키지를 제조하는 방법을 제공하는데 있다.
상술한 목적 뿐만 아니라 용이하게 표출될 수 있는 또 다른 목적을 달성하기 위하여 본 발명에서는 다수의 외부접속단자들을 전기적으로 공통접속시키는 내부공통도체 배선부를 팩키지 내부에 형성하고 상기 공통배선부의 일부분이 외부로 노출되도록 팩키지 최상층 부에 다수의 凹부를 형성하여, 상기 凹부를 통해 노출된 공통도체 배선부에 일정한 전기도금용 치구를 사용하여 전기를 가함으로서 모든 외부접속단자에 금속을 도금하였으며, 상기 내부공통도체 배선부 보다 안쪽 위치에 최종 팩키지 제품 크기로 반절단선(scribing line)을 형성시켜 도금공정이 끝난 후에 공통배선부가 포함된 팩키지 외곽부를 반절단선을 따라 꺽어서 분리시킴으로서 별도의 공정없이 외부접속단자의 전기적 절연이 가능하도록 하였다.
본 발명의 세라믹 팩키지 도금방법 및 제조방법을 첨부된 도면에 의거하여 좀 더 구체적으로 설명하면 다음과 같다.
제2(a), (b)도 및 제2(c)도에 도시된 바와 같이 외부접속단자(2) 하단부의 내부도체 배선 연장선(4)을 공통으로 전기접속시키는 공통도체배선부(8)를 스크린 인쇄법을 이용하여 평면도체배선부 인쇄시 동시에 팩키지 내부에 형성하고, 상기의 공통배선부(8) 일부가 외부노출되도록 미소성 기판의 펀칭(punching) 공정시 공통배선부(8) 인쇄 위치에 맞춰 다수의 凹부(9)를 만듬으로서 전기도금시 도금용 치구와의 전기접속이 용이하게 되도록 한다.
또한, 전기도금이 끝난 팩키지에서 공통배선부(8)를 분리제거시킬 수 있도록 공통배선부(8)보다 팩키지 안쪽부분에 반절단선(scribing ling : 7)을 미소성 기판 적층체 절단(cutting) 공정시 형성시킨다.
상술한 방법으로 제조한 미소성 팩키지를 가습수소분위기에서 고온열처리한 후에 팩키지 최상층의 凹부(9)를 통해 노출된 공통배선부(8)에 전기 도금용 치구를 접속시켜 전기를 가함으로써 공통배선부(8)에 전기접속된 모든 외부접속단자(2)에 Ni 도는 Au와 같은 금속을 도금하였으며, 전기도금이 끝난 후에 각각의 외부접속단자(2)간의 전기절연을 위하여 기형성된 반절단선(scribing ling :7)을 따라 공통배선부(8)가 포함된 팩키지 외곽부를 꺽어서 절단 분리시킴으로써 최종 팩키지 제품을 제조하였다.
본 발명에 있어서, 반절단선(7)을 형성하는 위치는 최종 팩키지의 치수와 일치되는 위치가 되도록 하여 반절단선을 이용한 꺽임분리작업을 통해 후공정없이 최종 팩키지 제품을 얻을 수 있도록 한다.
상술한 바와 같이, 본 발명의 방법으로 세라믹 팩키지의 외부접속단자를 도금하고 공통배선부를 제거함으로서 제조공정이 단순화되고 불량발생이 감소하여 수율이 증가되며 생산원가의 절감효과를 얻을 수 있었다.
즉, 종래의 방법에서는 측면공통배선부를 제거하기 위하여 전기도금 후 연마공정이 필요하며 측면공통배선부 인쇄공정이 별도로 필요한 반면에, 본 발명에서는 반절단선에 의한 꺽임절단에 의해 공통배선부를 용이하게 제거할 수 있으므로 공정이 단순화되고 생산원가의 절감이 가능하였으며 팩키지 내부도체배선의 평면 인쇄시 공통배선부를 동시에 인쇄할 수 있기 때문에 별도의 공정이 불필요하였다. 또한, 종래의 방법에서는 전기도금시 도금용 치구와 공통배선부나 외부접속단자의 전기접속부분을 고정시키는 방법이 필요한 반면, 본 발명에서는 최상층의 凹부를 이용하여 도금치구를 접속고정시키게 되므로 팩키지의 도체부와 도금치구의 분리가 발생하지 않아 도금작업이 용이하고 도금작업시 불량이 감소하였다.
Claims (1)
- 다수의 외부접속단자들을 전기적으로 공통접속시키는 내부공통배선부를 팩키지 내부에 형성하고, 세라믹 팩키지의 도금용 공통배선부를 분리제거시키기 위하여 팩키지에 반절단선을 형성시키는 세라믹 팩키지의 제조방법에 있어서, 상기 공통배선부가 외부에 노출되도록 팩키지 최상층의 다수의 凹부를 형성시킨 다음, 상기 凹부를 통하여 노출된 공통배선부에 전기를 가함으로서 Ni 및 Au로 외부접속단자를 도금하고 반절단선 부위를 절단하는 것을 특징으로 하는 세라믹 팩키지의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011025A KR100216926B1 (ko) | 1991-06-29 | 1991-06-29 | 세라믹 팩키지의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011025A KR100216926B1 (ko) | 1991-06-29 | 1991-06-29 | 세라믹 팩키지의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930001381A KR930001381A (ko) | 1993-01-16 |
KR100216926B1 true KR100216926B1 (ko) | 1999-09-01 |
Family
ID=19316559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910011025A KR100216926B1 (ko) | 1991-06-29 | 1991-06-29 | 세라믹 팩키지의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100216926B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100979500B1 (ko) * | 2007-09-14 | 2010-09-02 | 주식회사 유니멤스 | 프로브카드용 기판 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100396017B1 (ko) * | 2000-10-02 | 2003-08-27 | 하종민 | 초산 생산균주 |
-
1991
- 1991-06-29 KR KR1019910011025A patent/KR100216926B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100979500B1 (ko) * | 2007-09-14 | 2010-09-02 | 주식회사 유니멤스 | 프로브카드용 기판 |
Also Published As
Publication number | Publication date |
---|---|
KR930001381A (ko) | 1993-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6189200B1 (en) | Method for producing multi-layered chip inductor | |
EP0598914B1 (en) | Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board | |
US4662702A (en) | Electric contacts and electric connectors | |
CN103828079B (zh) | 承载设备、具有承载设备的电气设备和其制造方法 | |
JP2006295158A (ja) | 材料結合式で配設された端子要素を有するパワー半導体モジュール | |
CN100499960C (zh) | 带有接头端子的印刷基板、电子仪器及其制造方法 | |
JP6589990B2 (ja) | プローブカード用積層配線基板およびこれを備えるプローブカード | |
KR100216926B1 (ko) | 세라믹 팩키지의 제조방법 | |
KR19990082048A (ko) | 전자 제어 장치에 사용되는 장치 및 그 제조 방법 | |
WO2019181760A1 (ja) | 高周波モジュール | |
TW200931613A (en) | Wiring board ready to slot | |
JPH08264369A (ja) | 積層セラミック型電子部品 | |
CN220964049U (zh) | 一种光器件、封装基座及其电镀结构 | |
CN221102686U (zh) | 一种光器件、封装基座及其电镀结构 | |
JPS5821198Y2 (ja) | 印刷配線 | |
JPS63289844A (ja) | 半導体装置のバンプ電極 | |
KR100471149B1 (ko) | 저온동시소성 세라믹기판 모듈 패키지 제조방법 | |
JP4557786B2 (ja) | 多数個取り配線基板 | |
JP2882085B2 (ja) | フィルムキャリア回路基板及びその製造方法 | |
JPS6024093A (ja) | セラミツク配線基板の製造法 | |
JP3462198B2 (ja) | 抵抗器及びその製造法 | |
CN117673885A (zh) | 一种光器件、封装基座及其电镀结构 | |
KR920010498B1 (ko) | 반도체 장치용 세라믹 팩케지의 제조방법 | |
CN117424067A (zh) | 一种光器件、封装基座及其电镀结构 | |
JP2005050936A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050404 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |