KR100216400B1

KR100216400B1 - 교환기에서의 수신 ipc메세지 처리방법

Info

Publication number: KR100216400B1
Application number: KR1019960040254A
Authority: KR
Inventors: 정인철
Original assignee: 서평원; 엘지정보통신주식회사
Priority date: 1996-09-16
Filing date: 1996-09-16
Publication date: 1999-08-16
Also published as: KR19980021431A

Abstract

본 발명은 교환기에서의 IPC(Inter-Processor Communication) 메세지를 처리하는 방법에 관한 것으로, 특히 수신되는 IPC메세지를 처리하는 경우 프로세서의 부하를 저하시키도록 하는 교환기에서의 수신 IPC 메세지 처리방법에 관한 것이다.

종래의 IPC메세지 처리장치는 인터럽트 처리 내에서 버퍼 기술자 bd가 가리키는 버퍼(BF)로부터 IPC메세지를 메세지 큐(11)에 복사하여 놓는 과정에서 수신된 IPC메세지의 사이즈가 큰 경우 프로세서에 많은 부하가 걸리게 되어 프로세서의 메세지 처리 성능을 저하시키게 되는 문제점이 있다.

본 발명은 수신되는 IPC메세지를 처리하는 경우 프로세서의 부하를 저하 시키므로 프로세서의 메세지 처리 성능 저하를 방지하게 되어 교환기의 성능을 향상시키게 된다.

Description

교환기에서의 수신 IPC메세지 처리방법

일반적으로 교환기 내부에는 다수의 프로세서가 구비되어 있는데, 각 프로세서들은 상호간에 통신을 수행하여 IPC메세지를 주고 받는다.

종래 교환기에서 IPC메시지를 수신처리하는 경우에는 도1에 도시된 바와 같은 메세지 처리장치를 이용하여 행한다. IPC수신장치(10)가 IPC 메세지를 수신하여 최종 프로세서(20)에 전달하는데, HDLC(high-level data link control) 프레임 구조를 가지는 IPC 메세지를 수신하여 해당 IPC 메세지를 메모리내의 버퍼에 저장하는 기능을 가진다. bd는 IPC 메세지 수신시에 IPC수신장치(10)가 필요로하는 데이타를 구비하고 있는 버퍼 기술자(descriptor)로서 링(ring) 구조를 가진다. 링 구조라 함은 IPC수신장치(10)가 버퍼 기술자를 이용하는데 있어 bd0 → bd1 → bd2,.........→ bdn →bd0 →bd1,.........과 같은 순서로하여 순환적으로 이용함을 일컫는다. IPC수신장치(10)가 사용하는 버퍼 기술자 bd는, 버퍼가 채워져 있는지 비어 있는지의 여부를 나타내기 위한 공백 플레그를 구비하는 제어/상태워드와, 수신 IPC 메세지의 길이를 나타내기 위한 메세지 길이 정보와, 메모리내 버퍼의 어드레스를 나타내기 위한 버퍼 포인터(pointer)로 이루어져 있다. 한편, 메세지 큐(11)는 IPC수신장치(10)와 최종 프로세서(20) 사이의 완충 작용을 하기 위한 메모리 공간 이다. 그리고, 버퍼(BF0∼BFn)는 버퍼 기술자 bd에 의해 지정되는 메모리 공간으로서, IPC수신장치(10)가 수신 IPC메세지를 저장하는 버퍼 이며, 하나의 버퍼 기술자 bd에는 하나의 버퍼가 할당된다.

이와 같은 종래의 IPC메세지 처리장치는 수신된 IPC 메세지를 처리하는 경우에 다음과 같이 동작한다.

먼저, HDLC 프레임의 구조를 가지고 있는 IPC메세지가 IPC수신장치(10)에 수신되면, IPC수신장치(10)는 버퍼 기술자 중에서 차례가 된 임의의 버퍼 기술자 bdn에 의거하여 해당 버퍼 기술자 bdn이 가리키는 버퍼(BFn)에 수신 IPC메세지를 저장한다. 그리고, 수신된 IPC메세지의 상태를 버퍼기술자 bdn에 기록하고, 버퍼 기술자 bdn내의 공백 플레그에 소정 정보를 기록하여 해당 버퍼(BFn)에 IPC메세지가 채워져 있음을 나타낸 후에 인터럽트를 발생시킨다. IPC수신장치(10)에 의해 발생된 인터럽트 처리과정에서는 버퍼 기술자 bdn의 공백 플레그를 체크하여 IPC메세지가 채워져 있는 것으로 확인되는 경우에, 버퍼 기술자 bdn이 가리키는 버퍼(BFn)의 IPC메세지를 메세지 큐(11)에 복사하여 놓는다. 이와 같이 메세지 큐(11)에 IPC메세지의 복사가 완료되면, 버퍼 식별자 bdn의 공백 플레그에 소정의 정보를 기록하여 버퍼(BFn)에 IPC메세지가 채워져 있지 않음을 나타낸다. 한편, 메세지 큐(11)에 IPC메세지를 복사하여 놓는 경우에, 큐 구조에 맞게 수행하고, 최종 프로세서(20)에서는 메세지 큐(11)에 저장된 IPC메세지를 처리하는데, 최종 프로세서(20)가 메세지 큐(11)로부터 IPC메세지를 읽어들이는 경우에도 큐 구조에 맞게 수행된다. 즉, 메세지 큐(11)는 인터럽트 처리와 메세지 처리 사이의 완충작용을 위해 존재한다.

이상과 같은 종래의 IPC메세지 처리장치는 인터럽트 처리 내에서 버퍼 기술자 bd가 가리키는 버퍼(BF)로부터 IPC메세지를 메세지 큐(11)에 복사하여 놓는 과정에서 수신된 IPC메세지의 사이즈가 큰 경우 프로세서에 많은 부하가 걸리게 되어 프로세서의 메세지 처리 성능을 저하시키게 되는 문제점이 있다.

본 발명은 상술한 바와 같은 문제점을 해소하기 위하여 안출된 것으로, 수신되는 IPC메세지를 처리하는 경우 프로세서의 부하를 저하시키도록 함으로써 프로세서의 메세지 처리 성능 저하를 방지하는 교환기에서의 수신 IPC 메세지 처리방법을 제공하는 데에 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은, 교환기에서의 수신 IPC메세지 처리방법에 있어서, HDLC 프레임 구조의 IPC메세지를 수신하는 경우에 버퍼 기술자 중에서 차례가 된 임의의 버퍼 기술자를 읽어 공백 플레그를 체크하는 제1과정과; 상기 제1과정에서 공백 플레그에 의거하여 IPC메세지가 채워져 있는 것으로 확인되면 에러상태임을 나타내는 정보를 상기 버퍼 기술자에 기록하는 제2과정과; 상기 제1과정에서 공백 플레그에 의거하여 IPC메세지가 채워져 있지 않은 것으로 확인되면 상기 버퍼 기술자의 포인터가 가리키는 어드레스의 기술자 큐에 수신된 IPC메세지를 저장하는 제3과정과; 상기 제3과정 수행후, 상기 수신된 IPC메세지의 상태를 버퍼 기술자에 기록하고, 상기 버퍼 기술자의 공백플레그에 소정의 정보를 기록하여 IPC메세지가 채워져 있음을 표시한후 인터럽트를 발생시켜 프로세서에게 IPC메세지가 수신되었음을 알려주는 제4과정과; 상기 제4과정 수행후, 상기 인터럽트 프로세스에서 버퍼 기술자의 공백 플레그를 체크하여 IPC메세지가 채워져 있는 것으로 확인되는 경우, 상기 버퍼 기술자를 기술자 큐 에 복사하고, 기술자 큐를 상기 버퍼 기술자에 복사하여 놓고 상기 버퍼 기술자를 갱신하는 제5과정과; 상기 제5과정 수행후, 기술자 큐에 있는 공백 플레그를 체크하여 IPC메세지가 채워져 있음을 나타내는 버퍼 기술자가 존재하는 경우, 버퍼 기술자가 가리키는 버퍼의 내용을 읽어들여 처리하고, 해당 버퍼 기술자의 공백 플레그에 소정 정보를 기록하여 IPC메세지가 채워져 있지 않음을 표시하는 제6과정을 포함하는 것을 특징으로 한다.

이와 같은 구성에 의해 본 발명은 수신되는 IPC메세지를 처리하는 경우 프로세서의 부하를 저하 시키므로 프로세서의 메세지 처리 성능 저하를 방지하게 되어 교환기의 성능을 향상시키게 된다.

도1은 종래 교환기에서의 IPC메세지 처리장치를 도시한 도.

도2는 본 발명에 따른 교환기에서의 IPC메세지 처리장치를 도시한 도.

도3은 본 발명에 따른 IPC메세지 처리과정을 도시한 도.

* 도면의 주요 부분에 대한 부호의 설명 *

10, 30 : IPC수신장치 20, 40 : 최종 프로세서

본 발명에 따른 IPC메세지 처리장치는 도2에 도시된 바와 같이 구성된다. IPC수신장치(20)는 도1의 IPC수신장치(10)와 동일한 기능을 수행하고, 버퍼 기술자 bd는 도1의 버퍼 기술자 bd와 동일하다. 한편, 기술자 큐 bdq 는 버퍼 기술자 bd에 대응하는 배열로 구성되고, 큐의 시작을 알리는 프론트(front)와, 큐의 끝을 알리는 리어(rear)를 가진다. 버퍼 msg는 기술자 큐 bdq의 포인터에 의해 지정되는데, 하나의 큐에 하나의 버퍼가 대응되게 할당된다.

이와 같이 구성된 본 발명의 IPC메세지 처리장치는 도3에 도시된 순서로 IPC메세지를 처리한다. 먼저, IPC수신장치(30)가 HDLC 프레임 구조의 IPC메세지를 수신하면, 버퍼 기술자 bd중에서 차례가 된 임의의 버퍼 기술자 bd[k]를 읽어서, 공백 플레그를 체크하여 IPC메세지가 채워져 있는 것으로 확인되는 경우 에러상태임을 나타내는 정보를 버퍼 기술자 bd[k]에 기록하고(스텝 ST1), 공백 플레그를 체크하여 IPC메세지가 채워져 있지 않은 것으로 확인되는 경우 버퍼 기술자 bd[k]의 포인터가 가리키는 어드레스의 기술자 큐 bdq에 수신된 IPC메세지를 저장한다(스텝 ST2). 이 스텝 ST2이후, 수신된 해당 IPC메세지의 상태를 버퍼 기술자 bd[k]에 기록하고, 버퍼 기술자 bd[k]의 공백플레그에 소정의 정보를 기록하여 IPC메세지가 채워져 있음을 표시한후 인터럽트를 발생시켜 프로세서에게 IPC메세지가 수신되었음을 알려준다(스텝 ST3). 그리고, IPC수신장치(30)에 의해 발생된 인터럽트 프로세스에서는 버퍼 기술자 bd[k]의 공백 플레그를 체크하여 IPC메세지가 채워져 있는 것으로 확인되는 경우(스텝 ST4), 버퍼 기술자 bd[k]를 기술자 큐 bdq[rear]에 복사하고(스텝 ST5), 기술자 큐 bdq[rear+n-1]를 버퍼 기술자 bd[k]에 복사하여 놓고 버퍼 기술자 bd[k]를 갱신하는데(스텝 ST6, 7), 기술자 큐 bdq[rear+n-1]에서 n은 버퍼 기술자의 갯수를 나타내고, k는 차레가 된 버퍼 기술자의 번호를 나타낸다. 한편, 상기 스텝 ST6, ST7을 수행한후에, 최종 프로세서(40)는 기술자 큐 bdq에 있는 공백 플레그를 체크하여 IPC메세지가 채워져 있음을 나타내는 버퍼 기술자 bd가 존재하는 경우(스텝 ST8), 버퍼 기술자 bd가 가리키는 버퍼 msg의 내용을 읽어들여 처리하고(스텝 ST9), 해당 버퍼 기술자의 공백 플레그에 소정 정보를 기록하여 IPC메세지가 채워져 있지 않음을 표시한다(스텝 ST10).

즉, 본 발명에서는 수신되는 IPC메세지를 처리하는 경우에 IPC메세지를 복사하지 않고 버퍼 기술자 만을 복사하여 처리하므로, IPC메세지의 사이즈가 커지는 경우에도 프로세서의 부하를 증가시키지 않는다.

이상 설명한 바와 같이, 본 발명은 수신되는 IPC메세지를 처리하는 경우 프로세서의 부하를 저하 시키므로 프로세서의 메세지 처리 성능 저하를 방지하게 되어 교환기의 성능을 향상시키게 된다.

Claims

교환기에서의 수신 IPC메세지 처리방법에 있어서, HDLC 프레임 구조의 IPC메세지를 수신하는 경우에 버퍼 기술자 중에서 차례가 된 임의의 버퍼 기술자를 읽어 공백 플레그를 체크하는 제1과정과; 상기 제1과정에서 공백 플레그에 의거하여 IPC메세지가 채워져 있는 것으로 확인되면 에러상태임을 나타내는 정보를 상기 버퍼 기술자에 기록하는 제2과정과; 상기 제1과정에서 공백 플레그에 의거하여 IPC메세지가 채워져 있지 않은 것으로 확인되면 상기 버퍼 기술자의 포인터가 가리키는 어드레스의 기술자 큐에 수신된 IPC메세지를 저장하는 제3과정과; 상기 제3과정 수행후, 상기 수신된 IPC메세지의 상태를 버퍼 기술자에 기록하고, 상기 버퍼 기술자의 공백플레그에 소정의 정보를 기록하여 IPC메세지가 채워져 있음을 표시한후 인터럽트를 발생시켜 프로세서에게 IPC메세지가 수신되었음을 알려주는 제4과정과; 상기 제4과정 수행후, 상기 인터럽트 프로세스에서 버퍼 기술자의 공백 플레그를 체크하여 IPC메세지가 채워져 있는 것으로 확인되는 경우, 상기 버퍼 기술자를 기술자 큐 에 복사하고, 기술자 큐를 상기 버퍼 기술자에 복사하여 놓고 상기 버퍼 기술자를 갱신하는 제5과정과; 상기 제5과정 수행후, 기술자 큐에 있는 공백 플레그를 체크하여 IPC메세지가 채워져 있음을 나타내는 버퍼 기술자가 존재하는 경우, 버퍼 기술자가 가리키는 버퍼의 내용을 읽어들여 처리하고, 해당 버퍼 기술자의 공백 플레그에 소정 정보를 기록하여 IPC메세지가 채워져 있지 않음을 표시하는 제6과정을 포함하는 것을 특징으로 하는 교환기에서의 수신 IPC메세지 처리방법.