KR100236517B1 - 듀얼 포트 램의 메모리 영역 할당 구조 - Google Patents

듀얼 포트 램의 메모리 영역 할당 구조 Download PDF

Info

Publication number
KR100236517B1
KR100236517B1 KR1019970008868A KR19970008868A KR100236517B1 KR 100236517 B1 KR100236517 B1 KR 100236517B1 KR 1019970008868 A KR1019970008868 A KR 1019970008868A KR 19970008868 A KR19970008868 A KR 19970008868A KR 100236517 B1 KR100236517 B1 KR 100236517B1
Authority
KR
South Korea
Prior art keywords
data
area
dual port
pointer
processor
Prior art date
Application number
KR1019970008868A
Other languages
English (en)
Other versions
KR19980073542A (ko
Inventor
박주혜
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019970008868A priority Critical patent/KR100236517B1/ko
Publication of KR19980073542A publication Critical patent/KR19980073542A/ko
Application granted granted Critical
Publication of KR100236517B1 publication Critical patent/KR100236517B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/546—Message passing systems or structures, e.g. queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 듀얼 포트 램(Dual Port Random Access Memory) 영역 할당 구조를 개선하여 듀얼 포트 램(Dual Port RAM)의 저장 효율을 높이기에 적합한 듀얼 포트 램의 메모리 영역 할당 구조에 관한 것으로서, 종래의 기술에 있어서는 듀얼 포트 램의 구조에서 쓰기 및 읽기하는 경우 데이터 저장을 위한 수신 영역과 송신 영역을 나누고, 다시 각각의 송신 영역 및 수신 영역의 한 영역을 나누어 송신 영역 또는 수신 영역에 데이터를 썼는가 또는 쓰지 않았는가를 표시하였고, 데이터 영역이 하나의 셀로 이루어져 있기 때문에 데이터가 저장되어있는 경우 데이터를 읽어 해당 해당 데니터를 읽어 처리하기 전에는 새로운 데이터를 쓸 수 없는 결점이 있었으며, 인터럽트(Interrupt)를 거는 경우에도 적체가 발생하여 인터럽트 처리하려면 순차적으로 순서를 기다려 해당 데이터를 읽어 처리해야하는 결점이 있었으나, 본 발명에서는 듀얼 포트 메모리 영역을 다수의 셀로 구분하여 원하는 경우 라운드 로빈 (Round-robin) 방식으로 원하는 데이터 만을 가져올 수 있는 듀얼 포트 램을 구성함으로 인하여 데이터의 저장 능력을 향상시키고 데이터 에러율을 감소시킴으로서, 상술한 결점을 개선시킬수 있는 것이다.

Description

듀얼 포트 램의 메모리 영역 할당 구조
본 발명은 메모리 영역 할당 구조에 관한 것으로서, 특히, 듀얼 포트 램(Dual Port Random Access Memory) 영역 할당 구조를 개선하여 듀얼 포트 램의 저장 효율을 높이기에 적합한 듀얼 포트 램의 메모리 영역 할당 구조에 관한 것이다.
종래의 기술에 있어서는 듀얼 포트 램의 구조에서 쓰기 및 읽기하는 경우 데이터 저장을 위한 수신 영역과 송신 영역을 두었다.
그리고, 듀얼 포트 램의 각각의 송신 영역과 수신 영역의 한 영역을 나누어 송신 영역 또는 수신 영역에 데이터를 썼는가 또는 쓰지 않았는가를 표시하였고, 데이터 영역이 하나의 셀로 이루어져 있기 때문에 데이터가 저장되어 있는 경우 데이터를 읽어 이를 실행하기 전에는 새로운 데이터를 쓸 수 없는 결점이 있었으며, 인터럽트(Interrupt)를 거는 경우에도 적체가 발생하여 인터럽트 처리하려면 순차적으로 순서를 기다려 해당 데이터를 읽어 처리해야하는 결점이 있었다.
본 발명은 상술한 종래 기술의 결점을 해결하기 위하여 안출한 것으로, 듀얼 포트 램의 데이터 처리에 있어서, 다수의 데이터 처리를 다수개의 셀로 나누어 라운드 로빈(Round-robin) 방식으로 필요한 명령어를 읽고 쓰기 쉽도록하여 듀얼 포트 램의 처리 속도 및 용량을 향상시킨 메모리 영역 할당 구조를 제공하는 데에 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 데이터를 기설정된 외부의 하위 프로세서에서 기설정된 외부의 상위 프로세서로 송신하는 경우 상위 프로세서로 송신한 데이터를 셀 별로 저장하는 다수의 송신 셀, 하위 프로세서에서 상위 프로세서로 데이터를 송신하는 경우 하위 프로세서에서 송신된 데이터를 다수의 송신 셀의 해당 영역에 쓰고 포인터 수를 증가 시키는 송신 라이트 포인터(Transmit Write Pointer : TX-Top) 영역, 송신 라이트 포인터 영역의 포인터를 체크하여 처리할 데이터가 있는 경우 데이터를 읽어 처리한 후 포인터 수를 증가 시키는 송신 리드 포인터(Transmit Read Pointer : TX-Bot) 영역, 하위 프로세서가 상위 프로세서로부터 데이터를 수신하는 경우 상위 프로세서에서 수신한 데이터를 셀별로 저장하는 다수의 수신 셀, 데이터를 상위 프로세서에서 하위 프로세서로 송신하는 경우 상위 프로세서로부터 수신된 데이터를 다수의 수신 셀의 해당 영역에 쓰고 포인터 수를 증가 시키는 수신 라이트 포인터(Receive Write Pointer : RX-Top) 영역, 수신 라이트 포인터 영역(124)를 체크하여 처리할 데이터가 있는 경우 데이터를 읽어 처리한 후 포인터 수를 증가 시키는 수신 리드 포인터(Receive Read Pointer : 수신 리드 포인터) 영역(126)으로 이루어지는 것을 특징으로하는 듀얼 포트 램의 메모리 영역 할당 구조를 제공한다.
도 1은 본 발명에 따른 메모리 영역 할당 구조의 일 실시예를 나타낸 개략도.
*도면의 주요부분에 대한 부호의 설명*
100∼102 : 제 1, ..., 제 n 송신 셀 104 : 송신 라이트 포인터 영역
106 : 송신 리드 포인터 영역 108 : 송신 플랙
120∼122 : 제 1, ..., 제 m 수신 셀124 : 수신 라이트 포인터 영역
126 : 수신 리드 포인터 영역128 : 수신 플랙
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.
듀얼 포트 램 영역의 일정 메모리 영역를 할당하고, 하위 프로세서는 상술한 바와 같은 일정 메모리 영역을 이용하여 상위 프로세서와 통신하며, 각각의 할당된 일정 메모리 영역은 수신 영역(120∼122, 124, 126, 128)과 송신 메모리 영역(100∼102, 104, 106, 108)으로 나누고, 듀얼 포트를 가진 메모리에서 수신 영역(120∼122, 124, 126, 128)은 데이터를 저장하는 다수의 수신 셀(120∼122)과, 수신 셀(120∼122)에 데이터를 쓰고 해당하는 포인트의 수를 증가 시키는 수신 라이트 포인터 영역(124), 수신 셀(120∼122)에 쓰기한 데이터를 읽어 처리한 후 해당 데이터의 포인트를 증가 시키는 수신 리드 포인터 영역(126), 수신 영역(120∼122, 124, 126, 128)임을 나타내는 수신 플랙(128)으로 이루어지며, 듀얼 포트를 가진 메모리에서 송신 영역(100∼102, 104, 106, 108)은 데이터를 저장하는 송신 셀(100∼102), 송신 셀(100∼102)에 데이터를 쓰고 해당하는 포인트의 수를 증가 시키는 송신 라이트 포인터 영역(104), 송신 셀(100∼102)에 쓰기한 데이터를 읽어 처리한 후 해당 데이터의 포인터를 증가 시키는 송신 리드 포인터 영역(106), 그리고, 송신 영역(100∼102, 104, 106, 108)임을 나타내는 송신 플랙(108)으로 구성된다.
이하, 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
먼저, 도 1을 참조하여 보면, 상위 프로세서와 하위 프로세서가 통신을 하기위하여 메모리는 듀얼 포트 램으로 구성하여 메모리로 인한 충돌을 최소화 하여야 한다.
그리고, 하위 프로세서에서 데이터를 수신하는 메모리의 영역을 수신 영역(120∼122, 124, 126, 128)으로, 그리고, 상위 프로세서로 데이터를 송신하는 영역을 두어 송신 영역(100∼102, 104, 106, 108)으로 지칭하기로 한다.
그리고, 이중 수신 영역(120∼122, 124, 126, 128)과 송신 영역(100∼102, 104, 106, 108)을 데이터를 저장하는 영역을 다수의 송신 셀(100∼102) 및 수신 셀(120∼122)로 나누어 다수의 데이터를 각각의 셀에 저장하고, 송신 라이트 포인터 영역(104)은 하위 프로세서에서 상위 프로세서로 데이터를 송신하는 경우, 하위 프로세서에서 송신된 데이터를 메모리의 송신 셀(100∼102)에 쓰고 송신 라이트 포인터 영역(104)의 포인터를 "1" 증가시킨다.
그리고, 송신 리드 포인터 영역(106)은 상위 프로세서에서 하위 프로세서로부터 데이터를 수신하는 경우에 상기 송신 라이트 포인터(104) 영역을 체크하여 송신 셀에 데이터가 쓰여진 경우 송신 셀(100∼102)의 데이터를 읽고, 송신 리드 포인터 영역(106)의 포인터를 "1" 증가 시킨다.
수신 라이트 포인터 영역(124)은 상위 프로세서로부터 하위 프로세서가 데이터 수신하는 경우, 수신된 데이터를 해당 수신 셀(120∼122)에 쓰고 수신 라이트 포인터(124)를 "1" 증가시킨다.
수신 리드 포인터 영역(126)은 하위 프로세서에서 데이터를 수신하여 상술한 수신 라이트 포인터 영역(124)과 비교하여 처리할 데이터가 있는 경우 수신 셀(120∼122)에서 데이터를 읽고 수신 리드 포인터 영역(126)의 포인터를 "1" 증가 시킨다.
그리고, 상술한 바와 같이 듀얼 포트 메모리에 각각의 포인터 영역(104, 106, 124, 126)을 두어 원하는 데이터 신호를 순서 대로가 아닌 라운드 로빈 방식으로 해당 신호를 송신/수신 셀에서 원하는 신호를 읽어들일 수 있도록 한다.
일 예로, 전전자 교환기에서 L-버스 인터럽트가 발생한 경우의 듀얼 포트 램에서의 인터럽트 처리 절차에 관하여 알아보면 다음과 같다.
인터럽트 서비스 루틴에서 해당되는 디바이스의 수신 플랙(128)을 체크한 후 듀얼 포트 램으로의 접근이 가능한 경우에는 해당 신호 데이터를 상위 프로세서의 로컬 램으로 복사하고 듀얼 포트 램 영역의 수신 리드 포인터 영역(126)의 포인터를 증가시키고 수신 플랙(128)을 쓰기 가능으로 변환시킨다.
상위 프로세서의 운용 체제(Operating System)에서 L-버스 인터럽트 발생을 감지한 후 해당 데이터에 해당하는 인터럽드를 수행한다.
그리고, 상술한 바와 같이 포인터 수를 증가 시킨 수신 라이트 포인터 영역(124) 및 수신 리드 포인터 영역(126)은 수신 영역의 셀 수만큼 증가 시키는 것이 가능하며, 송신 라이트 포인터 영역(104) 및 송신 리드 포인터 영역(106)의 포인터 수는 나누어진 송신 셀(100∼102) 수만큼 수를 증가시킬 수 있다.
그리고, 상술한 메모리의 사용 실시예를 TDX-100 교환기 내에 사용되는 듀얼 포트 램의 예를 들어 상세하게 설명하면, 상술한 하위 프로세서에 해당하는 DSPA 543의 듀얼 포트 램 영역은 16 kbyte로 최대 4개의 단말을 사용할 경우 각각 4 kbyte 할당하여 상위 프로세서인 DSPA 173과 통신한다.
즉, 하나의 단말 당 4 kbyte의 DPRAM을 이용하여 DSPA 173과 통신한다. 즉, 하위 프로세서인 DSPA 543은 하나의 메모리로써, 4 kbyte 씩 4 개의 가입자를 수용하는 것이 가능하다.
하위 프로세서인 DSPA 543은 4 kbyte를 110 byte 단위로 나누어, 한 수신 메모리 셀 영역 18개, 송신 메모리 셀 영역이 18개, 그리고, 수신 관련 어드레스 포인터는 4 kbyte, 수신 메모리 영역임을 나타내는 수신 플랙(128) 신호 4 kbyte, 송신 관련 어드레스 포인터 4 kbyte, 송신 영역(100∼102, 104, 106, 108)임을 나타내는 송신 플랙(108) 신호는 4 kbyte로 구성된다.
수신 라이트 포인터 영역(124)은 단말에서 DSPA 173으로 메시지 데이터를 전달할 경우에 수신 라이트 포인터 영역(124) 내의 포인터를 "1" 증가시킨다.
그리고, DSPA 173에서 수신 리드 포인터(126)는 단말에서 수신되어 메시지 데이터 처리한 위치, 즉 수신 라이트 포인터(124)와 비교하여 처리할 메시지 데이터가 확인 후에 처리할 메시지 데이터가 있으면 메시지 데이터를 해당 명령에 따라 읽어서 처리하고 수신 리드 포인터(126)를 "1" 증가시킨다.
송신 라이트 포인터(104)는 DSPA 173에서 단말로 전송할 메시지 데이터가 있는 경우 메시지 데이터를 해당 셀에 쓴 후에 송신 라이트 포인터(104)를 "1" 증가시킨다.
송신 리드 포인터(106)는 단말에서 DSPA 173에서 수신된 메시지 데이터를 처리한 후 송신 리드 포인터(106)를 "1" 증가시킨다.
그리고, 수신 플랙(128) 신호와, 송신 플랙(108) 신호는 듀얼 포트 램 영역이 접근 가능한지 서로 확인하는 영역으로써, 일 예로, 해당 어드레스의 값이 0x55면 단말에서 쓰는 것이 가능하고, 0xaa면 DSPA 173 영역에서 듀얼 포트 램으로의 접근이 가능하여 램의 셀 영역에 메시지 데이터를 쓰는 것이 가능하다.
그리고, 상술한 각각의 데이터 셀 영역은 DSPA 173 또는 DSPA 543의 물리적 주소인 목표점의 어드레스와, 그리고, 하나의 DSPA 543 영역에서 수용되는 디바이스 아이디를 가진 디바이스 아이디(Device ID), 신호 프리미티브 아이디(Primitive ID) 등을 포함하여 신호의 특성과 어드레스를 가지고 있음으로 신호를 찾기 편리하다.
그리고, 실제 보내고자 하는 데이터 신호를 셀에 실는데, 만약, 데이터 신호가 길어져서 하나의 셀에 들어가지 않는 경우면, 길이를 바이트 단위로 표시하고, 길이를 나타낸 바이트들 중 하나의 비트에 데이터가 연속되는 데이터 인지 아닌지 표시하도록 하여 데이터 신호를 듀얼 포트 램에 저장시에 여러개의 셀을 필요로 하는 신호도 수용한다.
연속하는 신호의 표시 방법의 일 예를 들면, 뒤에는 데이터 신호의 길이를 그리고 앞의 15번째 비트는 "0"인 경우에는 정상인 신호, 그리고, "1"인 경우에는 연속되는 신호를 표시하도록 한다.
이상 설명한 바와 같이, 본 발명은 듀얼 포트 메모리 영역을 다수의 셀로 구분하여 원하는 경우 라운드 로빈 방식으로 원하는 데이터 만을 가져올 수 있는 듀얼 포트 램을 구성함으로 인하여 데이터의 저장 능력을 향상시키고 데이터 에러율을 감소시키는 효과가 있다.
특정 장치와 관련하여 본 발명의 원리를 전술하였는데, 이러한 기술된 바는 단지 예시에 불과하며, 첨부된 특허 청구 범위에서 기술된 바와 같은 본 발명의 기술 사상에 한정되는 것은 아니다.

Claims (1)

  1. 데이터를 기설정된 외부의 하위 프로세서에서 기설정된 외부의 상위 프로세서로 송신하는 경우 상기 상위 프로세서로 송신한 데이터를 셀 별로 저장하는 다수의 송신 셀(100∼102);
    상기 하위 프로세서에서 상기 상위 프로세서로 데이터를 송신하는 경우 상기 하위 프로세서에서 송신된 데이터를 상기 다수의 송신 셀(100∼102)의 해당 영역에 쓰고 포인터 수를 증가 시키는 송신 라이트 포인터(Transmit Write Pointer : TX-Top) 영역(104);
    상기 송신 라이트 포인터 영역(104)의 포인터를 체크하여 처리할 데이터가 있는 경우 데이터를 처리한 후 포인터 수를 증가 시키는 송신 리드 포인터 영역(Transmit Read Pointer : TX-Bot)(106);
    상기 하위 프로세서가 상기 상위 프로세서로부터 데이터를 수신하는 경우 상기 상위 프로세서에서 수신한 데이터를 셀별로 저장하는 다수의 수신 셀(120∼122);
    데이터를 상기 상위 프로세서에서 상기 하위 프로세서로 송신하는 경우 상기 상위 프로세서로부터 수신된 데이터를 상기 다수의 수신 셀(120∼122)의 해당 영역에 쓰고 포인터 수를 증가 시키는 수신 라이트 포인터(Receive Write Pointer : RX-Top) 영역(124);
    상기 수신 라이트 포인터 영역(124)를 체크하여 처리할 데이터가 있는 경우 데이터를 처리한 후 포인터 수를 증가 시키는 수신 리드 포인터(Receive Read Pointer : 수신 리드 포인터) 영역(126)으로 이루어지는 것을 특징으로하는 듀얼 포트 램의 메모리 영역 할당 구조.
KR1019970008868A 1997-03-15 1997-03-15 듀얼 포트 램의 메모리 영역 할당 구조 KR100236517B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008868A KR100236517B1 (ko) 1997-03-15 1997-03-15 듀얼 포트 램의 메모리 영역 할당 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008868A KR100236517B1 (ko) 1997-03-15 1997-03-15 듀얼 포트 램의 메모리 영역 할당 구조

Publications (2)

Publication Number Publication Date
KR19980073542A KR19980073542A (ko) 1998-11-05
KR100236517B1 true KR100236517B1 (ko) 2000-01-15

Family

ID=19499858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008868A KR100236517B1 (ko) 1997-03-15 1997-03-15 듀얼 포트 램의 메모리 영역 할당 구조

Country Status (1)

Country Link
KR (1) KR100236517B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460108B1 (ko) * 2000-12-29 2004-12-03 엘지전자 주식회사 듀얼 포트 메모리를 이용한 프로세서의 제어코드 운용방법

Also Published As

Publication number Publication date
KR19980073542A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US5261059A (en) Crossbar interface for data communication network
CA1171931A (en) Channel interface circuit
US4980852A (en) Non-locking queueing mechanism for enabling a receiver device to read from a queue without access synchronization with a sending device
US4942515A (en) Serial communications controller with FIFO register for storing supplemental data and counter for counting number of words within each transferred frame
US4174536A (en) Digital communications controller with firmware control
US5027330A (en) FIFO memory arrangement including a memory location fill indication
US5359568A (en) FIFO memory system
US5151999A (en) Serial communications controller for transfer of successive data frames with storage of supplemental data and word counts
US6449281B1 (en) Interface control of communication between a control processor and a digital signal processor
US4742446A (en) Computer system using cache buffer storage unit and independent storage buffer device for store through operation
JPH0146892B2 (ko)
KR100638603B1 (ko) 직접 메모리 액세스 유닛 및 직접 메모리 액세스 유닛을 구비한 통신 시스템, 이동 무선 장비 및 데이터 처리 유닛
EP0525736B1 (en) Data storing system for a communication control circuit
KR100236517B1 (ko) 듀얼 포트 램의 메모리 영역 할당 구조
US4878197A (en) Data communication apparatus
US6003099A (en) Arrangement and method relating to handling of digital signals and a processing arrangement comprising such
KR20010091900A (ko) 비동기 및 동기 프로토콜을 갖는 멀티-포트로된 메모리
AU624745B2 (en) Packet/fast packet switch for voice and data
KR0181485B1 (ko) 데이터 통신용 데이터 버퍼링 장치
KR950009763B1 (ko) 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법
EP1104612B1 (en) Data-communications unit suitable for asynchronous serial data transmission
KR100188940B1 (ko) 단일 메모리를 이용한 이중스택의 제어장치 및 데이터 전송 방법
GB2222283A (en) Data transfer between modules in a processing system
JPS61196349A (ja) 共通バス制御方法
JPH06301630A (ja) デ−タ転送方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee