KR100215781B1 - 디지탈 데이타 복원장치 - Google Patents

디지탈 데이타 복원장치 Download PDF

Info

Publication number
KR100215781B1
KR100215781B1 KR1019960043857A KR19960043857A KR100215781B1 KR 100215781 B1 KR100215781 B1 KR 100215781B1 KR 1019960043857 A KR1019960043857 A KR 1019960043857A KR 19960043857 A KR19960043857 A KR 19960043857A KR 100215781 B1 KR100215781 B1 KR 100215781B1
Authority
KR
South Korea
Prior art keywords
level
output
data
comparator
level flag
Prior art date
Application number
KR1019960043857A
Other languages
English (en)
Other versions
KR19980025636A (ko
Inventor
이정규
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960043857A priority Critical patent/KR100215781B1/ko
Priority to JP8296940A priority patent/JPH09185872A/ja
Priority to US08/744,872 priority patent/US6005732A/en
Publication of KR19980025636A publication Critical patent/KR19980025636A/ko
Application granted granted Critical
Publication of KR100215781B1 publication Critical patent/KR100215781B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/22Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

리던던시(Redundancy)성질을 이용하여 보다 신뢰성높은 신호를 검출하기 위한 디지탈 데이타 복원장치가 제공된다.
종래의 수신신호가 이 성질을 만족하는지의 여부를 단지 바로 인접한 두 시각에서만 체크하거나 또는 비록 체크구간을 임의의 시간 구간으로 확장하였음에도 불구하고 리퍼런스 비교기의 슬라이싱(Slicing)레벨과 일반 비교기의 슬라이싱 레벨의 차를 활용하지 못하여 정확한 신호검출이 이루어지지 못하는 문제점을 해결하기 위하여 일 비교값을 기준으로 입력데이타를 판별하는 제 1 비교수단; 일 기준비교값을 기준으로 입력데이타를 판별하는 제 2 비교수단; 상기 제 1, 2 비교수단에서 판별되어 출력되는 데이타의 레벨 플래그(Level Flag)를 발생하는 레벨 플래그 발생수단; 상기 제 1 비교수단과 레벨 플래그 발생수단의 출력타이밍을 동기하는 지연수단과; 상기 레벨 플래그 발생수단과 제 1 비교수단의 출력값을 비교하여 슬라이싱 레벨을 결정하여 출력하는 판정수단을 구성하여 보다 정확한 신호검출을 행할 수 있도록 한 것이다.

Description

디지탈 데이타 복원장치
본 발명은 디지탈 데이타 복원장치에 관한 것으로서, 특히 리던던시(Redundancy)성질을 이용하여 보다 신뢰성높은 신호를 검출하기 위한 디지탈 데이타 복원장치에 관한 것이다.
이하, 종래 기술에 따른 디지탈 데이타 복원장치에 대하여 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 종래 기술에 따른 디지탈 데이타 복원장치를 나타낸 블록 구성도이고, 도 2는 종래 기술에 따른 디지탈 데이타 복원장치의 데이타 검출방식을 나타낸 도면이며, 도 3은 종래 기술에 따른 도 1에서 등화부의 이상적인 출력데이타를 나타낸 도면이다.
우선, 도 1을 참조하여 그 구성을 살펴보면 전송되는 사용자 데이타값에 대해 미리 임의의 부호로 사전 코딩하는 프리코더(10); 상기 프리코더(10)에서 출력되는 코딩된 논리신호를 임의의 전압값으로 데이타 변환하는 데이타 변환부(11); 상기 변환된 데이타값을 임의의 값으로 모델링하여 전송하는 채널(12); 상기 채널(12)을 통한 데이타를 최적등화하기 위한 등화부(13); 상기 최적등화된 신호를 일비교값에 의해 비교되어 사용자 데이타를 검출하는 비교검출부(14)로 구성된다.
여기서, 상기 프리코더(10)는 임의의 부호로 코딩하기 위해 제 1, 2 지연부(10a, 10b)로 구성되고, 상기 채널(12)은 임의의 값으로 모델링하기 위해 제 3, 4 지연부(12a, 12b)로 구성된다.
상기 구성에 대한 동작을 아래의 표-1을 참조하여 설명하기로 한다.
표 1은 종래 기술에 따른 디지탈 데이타 복원장치의 데이타 흐름의 실시예이다.
[표 1]
먼저, 테이프에 기록되어 재생된 사용자 데이타값 bk가 도 1의 프리코더(10)에 입력되면, 상기 프리코더(10)에서는 제 1, 2 지연부(10a, 10b)에 의해 bk+ ak-2의 모델(Model)로 코딩한다.
즉, 현재 입력되는 사용자 데이타값 bk와 상기 프리코더(10)에서 출력되는 데이타값을 제 1, 2 지연부(10a, 10b)를 통해 두번 딜레이 시킨 데이타와 익스클러시브 오어(Exclusive OR)시켜 ak값으로 부호화하여 출력하는 것이다.
상기 프리코더(10)에서 출력된 ak는 데이타 변환부(11)에 인가되는 0과 1의 이진신호를 ''-1''과 ''1''의 전압값으로 데이타 변환되어 Xk의 출력값을 얻게 된다.
그리고, 상기 데이타 변환된 XK값은 채널(12)로 인가되어 XK-XK-2의 모델로 모델링하여 상기 등화부(13)로 입력된다.
등화부(13)는 상기 채널(12)에서 출력되는 신호를 최적등화하여 yk값으로 출력되어 비교검출부(14)로 인가된다.
등화부(13)를 통한 데이타 신호 yk의 데이타열은 도 3에 도시된 바와 같이, 짝수 데이타열과 홀수 데이타열로 각각 분리되어 우수 데이타열과 기수 데이타열로 만들어 보면 디지탈 데이타 복원장치의 리던던시 성질을 알 수 있는 것이다.
즉, 짝수열과 홀수열 각각에서 0이 아닌 모든 심볼은 바로전의 0이 아닌 심볼과는 서로 다른 극성을 가지게 되는 것이다.
다시말하면, 어떤 순간의 심볼이 +2 또는 -2의 값을 가진다면, 그 다음 클럭 순간에서의 심볼값은 0이나 -2 또는 0이나 +2값을 가지지 +2 또는 -2값을 가지지 않는 성질을 가지고 있는 것이다.
이렇게 등화부(13)를 통해 비교검출부(14)로 입력되는 yk의 데이타값은 도 2에서와 같이, 3 레벨 디텍션(Three Level Detection)방식으로 비교검출하여 사용자 데이타 bk를 검출하는 것이다.
즉, 상기 3-레벨 디텍션 방식에서는 상기 등화부(13)에서 출력되는 신호를 +1과 -1의 두개의 문턱값을 기준으로 인가되는 신호가 +1이상일 때에는 1이라는 2진 논리신호로 판정하고, -1이하일 경우에도 2진 논리값1로 판정하며, 위의 +1과 -1 사이의 데이타 신호는 0으로 판정하여 사용자 데이타를 검출하는 것이다.
종래 기술에 따른 디지탈 데이타 복원장치는 3-레벨 디텍션 방식에서의 시그널링의 리던던시 성질을 이용하지 못하여 사용자 데이타를 검출하는데 있어 신뢰성이 저하되고 전송데이타의 에러발생시 에러정정 능력을 가지지 못하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 본 출원이 출원한 특허 출원번호 제 95-40182, 95-69296호는 상기 시그널링의 리던던시 성질을 이용하였으나, 수신신호가 이 성질을 만족하는지의 여부를 단지 바로 인접한 두 시각에서만 체크하거나 또는 비록 체크구간을 임의의 시간 구간으로 확장하였음에도 불구하고 리퍼런스 비교기의 슬라이싱(Slicing)레벨과 일반 비교기의 슬라이싱 레벨의 차를 활용하지 못하여 정확한 신호검출이 이루어지지 못하는 문제점이 발생하였다.
본 발명은 상기와 같은 종래 기술에 따른 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 디지탈 데이타 복원장치에서 시그널링의 리던던시 성질을 이용하여 보다 정확한 신호를 검출할 수 있는 디지탈 데이타 복원장치를 제공함에 있다.
도 1은 종래 기술에 따른 디지탈 데이타 복원장치를 나타낸 블록 구성도
도 2는 종래 기술에 따른 디지탈 데이타 복원장치의 데이타 검출방식을 나타낸 도면
도 3은 종래 기술에 따른 도 1에서 등화부의 이상적인 출력데이타를 나타낸 도면
도 4는 본 발명에 따른 디지탈 데이타 복원장치를 나타낸 블록 구성도
도 5는 도 4에서의 레벨 플래그 발생부의 동작 상태를 나타낸 도면
도 6은 도 4의 판정부에 대한 논리표를 나타낸 도면
도 7은 본 발명에 따른 디지탈 데이타 복원장치에서의 신호검출원리를 나타낸 도면
도면의 주요부분에 대한 부호의 설명
20 : 재생앰프 21 : 등화부
22, 23 : 제 1, 2 비교부 24 : 레벨 플래그 발생부
25, 26 : 제 1, 2 지연부 27 : 판정부
본 발명에 따른 디지탈 데이타 복원장치의 특징은 ±1을 기준으로 입력데이타를 판별하는 제 1 비교수단과; 상기 ±1보다 큰 ±기준비교값을 기준으로 입력데이타를 판별하는 제 2 비교수단과; 상기 제 1, 2 비교수단에서 판별되어 출력되는 데이타의 레벨 플래그(Leve1 Flag)를 발생하는 레벨 플래그 발생수단과; 상기 제 1 비교수단과 레벨 플래그 발생수단의 출력타이밍을 동기하는 지연수단과: 상기 레벨 플래그 발생수단과 제 1 비교수단의 출력값을 비교하여 슬라이싱 레벨을 결정하여 출력하는 판정수단을 구비하여 데이타를 비교하는 타이밍을 변화시키면서 짝수열과 홀수열 각각에서 0이 아닌 모든 심볼은 바로전의 0이 아닌 심볼과는 서로다른 극성을 갖는다는 진리를 만족할 때까지 상기 판정수단에서 계속 비교하면서 슬라이스레벨을 결정하여 디지탈 값으로 출력하는데 있다.
이하, 본 발명에 따른 디지탈 데이타 복원장치에 대하여 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 디지탈 데이타 복원장치를 나타낸 블록 구성도이다.
우선, 도 4를 참조하여 그 구성을 살펴보면 테이프에서 자기헤드에 의해 재생되는 신호를 증폭하는 재생앰프(20); 상기 증폭된 신호를 최적등화하는 등화부(21); ±1을 기준으로 입력데이타를 판별하는 제 1 비교부(22); 상기 ±1보다 큰±기준비교값을 기준으로 입력데이타를 판별하는 제 2 비교부(23); 상기 제 1, 2 비교부(22, 23)에서 판별되어 출력되는 데이타의 레벨 플래그(Lovel Flag)를 발생하는 레벨 플래그 발생부(24)와; 상기 제 1 비교부(22)와 레벨 플래그 발생부(24)의 출력타이밍을 동기하는 제 1, 2 지연부(25, 26); 상기 레벨 플래그 발생수단과 제 1 비교부(22)의 출력값을 비교하여 슬라이싱 레벨을 결정하여 출력하는 판정부(27)로 구성된다.
상기 구성의 동작을 살펴보기로 한다.
먼저, 도 4에 도시된 바와 같이, 테이프에서 자기헤드에 의해 재생된 신호는 재생앰프(20)에서 증폭되어 상기 등화부(21)로 인가된다.
상기 등화부(21)는 채널의 특성에 적합하도록 상기 증폭된 신호를 최적등화하여 상기 제 1 비교부(22) 및 제 2 비교부(23)로 동시에 입력된다.
이때, 상기 제 1 비교부(22)는 다음과 같은 기능을 수행하는 것이다.
즉, 제 1 비교부(22)에 인가되는 신호(yk)가 +1보다 크거나 같으면 +2로 판정하고, -1보다 작거나 같으면 -2로 판정하여 레벨플래그 발생부(24) 및 판정부(27)로 출력한다.
또한, 제 1 비교부(22)에 인가되는 신호(yk)가 -1보다 크고 +1보다 작을 경우에는 제 1 비교부(22)에서 0으로 판정하여 이 판정 값을 레벨플래그 발생부(24) 및 판정부(27)로 출력하는 것이다.
한편, 제 2 비교부(23)에서는 다음과 같은 동작을 수행한다.
즉, 제 2 비교부(23)에 입력되는 신호 yk가 +1 + ref(기준비교값)보다 크거나 같을 경우 +2로 판정하고, -1 - ref보다 크고 +1 + ref보다 작으면 0으로 판정하여 상기 레벨 플래그 발생부(24)로 출력하는 것이다.
또한, 제 2 비교부(23)에 입력되는 신호 yk가 -1 - ref보다 작거나 같을 경우에는 -2로 판정하여 레벨 플래그 발생부(24)로 출력하는 것이다.
단, 여기서 상기 ref 비교값은 0보다 큰 값이다.
상기 레벨 플래그 발생부(24)는 상기 제 1 비교부(22)의 출력 ∼yk과 제 2 비교부(23)의 출력 ^yk를 입력받아 레벨 플래그를 발생하여 제 1 지연부(25)로 출력한다.
여기서, 제 1, 2 지연부(25, 26)는 상기 레벨 플래그 발생부(24)가 현재 입력 ∼yk와 ^yk를 입력받아 만든 레벨 플래그가 현재 데이타가 아니라 다음번 짝수열의 데이타 또는 홀수열의 데이타에 적용됨을 나타내는 것이다.
여기서, 레벨 플래그 발생부(24)의 동작을 살펴보기로 한다.
도 5는 도 4에서의 레벨 플래그 발생부의 동작 상태를 나타낸 도면이다.
도 5를 살펴보면, 우선 레벨 플래그는 S0, S1, S2로 분류된다.
즉, 레벨플래그가 0, -, +상태로 분류된다.
첫째, 레벨플래그가 S0인 경우를 살펴보면, 제 1 비교부(22)의 출력값이 0이고 제 2 비교부(23)의 출력이 0인경우, 그리고 제 1 비교부(22)의 출력이 2이고 제 2 비교부(23)의 출력이 0인경우 레벨플래그 0을 발생한다.
또한, 제 1 비교부(22)의 출력이 -2이고 제 2 비교부(23)의 출력이 0인 경우에도 레벨 플래그 0을 발생하는 것이다.
이때, 레벨 플래그가 0인 상태에서 제 1 비교부(22)의 출력이 -2이고 제 2 비교부(23)의 출력이 -2이면 레벨플래그는 S2상태 즉, 양의 레벨플래그를 발생하는 것이다.
한편, 레벨 플래그가 양(+)일 때 즉, 레벨플래그가 S2상태 일 때 제 1 비교부(22)의 출력이 2이고 제 2 비교부(23)의 출력이 0이면 레벨플래그는 0이 발생되는 것이다.
둘째, 레벨 플래그 S1인 경우 즉, 레벨플래그가 음(-)상태일 때 제 1 비교부(22)의 출력값이 0이고 제 2 비교부(23)의 출력이 0인경우, 그리고 제 1 비교부(22)의 출력이 2이고 제 2 비교부(23)의 출력이 2인경우 레벨플래그는 음의 값 그대로를 발생한다.
또한, 제 1 비교부(22)의 출력이 2이고 제 2 비교부(23)의 출력이 0인 경우에도 마찬가지로 레벨 플래그는 음의 값을 그대로 유지하는 것이다.
이때, 레벨 플래그가 -인 상태에서 제 1 비교부(22)의 출력이 -2이고 제 2 비교부(23)의 출력이 0이면 레벨플래그는 S0상태 즉, 0레벨플래그를 발생하는 것이다.
한편, 레벨플래그가 S0일 때, 제 1 비교부(22)의 출력이 2이고 제 2 비교부(23)의 출력이 2이면 레벨플래그는 S1 즉, -의 레벨플래그가 발생되는 것이다.
세째, 레벨 플래그 S2인 경우 즉, 레벨플래그가 음(+)상태일 때 제 1 비교부(22)의 출력값이 0이고 제 2 비교부(23)의 출력이 0인경우, 그리고 제 1 비교부(22)의 출력이 -2이고 제 2 비교부(23)의 출력이 0인경우 레벨플래그는 양의 상태 그대로를 유지한다.
또한, 제 1 비교부(22)의 출력이 -2이고 제 2 비교부(23)의 출력이 -2인경우에도 마찬가지로 레벨 플래그는 양의 값을 그대로 유지하는 것이다.
이때, 레벨 플래그가 -인 상태에서 제 1 비교부(22)의 출력이 -2이고 제 2 비교부(23)의 출력이 -2이면 레벨플래그는 S2상태 즉, +레벨플래그를 발생하는 것이다.
한편, 레벨플래그가 S2일 때, 제 1 비교부(22)의 출력이 2이고 제 2 비교부(23)의 출력이 +2이면 레벨플래그는 S1 즉, -의 레벨플래그가 발생되는 것이다.
이렇게 상기와 같이 레벨플래그 발생부(24)에서 발생된 레벨플래그는 제 1, 2 지연부(25, 26)에서 지연되어 판정부(27)로 인가된다.
상기 판정부(27)에서는 인가되는 레벨플래그와 제 1 비교부(22)에서 인가되는 신호를 도 6에서와 같은 논리표에 의해 최종데이타를 판정하여 출력하는 것이다.
상기한 바와 같은 본 발명에 따른 디지탈 데이타 복원장치의 전체동작은 다음과 같이 설명되어질 수 있다.
도 7은 본 발병에 따른 디지탈 데이타 복원장치에서의 신호검출원리를 나타낸 도면이다.
도 7을 참조하여 살펴보면, 예를 들어 도 4에서의 등화부(21)의 출력신호(yk)가 +1 + ref보다 큰 값을 가지면(t=K-6), 제 1 비교부(22)와 제 2 비교부(23)의 출력(∼yk, ^yk)은 둘다 +2가 된다.
그러므로, 레벨플래그 발생부(24)는 -의 레벨플래그를 발생하여 출력하게 되는데 이 값은 다음번 클럭 주기인 t=k-4에서 적용된다.
상기 t=k-4에서 제 1 비교부(22)와 제 2 비교부(23)의 출력(∼yk, ^yk)은 모두 0이므로 도 5의 상태도에 따라 t=k-2에서의 레벨 플래그로서 -를 출력한다.
결국, t=k+4까지는 레벨플래그는 -의 값은 계속 유지하지만 t=k+4에서 제 1 비교부(22)와 제 2 비교부(23)의 출력(∼yk, ^yk)의 값이 각각 -2와 0이 되므로서 그 다음번 레벨플래그인 t=k+6에서의 레벨플래그는 0의 값을 가지게 되는 것이다.
그리고, t=k+8에서 제 1 비교부(22)와 제 2 비교부(23)의 출력(∼yk, ^yk)은 모두 2의 값을 가지게 되기 때문에 t=k+10에서의 레벨 플래그는 다시 -의 값을 가지게 되는 것이다.
본 발명에 따른 디지탈 데이타 복원장치는 리던던시 성질의 충족여부를 인접 두시각에만 한정시키지 않고 임의의 시간 구간으로 확장하여 체크 할 수 있으며, 또한 제 1 비교기와 제 2 비교기(리퍼런스 비교기)의 슬라이싱 레벨인 +1과 +1 +ref 또는 -1 - ref의 차이를 잘 활용함으로써 보다 정확한 신호검출을 행할 수 있는 이점이 있다.

Claims (4)

  1. 입력데이타를 기준값과 비교하는 비교수단과, 상기 비교수단의 결과치를 이용하여 후행하는 동일 데이타열에서의 신호가 현재 비교수단의 결과치와 동일부호를 가지지 않도록 정보를 발생하는 레벨발생부와, 상기 레벨부호발생부의 결과정보에 의하여 후행하는 동일 데이타열에서의 입력데이타값을 결정하는 판정부를 포함하여 구성함을 특징으로 하는 디지탈 데이타 복원장치.
  2. 제 1 항에 있어서, 상기 비교수단은, 입력데이타를 ±1의 기준값과 비교하는 제1 비교수단과 입력데이타를 ±(1+R)(단, R은 0보다 큰 수임)의 기준값과 비교하는 제 2 비교수단을 구비함을 특징으로 하는 디지탈 데이타 복원장치.
  3. 제 1 항에 있어서, 상기 레벨발생부는 짝수열 또는 홀수열의 동일 데이타열에서 0이 아닌 모든 값은 바로 이전의 0이 아닌 값과 상이한 부호를 가지도록 레벨정보를 발생하게 구성함을 특징으로 하는 디지탈 데이타 복원장치.
  4. 제 1 항에 있어서, 상기 판정부는 레벨발생부의 레벨정보와 입력데이타값이 서로 다른 부호를 가지는 경우는 입력데이타 값을 0으로 판정하게 구성함을 특징으로 하는 디지탈 데이타 복원장치.
KR1019960043857A 1995-11-08 1996-10-04 디지탈 데이타 복원장치 KR100215781B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960043857A KR100215781B1 (ko) 1996-10-04 1996-10-04 디지탈 데이타 복원장치
JP8296940A JPH09185872A (ja) 1995-11-08 1996-11-08 デジタルvcrのデータ復元装置及びデジタルvcrのデータ復元方法
US08/744,872 US6005732A (en) 1995-11-08 1996-11-08 Device and method for restoring data in digital VCR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043857A KR100215781B1 (ko) 1996-10-04 1996-10-04 디지탈 데이타 복원장치

Publications (2)

Publication Number Publication Date
KR19980025636A KR19980025636A (ko) 1998-07-15
KR100215781B1 true KR100215781B1 (ko) 1999-08-16

Family

ID=19476152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043857A KR100215781B1 (ko) 1995-11-08 1996-10-04 디지탈 데이타 복원장치

Country Status (1)

Country Link
KR (1) KR100215781B1 (ko)

Also Published As

Publication number Publication date
KR19980025636A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
EP0180100B1 (en) Apparatus and method for recording and recovering a binary symbol sequence using an intermediate step of converting the binary sequence into a ternary sequence
KR100675029B1 (ko) 변조장치 및 방법, 복조장치 및 방법, 및 제공매체
US4118686A (en) Error correction for signals employing the modified duobinary code
US5394410A (en) Differentially coded and guard pulse position modulation for communication networks
EP0505657A1 (en) Preamble recognition and synchronization detection in partial-response systems
EP1715484A2 (en) Signal forming apparatus and method
KR0161710B1 (ko) 최우검출법을 사용하여 독출데이타를 복조하는 자기디스크장치
US5390195A (en) Miller-squared decoder with erasure flag output
JP3935217B2 (ja) mビット情報ワードのシーケンスから変調信号への変換
KR100215781B1 (ko) 디지탈 데이타 복원장치
JPH05334811A (ja) 再生データ検出方式
US8023594B1 (en) Asynchronous biphase mark signal receivers and methods of operating same
US6369724B1 (en) Modulating apparatus and method, demodulating apparatus and method, and transmission medium
JPH05334810A (ja) ブロック同期パターン検出装置及びその復調装置並にその検出方法
US5367535A (en) Method and circuit for regenerating a binary bit stream from a ternary signal
KR100889149B1 (ko) 데이터 전송 방법, 블록 동기 신호 검출 방법 및 재생장치
JP4207073B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP3135646B2 (ja) 2進ビット流の処理装置
JPH11154381A (ja) 変調装置および方法、並びに提供媒体
KR100226865B1 (ko) 디지탈 데이타 복원장치 및 그 방법
JPH09185872A (ja) デジタルvcrのデータ復元装置及びデジタルvcrのデータ復元方法
JP4155312B2 (ja) 変調装置および方法、記録媒体、並びに復調装置および方法
JP3697809B2 (ja) 信号検出回路
KR19980026730A (ko) 디지탈 데이타 복원장치 및 복원방법
JP2870502B2 (ja) ディジタルデータの復調装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090331

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee