KR100212994B1

KR100212994B1 - 디지탈 영상기기에서 제품상태에서의 회로테스트를 위한 테스트 장치와 방법

Info

Publication number: KR100212994B1
Application number: KR1019960051157A
Authority: KR
Inventors: 김벙진
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-11-05
Filing date: 1996-11-05
Publication date: 1999-08-02
Also published as: IN191620B; KR19980033764A

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야:

디지탈 영상기기에서 제품상태에서의 회로 테스트 장치 및 방법

나. 발명이 해결하려고 하는 기술적 과제:

완제품 생산시에 여러개의 DSP IC를 결합한 상태에서의 각 IC의 동작상태와 PCB 제작상태조립상태를 간단히 검사할 수 있는 테스트 장치 및 그 테스트 방법을 제공한다.

다. 그 발명의 해결방법의 요지:

디지탈 영상기기내 모든 DSP IC내의 전단에 스윕신호 발생장치를 내장시키고, 제품상태에서 해당 DSP IC의 출력라인에 모니터링부를 연결시키고 해당 DSP IC에 내장된 스윕신호발생장치를 동작시켜 DSP IC에서 발생된 스윕신호의 상태를 모니터링부를 통해 체크하므로 해당 DSP IC의 동작상태를 판별한다.

라. 발명의 중요한 용도:

디지탈 영상기기의 제품상태에서의 테스트

Description

디지탈 영상기기에서 제품상태에서의 회로 테스트를 위한 테스트 장치와 방법

본 발명은 디지탈 신호처리를 수행하는 영상기기에 관한 것으로, 특히 디지탈 신호처리를 수행하는 영상기기에 있어서 여러 가지의 디지탈신호처리 프로세서 집적회로(Digital Signal Processor Intergrated Circuit: 이하 DSP IC라 칭함)가 복합되어 있는 제품의 인쇄회로기판(Printed Circuit Board: 이하 PCB라 칭함) 조립상태에서 각각의 DSP IC의 불량여부와 PCB 제작 및 조립상태의 불량여부를 체크할 수 있는 테스트장치 및 방법에 관한 것이다.

일반적으로 디지탈 신호처리를 수행하는 영상기기에는 DSP 등의 많은 IC들이 복합적으로 PCB기판상에 조립되어 있다. 이들 IC들은 PCB에 조립되기 전에 특정 IC 테스트장비에 의해서 불량 유무를 테스트 받는다. 상기 IC테스트 장비에 의한 불량 테스트는 대체로 IC단품으로만 체크된다.

IC 테스트 장비는 크게 신호발생기와 신호분석기 부분으로 나누어진다. 상기 신호발생기는 제조된 IC의 불량여부와 설계개발 단계에서의 에러를 검사하기 위해서 각 IC의 특성에 맞는 테스트 신호를 출력하도록 되어 있다. 그리고 상기 신호 분석기는 신호발생기에서 발생된 테스트 신호가 테스트 IC를 들어오면 그 결과를 분석한다.

그런데 이러한 불량 테스트 장비는 별도로 구비되어야 하며 불량 테스트시에는 IC 단품으로만 체크 가능하다. 그러므로 여러개의 IC가 복합되어 구성된 PCB 상태(제품상태)에서는 기존의 테스트 장비를 사용하여 테스트할 수 없게 된다. 그에따라 PCB상에서 IC들을 결선과정시 및 해당 제품을 제작시 부품이 파손 내지 에러가 발생될 수 있고, 제품을 보관, 운반 등의 과정에서도 부품이 파손 내지 에러가 발생될 수 있는데 이를 체크할 수 있는 방법이 없었다.

따라서 본 발명의 목적은 완제품 생산시에 여러개의 DSP IC를 결합한 상태에서의 각 IC의 동작상태와 PCB 제작상태조립상태를 간단히 검사할 수 있는 테스트 장치 및 그 테스트 방법을 제공하는데 있다.

본 발명의 다른 목적은 PCB상에서 IC들을 결선과정시 및 해당 제품을 제작시의 부품 파손 내지 에러발생, 제품 보관운반 등의 과정에서의 부품 파손 내지 에러발생에 대한 체크를 수행하기 위한 테스트 장치 및 그 테스트 방법을 제공하는데 있다.

제1도는 본 발명의 실시예에 적용되는 블럭도로서, ADC(Analog to Digital Conveter), DAC(Digital to Analog Conveter)를 포함하여 여러 개의 DSP IC를 사용하는 영상기기의 일예도.

제2도는 본 발명의 실시예에 따라 DSP IC(Digital Signal Processor Intergrated Circuit)에 내장되는 수평 스윕(sweep) 패턴 발생 회로도.

제3도는 본 발명의 실시예에 따라 DSP IC에 내장되는 수직 스윕(sweep) 패턴 발생 회로도.

제4도는 수평 스윕패턴 파형도.

제5도는 수직 스윕패턴 파형도.

이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명에서 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

완제품 생산시에 여러개의 DSP IC를 결합한 상태에서의 각 IC의 동작상태와 PCB 제작상태조립상태를 간단히 검사할 수 있는 테스트 장치 및 그 방법을 설명하기 위해 제1도의 일예를 참조한다.

제1도는 본 발명의 실시예에 적용되는 블럭도로서, ADC(Analog to Digital Conveter) 4, DAC(Digital to Analog Conveter) 12 등을 포함하여 여러 개의 DSP IC들 6,8,10을 사용하는 영상기기의 일예도이다. 제1도의 블럭들에 속하는 회로들은 PCB에 조립되어 있는 상태라고 가정한다.

제1도를 참조하면, 복합영상신호(Composite Video signal) CV는 색 및 동기분리부 2에서 색신호 및 동기신호 등이 분리되고 그 후단 ADC 4에서 디지탈로 변환된 후 후단에 캐스케이드(cascade) 형태로 연결된 DSP IC들 6, 8, 10에서 고유의 동작에 따른 디지탈신호 처리가 수행된다. 그런다음 DAC 12에서 다시 아나로그신호로 변환되고 편향 및 디스플레이부 14에서 편향 및 디스플레이 등이 수행된다. PLL(Phase Locked Loop) 및 클럭발생부 16는 색 및 동기분리부 2에서 신호를 받아 위상동기를 수행하고 각종 클럭을 발생하며 해당 클럭을 ADC 4, DSP IC들 6,8,10, 및 DAC 12 등에 제공한다.

제1도와 같은 영상기기의 일예에서 다수의 DSP IC들 6,8,10에는 완제품 생산시에 여러개의 DSP IC를 결합한 상태에서의 각 IC의 동작상태와 PCB 제작상태조립상태를 간단히 검사할 수 있는 제2도 및 제3도와 같은 수평 및 수직 스윕신호 발생장치가 내장된다.

제2도는 제1도의 DSP IC들 6,8,10에 각각 내장된 수평 스윕(sweep)신호 발생장치를 보여주는 도면이고, 제3도는 제1도의 DSP IC들 6,8,10에 각각 내장된 수직 스윕(sweep)신호 발생장치를 보여주는 도면이다. 상기 수평스윕신호 발생장치 및 수직 수윕신호발생장치는 제1도의 DSP IC들 6,8,10의 내부의 앞단에 위치한다.

제4도는 제2도의 수평 스윕신호 발생장치에서 발생되는 수평스윕신호의 파형을 보여주고 있고, 제5도는 제3도의 수직 스윕신호 발생장치에서 발생되는 수직스윕신호의 파형을 보여주는 도면이다. 텔레비젼에서는 방송이 끝났을 때 화소의 흑레벨부터 백레벨까지가 모두 표현된 영상을 화면에 지속적으로 디스플레이시키는데 이때 소오스가 되는 신호가 바로 스윕신호이다. 본 발명에서 스윕신호를 발생시키는 이유는 스윕신호의 상태(화소의 흑레벨부터 백레벨까지가 모두 표현됨)가 회로의 정상동작 여부, PCB 상태의 불량여부를 판단하는데 있어서 최고로 적합한 신호이기 때문이다.

제3도를 참조하면, 본 발명의 실시예에 따라 제1도의 DSP IC들 6,8,10내에 앞단에 설치된 수평스윕신호 발생장치는, 카운터 20과 디형 플립플롭 22를 포함하는 수평스윕신호 발생부 23과, 멀티플랙서 34로 구성된다. 상기 수평스윕신호 발생부 23은 제4도와 같은 수평스윕신호를 발생하고, 멀티플랙서 24는 테스트를 위한 선택신호 SEL에 의거하여 수평스윕신호 발생부 23에서 발생하는 수평스윕신호 또는 원래의 입력 영상신호를 선택한다. 수평스윕신호 발생부 23에서, 디형 플립플롭 22은 클럭단에 클럭신호 CLK가 인가되고 클리어단에 수평동기신호 Hsync가 인가된다. 상기 디형 플립플롭 22의 출력은 후단의 멀티플랙서 24의 입력단 1과 연결되고, 또한 카운터 20과 연결된다. 상기 카운터 20은 디형 플립플롭 22에서 출력에서 1씩 카운트 업(count up)을 수행하여 그 결과값을 디형 플립플롭 22의 입력단(D)에 피이드백(feed back)시킨다.

한편 제3도를 참조하면, 본 발명의 실시예에 따라 제1도의 DSP IC들 6,8,10내에 앞단에 설치된 수직스윕신호 발생장치는, 카운터 30과 디형 플립플롭 32를 포함하는 수직스윕신호 발생부 33과, 멀티플랙서 34로 구성된다. 상기 스윕신호 발생부 33은 제5도에 도시된 바와 같은 수직스윕신호를 발생하고 멀티플랙서 34는 테스트를 위한 선택신호 SEL에 의거하여 수직스윕신호 발생부 33에서 발생하는 수직스윕신호 또는 원래의 입력 영상신호를 선택한다. 수직스윕신호 발생부 33에서, 디형 플립플롭 32은 클럭단에 클럭신호 CLK가 인가되고 클리어단에 수직동기신호 Vsync가 인가된다. 상기 디형 플립플롭 22의 출력은 후단의 멀티플랙서 34의 입력단 1과 연결되고, 또한 카운터 30과 연결된다. 상기 카운터 30은 수평동기신호 Hsync에 의해 클리어되고 디형 플립플롭 32에서 출력에서 1씩 카운트 업(count up)을 수행하여 그 결과값을 디형 플립플롭 32의 입력단(D)으로 피이드백(feed back) 시킨다.

우선 제2도와 제4도를 참조하여, 수평 스윕신호가 발생되는 실시예를 설명하면 다음과 같다. 먼저 제4(a)도와 같은 수평스윕신호와 제4(b)도와 같은 수평스윕신호에 대하여 설명한다. 통상의 영상신호는 1 수평라인(1H)에 910도트가 있으며 화면의 화소의 밝기 레벨은 256단계까지 표현된다. 그에 따라 제2도의 수평스윕신호발생부 23는 8비트로 구현된다. 이러한 화소의 밝기 단계를 수평스윕신호로 표현을 하면 1 수평라인에는 제4(b)도에 도시된 바와 같이 3.5주기(=910÷256)의 수평스윕신호 파형이 발생된다. 그리고 제4(a)도와 같이 1수평 라인에 한 주기의 수평스윕신호 파형을 발생하기 위해서는 제2도의 수평스윕신호 발생부 23을 10비트로 구현하면 될 것이다.

제2도의 수평스윕신호 발생부 23의 디형 플립플롭 22는 클리어단(CLR)으로 인가되는 수평동기신호 Hsync에 의해 리셋되고, 클럭신호 CLK에 의해 동작되어 입력단(D)의 신호 0를 래치하여 출력하게 된다. 디형 플립플롭 22의 출력은 후단의 멀티플랙서 24의 입력단 1뿐만아니라 카운터 20으로 인가된다. 카운터 20은 디형 플립플롭 22의 출력값에다가 1을 카운트 업하여 디형 플립플롭 22의 입력단(D)으로 피이드백 시킨다. 그에 따라 디형 플립플롭 22의 출력 즉, 수평스윕신호발생부 23의 출력은 0,1,2,3 ……,253,254,255로 계속적으로 증가한다. 그러다가 디형 플립플롭 24의 출력이 256이 되면 캐리(carry)가 발생함과 동시에 나머지 값은 0이 된다. 상기 캐리는 버려지고 나머지 값만 남으므로 결국 디형 플립플롭 22의 출력은 0가 된다. 카운트 20은 이값 0에 1을 카운트 업하여 디형 플립플롭 22의 입력단(D)로 다시 피이드백 시키게 된다. 이러한 방식으로 수평스윕신호 발생부 23이 동작을 하게 되면 제4(b)도와 같은 톱니파 형태의 스윕신호가 주기적으로 발생하게 된다. 그러다가 1수평라인의 끝부분이 되어서 수평동기신호 Hsync가 인가되면 디형 플립플롭 22는 리셋되게 된다.

다음으로 제3도와 제5도를 참조하여, 수직 스윕신호가 발생되는 실시예를 설명하면 다음과 같다. 제3도의 수직스윕신호 발생부 33의 디형 플립플롭 32는 클리어단(CLR)으로 인가되는 수평동기신호 Vsync에 의해 리셋되고, 클럭신호 CLK에 의해 동작되어 입력단(D)의 신호 0를 래치하여 출력하게 된다. 디형 플립플롭 32의 출력은 후단의 멀티플랙서 34의 입력단 1 뿐만 아니라 카운터 30으로 인가된다. 카운터 30은 수평동기신호 Hsync가 인가되지 않을 때에는 디형 플립플롭 32의 출력을 디형 플립플롭 32의 입력단(D)에 그대로 피이드백시키고 수평동기신호 Hsync가 인가될 때에는 디형 플립플롭 32의 출력값에 다가 1을 카운트 업하여 디형 플립플롭 22의 입력단(D)으로 피이드백 시킨다. 그에 따라 디형 플립플롭 22의 출력 매 수평라인이 증가할 때마다 계속적으로 증가하게 된다. 그러다가 1수직라인의 끝부분이 되어서 수직동기신호 Vsync가 인가되면 디형 플립플롭 32는 리셋되게 된다. 제5(a)도는 수직스윕신호를 보여주는 도면이고, 제5(b)도는 수평으로 본 수직스윕신호를 보여주는 도면이다.

제2도와 같은 수평 스윕신호 발생장치 및 제3도와 같은 수직 스윕신호 발생장치가 내장된 제1도의 DSP IC들 6,8,10의 동작 상태 및 이들 IC간의 연결 상태를 체크하는 테스트 동작을 설명한다.

먼저 테스트자는 DSP IC들 4,6,8중 맨후단에 연결된 DSPIC 10의 출력라인에 모니터할 수 있는 모니터링부 예를 들면, 오실로스코프 또는 텔레비젼 모니터 등을 연결한다. 그후 DSP IC들 4,6,8중 맨 후단에 있는 DSP IC의 상태부터 체크한다. 더욱 구체적으로 설명하면, 맨 후단에 있는 DSP IC 10에는 선택신호 SEL=1을 인가하고 그 전단의 모든 DSP IC들 6,8에는 선택신호 SEL=0를 인가한다. 그에 따라 DSP IC 6,8내 스윕신호 발생장치에 있는 멀티플랙서 24 및 24는 입력단 0를 선택하지만, 테스트하는 맨 후단의 DSP IC 10내의 스윕신호 발생장치에 있는 멀티플랙서 24 및 24는 입력단 1을 선택한다. 입력단 1을 선택한 맨 후단의 DSP IC 10의 스윕신호 발생장치는 수평 및 수직 스윕신호를 발생하게 되고, DSP IC 10은 수평 및 수직 수윕신호를 고유의 동작에 따라 처리하여 출력하게 된다. DSP IC 10의 출력이 상기 DSP IC 10의 출력 라인에 연결되어 있는 모니터링부에서 제4도 및 제5도와 같은 수평 및 수직 스윕신호로 체크되면 맨 후단에 있는 DSP IC 10을 정상 동작하는 칩으로 판단한다. 그러나 제4도 및 제5도와 같은 수평 및 수직 스윕신호로 체크되지 않으면 상기 DSP IC 10은 불량난 칩으로 판단한다.

만약 맨후단에 있는 DSP IC 10이 정상상태이면, 테스트자는 그 전단에 연결되어 있는 DSP IC 8만 선택신호를 SEL=1로 인가하고 나머지 DSP IC들 6 및 10에는 선택신호를 SEL=1로 인가한다. 그러면 DSP IC 8에 있는 스윕신호발생장치에서만 스윕신호가 발생하게 된다. 이런 경우 맨후단 DSP IC 10의 출력라인에 연결된 모니터링부에서 제4도 및 제5도와 같은 수평 및 수직 스윕신호로 체크되면 DSP IC 8을 정상 동작하는 칩으로 판단한다. 그러나 제4도 및 제5도와 같은 수평 및 수직 스윕신호로 체크되지 않으면 상기 DSP IC 8이 불량된 칩이거나 아니면 DSP IC 8과 DSP IC 10간의 라인이 불량인 것으로 판단한다.

이러한 방법으로 테스트를 하게 되면 다수의 DSP IC들 6,8,10에는 완제품 생산시에 여러개의 DSP IC를 결합한 상태에서의 각 IC의 동작상태와 PCB 제작상태조립상태를 간단히 검사할 수 있다.

상술한 본 발명의 설명에서는 다수의 DSP IC에 내장한 스윕신호발생장치 등의 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구의 범위와 특허청구의 범위의 균등한 것에 의해 정해 져야 한다.

상술한 바와 같이 본 발명은 디지탈 영상기기 완제품 생산시에 여러개의 DSP IC를 결합한 상태에서의 각 IC의 동작상태와 PCB 제작상태조립상태를 간단히 검사할 수 있다. 그리고, PCB상에서 IC들을 결선과정시 및 해당 제품을 제작시의 부품 파손 내지 에러발생, 제품 보관운반 등의 과정에서의 부품 파손 내지 에러발생에 대한 체크를 수행할 수 있다.

Claims

디지탈 영상기기에서 제품상태에서의 다수 디지탈신호처리프로세서 집적회로(DSP IC) 테스트를 위한 테스트 장치에 있어서, 테스트신호를 발생하는 테스트신호 발생장치를 내부의 앞단에 내장하고, 테스트 제어시 상기 테스트신호 발생장치의 출력을 디지탈 신호 처리하고 출력하는 디지탈신호처리프로세서 집적회로와, 테스트되는 디지탈신호처리프로세서 집적회로의 출력을 모니터링하는 모니터링부로 구성함을 특징으로 하는 테스트장치.
제1항에 있어서, 상기 테스트신호 발생장치는 화소의 흑레벨에서 백레벨까지 모두 표현하는 스윕신호를 발생하는 스윕신호 발생장치임을 특징으로 하는 테스트장치.
제2항에 있어서, 상기 스윕신호 발생장치는 수평라인으로 스윕신호를 발생하는 수평스윕신호 발생장치와, 수직라인으로 스윕신호를 발생하는 수직스윕신호 발생장치로 구성함을 특징으로 하는 테스트장치.
제3항에 있어서, 상기 수평스윕신호 발생장치는 수평동기신호에 의해 클리어되고 클럭에 의해 동작되는 디형 플립플롭과, 상기 디형 플립플롭의 출력시마다 소정 값씩 카운트 업하여 그 값을 상기 디형 플립플롭의 입력단에 인가하는 카운터와, 테스트 제어에 의거하여 상기 디형 플립플롭의 출력 또는 원래의 영상신호를 선택하는 선택부로 구성함을 특징으로 하는 테스트장치.
제3항에 있어서, 상기 수직스윕신호 발생장치는 수직동기신호에 의해 클리어되고 클럭에 의해 동작되는 디형 플립플롭과, 수평동기신호에 의해 클리어되고 상기 디형 플립플롭의 출력시마다 소정 값씩 카운트 업하여 그 값을 상기 디형 플립플롭의 입력단에 인가하는 카운터와, 테스트 제어에 의거하여 상기 디형 플립플롭의 출력 또는 원래의 영상신호를 선택하는 선택부로 구성함을 특징으로 하는 테스트장치.
캐스케이드(cascade)형태로 접속된 다수의 디지탈신호처리프로세서 집적회로(DSP IC)를 포함하여 구성된 제품상태의 디지탈 영상기기에서의 테스트 방법에 있어서, 각 디지탈 신호처리프로세서 집적회로 내의 전단에, 테스트 제어시 화소의 흑레벨에서 백레벨까지 모두 표현하는 스윕신호를 발생하는 스윕신호 발생장치를 내장시키는 제1과정과, 테스트할 소정 디지탈신호처리프로세서 집적회로만 스윕신호를 발생하게 제어하고 나머지 디지탈 신호처리 프로세서 집적회로들에서는 원래의 영상신호가 발생되게 제어하는 제2과정과, 상기 디수의 디지탈신호처리프로세서 집적회로의 끝단에서 테스트되는 디지탈신호처리프로세서 집적회로의 출력 결과를 모니터링하는 제3과정으로 이루어짐을 특징으로 하는 테스트 방법.
제6항에 있어서, 상기 스윕신호 발생장치가 수평라인으로 스윕신호를 발생하는 수평스윕신호 발생장치와, 수직라인으로 스윕신호를 발생하는 수직스윕신호 발생장치로 구성되어 있슴을 특징으로 하는 테스트방법.
제7항에 있어서, 상기 수평스윕신호 발생장치가 수평동기신호에 의해 클리어되고 클럭에 의해 동작되는 디형 플립플롭과, 상기 디형 플립플롭의 출력시마다 소정 값씩 카운트 업하여 그 값을 상기 디형 플립플롭의 입력단에 인가하는 카운터와, 테스트 제어에 의거하여 상기 디형 플립플롭의 출력 또는 원래의 영상신호를 선택하는 선택부로 구성되어 있슴을 특징으로하는 테스트방법.
제7항에 있어서, 상기 수직스윕신호 발생장치가 수직동기신호에 의해 클리어되고 클럭에 의해 동작되는 디형 플립플롭과, 수평동기신호에 의해 클리어되고 상기 디형 플립플롭의 출력시마다 소정 값씩 카운트 업하여 그 값을 상기 디형 플립플롭의 입력단에 인가하는 카운터와, 테스트 제어에 의거하여 상기 디형 플립플롭의 출력 또는 원래의 영상신호를 선택하는 선택부로 구성되어 있슴을 특징으로하는 테스트방법.