KR100211765B1 - 불휘발성 반도체 장치의 제조 방법 - Google Patents
불휘발성 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR100211765B1 KR100211765B1 KR1019960045750A KR19960045750A KR100211765B1 KR 100211765 B1 KR100211765 B1 KR 100211765B1 KR 1019960045750 A KR1019960045750 A KR 1019960045750A KR 19960045750 A KR19960045750 A KR 19960045750A KR 100211765 B1 KR100211765 B1 KR 100211765B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- electrode layer
- semiconductor device
- forming
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims abstract description 73
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims 4
- 238000010030 laminating Methods 0.000 claims 2
- 238000007598 dipping method Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000010420 art technique Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 불휘발성 반도체 장치의 제조 방법에 있어서, 반도체 기판상에 게이트 절연막, 제1전극층, 제1절연막을 형성하고 감광막을 도포하여 소정의 패턴을 형성하는 과정과, 상기 패턴을 마스크로 하여 노출된 상기 제1절연막을 식각하고 상기 감광막을 제거한 후 상기 제1절연막을 마스크로 하여 상기 제1전극층을 식각하는 과정과, 전면에 제2절연막을 침적하고 식각을 통하여 상기 제1절연막 및 제1전극층 측벽에 스페이서를 형성하는 과정과, 노출된 상기 게이트 절연막을 산화하는 과정과, 상기 제1절연막을 마스크로 하여 상기 게이트 절연막 중 노출된 부분으로부터 상기 반도체 기판 소정 내부까지를 식각하여 트랜치를 형성하는 과정과, 상기 트랜치 내부와 전면에 침적을 통하여 채워 제3절연막을 형성하는 과정과, 상기 제3절연막의 일부를 에치백하여 상기 제1전극층의 측벽 일부가 노출되게하고 층간절연막을 침적하는 과정과, 상기 층간절연막 상부표면에 증착을 통하여 제2전극층을 형성하는 과정을 포함함을 특징으로 하고, 턴넬 산화막의 손상을 방지하고 후속공정을 용이하게 할 수 있는 불휘발성 반도체 장치의 제조 방법이다.
Description
본 발명은 불휘발성 반도체 장치에 관한 것으로, 특히 고집적화를 도모하면서 턴넬 산화막의 손상을 방지하고 후속공정을 용이하게 할 수 있는 얕은 트랜치 분리(Shallow Trench Isolation: 이하 STI라 칭함)를 이용한 불휘발성 반도체 장치의 제조 방법에 관한 것이다.
최근에, 불휘발성 반도체 메모리 장치 특히, 플래쉬(Flash) 메모리 장치의 고집적화를 위한 다양한 방법이 제공되고 있다. 플로팅 게이트(Floating Gate: 이하 FG라 칭함)와 콘트롤 게이트(Control Gate: 이하 CG라 칭함)가 층간절연막을 사이에 두고 적층되며 전기적으로 데이터의 소거와 저장이 가능한 불휘발성 반도체 메모리 장치는, FG와 CG 사이의 층간절연막(여기서 산화막/질화막/산화막의 구조)에 의한 캐패시턴스와 메모리 트랜지스터의 게이트가 되는 턴넬 산화막(Tunnel Oxide)에 의한 캐패시턴스가 특성을 결정하는 중요한 변수가 된다. 불휘발성 반도체 장치는, 층간절연막의 캐패시턴스와 턴넬 산화막의 캐패시턴스 비율에 의해 결정되는 커플링비(Coupling Ratio)에 의해 CG에 인가되는 전압의 일부가 FG에 전달되고, 상기 FG의 전압과 메모리 트랜지스터의 채널(Channel) 사이의 전계의 차이에 의한 파울러-노드하임(Fowler-Nordheim: 이하 FN이라 칭함) 턴넬링(Tunneling) 현상으로 데이터가 저장이 되며, 벌크(Bulk)에 인가되는 전압과 FG의 전압차에 의한 FN 턴넬링에 의하여 데이터의 소거가 진행된다. 전술한 바와 같은 소거와 저장의 동작을 빠르게 진행하기 위해서는 커플링비를 증가시켜야 하고 따라서 층간절연막의 캐패시턴스는 증가시켜야 하고 턴넬 산화막의 캐패시턴스는 감소시켜야한다. 통상 턴넬 산화막의 캐패시턴스는 메모리 쎌의 활성 폭과 게이트 길이에 의해 결정되므로 데이터의 저장 및 소거 특성의 향상을 위해 FG의 일부가 필드산화막(Field Oxide)에 오버랩(Overlap)되게 하여 층간절연막의 캐패시턴스를 확보하는 것이 통 상의 불휘발성 반도체 메모리 장치의 제조 방법이었다. 그러나 이러한 방법은 FG가 필드산화막 위에 오버랩되는 영역과 인접 FG와 분리에 필요한 공간을 확보하여야 하므로 메모리 쎌 크기의 축소가 용이하지 않은 문제점이 있다. 이러한 문제점을 해결하기 위한 기술이 1994년에 발행된 IEDM technical Digest지의 페이지 61~64에 나타나 있다. 이것은 자기정합(Self-Align)을 이용하여 얇은 트랜치를 형성하며 이의 결과로 분리 영역이 좁아지며 FG의 높이도 증가시켜 커플링비도 역시 증가시킴을 보여준다.
도 1a~ 도 1d는 종래 기술의 실시예에 따른 불휘발성 반도체 메모리 장치의 제조 수순을 보여주는 수직단면도이다. 도 1a~ 도 1d를 참조하면, 도 1a는 반도체 기판 101에 메모리 소자의 게이트 절연막과 턴넬링 절연막으로 사용되는 얇은 산화막 예를들면 턴넬 산화막 150을 형성하고, 그 상부표면에 전극물질로 다결정 실리콘(Polysilicon)을 증착하여 FG를 형성하고, 상기 다결정 실리콘의 패턴 형성과 소자 분리막 형성시 마스크 역할을 하기 위한 적층물 예를들면 화학기상증착(CVD) 산화막 250을 형성하고, 그 상부표면의 패턴을 형성할 영역에 감광제(Photoresist: 이하 PR이라 칭함) 301을 도포하여 메모리 소자의 활성 영역과 FG의 일방향 분리를 위한 소정의 패턴을 동시에 형성함을 보여준다. 도 1b는 상기 PR 301을 마스크로 하여 노출된 CVD 산화막 250을 식각한 다음 감광제를 제거하고 절연막을 마스크로 FG 패턴과 소자 분리막 형성을 위한 실리콘 기판 101을 에칭하여 트랜치를 형성한 상태를 보여준다. 도 1c는 소자 분리막의 누설전류 방지를 위한 산화막을 형성하고 상기 에칭된 실리콘 기판 101의 트랜치 내부를 절연막 401로 채운는 공정을 보여준 다. 도 1d는 FG의 측벽의 일부가 노출될 때 까지 상기 절연막 401을 에치백(Etch Back)공정으로 제거하고 층간절연막 450과 CG 전극 501로 사용되는 다결정 실리콘을 형성함을 보여준다. 이러한 종래 기술은 FG와 활성 영역을 자기정합시켜 기본적으로 고집적화에는 상당한 장점을 갖고 있으나 상기 도 1b에서와 같이 대단히 중요한 턴넬 산화막의 에지 영역 A가 소자 분리막 형성을 위한 실리콘 에칭시 노출되어 손상을 입을 수 있게 된다. 이러한 턴넬 산화막의 손상은 불휘발성 메모리 장치의 동작과 신뢰성에 치명적인 영향을 준다. 또한 전술한 데이터의 저장 및 소거 특성과 관련하여 필드에 오버랩되는 FG가 없는 관계로 층간절연막의 캐패시턴스 확보가 어려워진다. 이의 확보를 위해 FG의 높이를 증가시켜서 측벽의 높이를 증가시켜 층간절연막의 캐패시턴스를 확보하였으나 후속 공정인 워드라인 분리 공정이 FG 측벽의 층간절연막을 모두 식각하여 인접 FG와 전기적으로 분리되기 때문에 어려워지는 문제점이 있다.
본 발명의 목적은 턴넬 산화막의 손상을 방지하여 동작시 신뢰성을 보장할 수 있는 불휘발성 반도체 장치의 제조 방법을 제공함에 있다.
본 발명의 다른 목적은 후속공정인 워드라인의 분리 공정을 용이하게 할 수 있는 불휘발성 반도체 장치의 제조 방법을 제공함에 있다.
도 1a~ 도 1d는 종래 기술의 일실시예에 따른 불휘발성 반도체 메모리 장치의 제조 공정 수순을 보여주는 수직단면도.
도 2a~ 도 2e는 본 발명의 일실시예에 따른 불휘발성 반도체 메모리 장치의 제조 공정 수순을 보여주는 수직단면도.
도 3a~ 도 3d는 본 발명의 다른 실시예에 따른 불휘발성 반도체 메모리 장치의 제조 공정 수순을 보여주는 수직단면도.
도 4a~ 도 4d는 본 발명의 다른 실시예에 따른 불휘발성 반도체 메모리 장치의 제조 공정 수순을 보여주는 수직단면도.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 그리고, 도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다. 또한, 하기의 실시예에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
도 2a ~ 도 2e는 본 발명의 일실시예에 따른 불휘발성 반도체 장치의 제조 공정 수순을 보여주는 수직단면도이다. 도 2a ~ 도 2e를 참조하면, 도 2a는 반도체 기판 101에 100Å이하 정도의 얇은 게이트 절연막 150에 제1전극층 201로 사용하기 위한 다결정 실리콘을 소정의 두께로 증착한다. 이때 다결정 실리콘의 두께는 종래 기술의 경우 데이터의 저장 및 소거 특성을 만족하기 위하여 4000Å이하 정도로 증착하였으나 여기서는 산화막에 의한 턴넬 캐패시턴스의 감소 정도에 따라서 달라질 수 있으나 통상 2000Å ~ 3000Å 내외에서 정해진다. 이후 2000Å이하 정도의 제1절연막 250으로 화학기상증착법을 이용한 산화막을 증착한다. 이것은 제1전극층 201과 실리콘 기판 101을 에칭하기 위한 마스크층으로 활용하고 상기 산화막 형성시 제1전극의 다결정 실리콘의 산화를 방지하기도 한다. 제1절연막 250의 형성후 PR 301을 도포하고 FG 분리를 위한 패턴을 사진공정으로 형성한다. 도 2b에서는 PR 301을 동일한 마스크로 사용하여 노출된 제1절연막 250과 다결정 실리콘 201을 차례로 에칭하고 PR 301을 제거하거나, 또는 제1절연막 250을 일단 먼저 에칭하고 PR 301을 제거한후 다결정 실리콘 201을 에칭한 결과를 보인 것이다. 여기서, PR 301을 동일한 마스크로 사용하는 경우와 그러하지 아니한 경우와의 차이는 공정의 방법적인 차이밖에 없다. 그러므로, 사안에 유리한 공정을 선택하는 것이 가능하다. 또한, 제2절연막 350을 소정의 두께로 증착하고 에치백하여 제2절연막 350으로 스페이서(Spacer)를 형성한다. 도 2c는 턴넬 산화막의 노출을 방지하고 제1전극층 201의 산화를 방지하면서 턴넬 산화막의 캐패시턴스의 감소를 가져오게 하는 산화막 형성이 진행된 후를 도시한 것이다. 도 2d는 소자 분리막을 형성하기 위하여 제1절연막 250과 제2절연막 350을 마스크로 산화막과 실리콘 기판을 에칭하고 에칭된 실리콘 기판 영역에 누설전류 등을 제거하기 위한 소정의 공정으로 약간의 산화막을 형성하는 등의 공정을 실시하고 제3절연막 401로 채우고 소정의 열처리 공정을 실시한다. 열처리 공정은 제3절연막 401의 절연능력을 향상시키기 위해 실시한다. 도 2e는 제2 및 제3절연막의 일부를 에칭하여 제1전극층 201의 상층부와 측벽의 일부가 노출되게 한다음 통상의 공정으로 층간절연막 450을 형성하고 제2전극층 501로 사용하는 다결정 실리콘 또는 폴리사이드(Polycide)를 형성함을 보여준다. 상기 도 2b 및 도 2c를 참조하여 종래 기술의 경우 실리콘 기판 에칭시 턴넬 산화막의 에지 영역 A가 직접 노출되는 것에 비해 본 발명의 턴넬 산화막 150의 에지가 제2절연막 350에 의해 보호되므로 손상을 입을 우려는 없다. 따라서 소자의 페일(Fail)이나 신뢰성에 영향을 미치지 않게 된다.
도 3a ~ 도 3d는 본 발명의 다른 실시예에 따른 불휘발성 반도체 장치의 제조 공정 수순을 보여주는 수직단면도이다. 도 3a ~ 도 3d를 참조하면, 상기 도 2a ~ 도 2b까지의 공정은 동일하므로 약하기로 한다. 도 3c는 상기 절연막 스페이서 예를들면 제2절연막 350을 마스크로 하여 소자 분리를 위한 트랜치(Trench)를 기판 내부로 형성하고 트랜치내부로 전면에 걸쳐 층간절연막 401을 침적한 상태를 보여준다. 도 3d는 상기 층간절연막 401을 에치백하고, 전면에 걸쳐 제3절연막 450을 형성하며 그 상부표면에 제4절연막 501을 증착함을 보여준다.
도 4a ~ 도 4d는 본 발명의 일실시예에 따른 불휘발성 반도체 장치의 제조 공정 수순을 보여주는 수직단면도이다. 도 4a ~ 도 4b를 참조하면, 도 4a ~ 도 4b는 상기 도 2a ~ 도 2b와 동일한 상태이고, 도 4c는 절연막 스페이서 예를들면 제2절연막 350을 형성시키지 않고 바로 반도체 기판 101 내부로 트랜치를 형성하고 층간절연막 401을 침적한 상태를 보여준다. 이것은 턴넬 산화막 150의 보호와 턴넬 산화막 150의 캐패시턴스의 감소를 도모할 수 있다. 또한 도시되지는 않았지만 절연막 스페이서 예를들면 제2절연막만으로 턴넬 산화막의 에지 영역을 보호할 수 있다. 따라서 본 발명의 실시예들과 관련하여 제2절연막을 질화막으로 사용하면, 질화막 제거시 다결정 실리콘의 손상을 방지하기 위하여 얇은 산화막으로 제1전극층을 덮은 후 스페이서를 형성하여 후속 공정의 진행과 질화막 제거시 다결정 실리콘 손상을 개선할 수도 있다. 이외에도 본 발명에 근거한 많은 변형의 실시예가 제시될 수 있음을 이 기술분야의 통상의 지식을 가진자라면 충분히 알 수 있다.
본 발명에 따르면, 절연을 위한 실리콘 기판 에칭시 턴넬 산화막의 에지가 절연막(스페이서)에 의해 보호되므로 턴넬 산화막이 손상될 우려가 없고 이에 따라 소자의 결함을 줄이고 신뢰성을 유지할 수 있는 효과가 있으며, 또한 턴넬 산화막의 에지가 추가 성장되어 두꺼워져 신뢰성에 장점을 줄 뿐만아니라 턴넬 산화막의 캐패시턴스를 감소시켜 소자의 저장 및 소거 특성을 개선시킬 수 있고 제1전극층 201의 두께를 감소시켜 후속 공정인 워드라인 분리 공정이 용이해지는 효과가 있다. 그리고 제2절연막에 의해 제1전극층 201의 다결정 실리콘의 산화를 방지하게 되어 산화막의 두께를 자유롭게 조절할 수 있는 효과가 있다.
Claims (29)
- 불휘발성 반도체 장치의 제조 방법에 있어서,반도체 기판상에 게이트 절연막, 제1전극층, 제1절연막을 형성하고 감광막을 도포하여 소정의 패턴을 형성하는 과정과,상기 패턴을 마스크로 하여 노출된 상기 제1절연막을 식각하고 상기 감광막을 제거한 후 상기 제1절연막을 마스크로 하여 상기 제1전극층을 식각하는 과정과,전면에 제2절연막을 침적하고 식각을 통하여 상기 제1절연막 및 제1전극층 측벽에 스페이서를 형성하는 과정과,노출된 상기 게이트 절연막을 산화하는 과정과, 상기 제1절연막을 마스크로 하여 상기 게이트 절연막 중 노출된 부분으로부터 상기 반도체 기판 소정 내부까지를 식각하여 트랜치를 형성하는 과정과,상기 트랜치 내부와 전면에 침적을 통하여 채워 제3절연막을 형성하는 과정과,상기 제3절연막의 일부를 에치백하여 상기 제1전극층의 측벽 일부가 노출되게하고 층간절연막을 침적하는 과정과,상기 층간절연막 상부표면에 증착을 통하여 제2전극층을 형성하는 과정을 포함함을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 제1절연막이 산화막 또는 질화막임을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 제2절연막이 산화막 또는 질화막으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 제1전극층이 다결정 실리콘으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 제3절연막이 화학기상증착법으로 형성된 산화막으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 층간절연막이 산화막, 질화막, 산화막이 적층되어 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 제2전극층이 다결정 실리콘 또는 폴리사이드막으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 제1절연막이 상기 제1전극층의 상부에 소정의 절연막을 형성한 후 침적됨을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제8항에 있어서, 상기 절연막이 산화공정 또는 화학기상증착법에 의한 박형의 산화막임을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 스페이서가 상기 제1절연막 상부표면에 소정의 절연막을 침적한 후 형성됨을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제10항에 있어서, 상기 절연막이 산화공정 또는 화학기상증착법에 의한 박형의 산화막임을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 트랜치가 형성된 후 전면을 통하여 소정의 산화 또는 열처리 공정이 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 제3절연막이 형성된 후 소정의 열처리 공정이 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 불휘발성 반도체 장치의 제조 방법에 있어서,반도체 기판상에 게이트 절연막, 제1전극층, 제1절연막을 형성하고 감광막을 도포하여 소정의 패턴을 형성하는 과정과,상기 패턴을 통하여 노출된 상기 제1절연막 및 상기 제1전극층을 상기 감광막을 동일한 마스크로 하여 차례로 식각하는 과정과,전면에 제2절연막을 침적하고 식각을 통하여 상기 제1절연막 및 제1전극층 측벽에 스페이서를 형성하는 과정과,노출된 상기 게이트 절연막을 산화하는 과정과,상기 제1절연막을 마스크로 하여 상기 게이트 절연막 중 노출된 부분으로부터 상기 반도체 기판 소정 내부까지를 식각하여 트랜치를 형성하는 과정과,상기 트랜치 내부와 전면에 침적을 통하여 채워 제3절연막을 형성하는 과정과,상기 제3절연막의 일부를 에치백하여 상기 제1전극층의 측벽 일부가 노출되게하고 층간절연막을 침적하는 과정과,상기 층간절연막 상부표면에 증착을 통하여 제2전극층을 형성하는 과정을 포함함을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 제1절연막이 산화막 또는 질화막임을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 제2절연막이 산화막 또는 질화막으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 제1전극층이 다결정 실리콘으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 제3절연막이 화학기상증착법으로 형성된 산화막으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 층간절연막이 산화막, 질화막, 산화막이 적층되어 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 제2전극층이 다결정 실리콘 또는 폴리사이드막으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 제1절연막이 상기 제1전극층의 상부에 소정의 절연막을 형성한 후 침적됨을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제21항에 있어서, 상기 절연막이 산화공정 또는 화학기상증착법에 의한 박형의 산화막임을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 스페이서가 상기 제1절연막 상부표면에 소정의 절연막을 침적한 후 형성됨을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제23항에 있어서, 상기 절연막이 산화공정 또는 화학기상증착법에 의한 박형의 산화막임을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 트랜치가 형성된 후 전면을 통하여 소정의 산화 또는 열처리 공정이 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제14항에 있어서, 상기 제3절연막이 형성된 후 소정의 열처리 공정이 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 불휘발성 반도체 장치의 제조 방법에 있어서,반도체 기판상에 게이트 절연막, 제1전극층, 제1절연막을 형성하고 감광막을 도포하여 소정의 패턴을 형성하는 과정과,상기 패턴을 통하여 노출된 상기 제1절연막 및 상기 제1전극층을 상기 감광막을 마스크로 하여 식각하는 과정과,상기 식각으로 노출된 상기 게이트 절연막을 산화공정을 통하여 산화하는 과정과,상기 제1절연막을 마스크로 하여 상기 게이트 절연막 중 노출된 부분으로부터 상기 반도체 기판 소정 내부까지를 식각하여 트랜치를 형성하는 과정과,상기 트랜치 내부와 전면에 침적을 통하여 채워 제2절연막을 형성하는 과정과,상기 제2절연막의 일부를 에치백하여 상기 제1전극층의 측벽 일부가 노출되게하고 층간절연막을 침적하는 과정과,상기 층간절연막 상부표면에 증착을 통하여 제2전극층을 형성하는 과정을 포함함을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 제27항에 있어서, 상기 제2절연막이 화학기상증착법으로 형성된 산화막으로 이루어짐을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
- 불휘발성 반도체 장치의 제조 방법에 있어서,반도체 기판상에 게이트 절연막, 제1전극층, 제1절연막을 형성하고 감광막을 도포하여 소정의 패턴을 형성하는 과정과,상기 패턴을 통하여 노출된 상기 제1절연막 및 상기 제1전극층을 상기 감광막을 마스크로 하여 식각하는 과정과,전면에 제2절연막을 침적하고 식각을 통하여 상기 제1절연막 및 제1전극층 측벽에 스페이서를 형성하는 과정과,상기 제1절연막을 마스크로 하여 상기 게이트 절연막 중 노출된 부분으로부터 상기 반도체 기판 소정 내부까지를 식각하여 트랜치를 형성하는 과정과,상기 트랜치 내부와 전면에 침적을 통하여 채워 제2절연막을 형성하는 과정과,상기 제2절연막의 일부를 에치백하여 상기 제1전극층의 측벽 일부가 노출되게하고 층간절연막을 침적하는 과정과,상기 층간절연막 상부표면에 증착을 통하여 제2전극층을 형성하는 과정을 포함함을 특징으로 하는 불휘발성 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960045750A KR100211765B1 (ko) | 1996-10-14 | 1996-10-14 | 불휘발성 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960045750A KR100211765B1 (ko) | 1996-10-14 | 1996-10-14 | 불휘발성 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980027089A KR19980027089A (ko) | 1998-07-15 |
| KR100211765B1 true KR100211765B1 (ko) | 1999-08-02 |
Family
ID=19477367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960045750A KR100211765B1 (ko) | 1996-10-14 | 1996-10-14 | 불휘발성 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100211765B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555476B1 (ko) * | 1999-05-25 | 2006-03-03 | 삼성전자주식회사 | 불휘발성 메모리 소자의 트렌치 소자분리 방법 |
| KR101238091B1 (ko) * | 2009-12-30 | 2013-02-27 | 코오롱인더스트리 주식회사 | 아라미드 섬유 및 그 제조방법 |
-
1996
- 1996-10-14 KR KR1019960045750A patent/KR100211765B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980027089A (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784481B2 (en) | Flash memory device with isolation regions and a charge storage dielectric layer formed only on an active region | |
| US6222225B1 (en) | Semiconductor device and manufacturing method thereof | |
| US6403494B1 (en) | Method of forming a floating gate self-aligned to STI on EEPROM | |
| US20090111229A1 (en) | Method of forming a split gate non-volatile memory cell | |
| US20080191288A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20050285219A1 (en) | Nonvolatile semiconductor memory and method of fabricating the same | |
| JP2002359308A (ja) | 半導体記憶装置及びその製造方法 | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| JPH10335497A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US20050164457A1 (en) | Non-volatile memory devices and methods of fabricating the same | |
| US6743676B2 (en) | Method of forming a floating gate in a flash memory device | |
| KR100439025B1 (ko) | 플래쉬 메모리의 부유 전극의 형성 방법 | |
| JPH11261038A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JP3602010B2 (ja) | 半導体記憶装置の製造方法 | |
| US6048768A (en) | Method of manufacturing flash memory | |
| US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
| US7645668B2 (en) | Charge trapping type semiconductor memory device and method of manufacturing the same | |
| US7183158B2 (en) | Method of fabricating a non-volatile memory | |
| KR100211765B1 (ko) | 불휘발성 반도체 장치의 제조 방법 | |
| KR20050068764A (ko) | 반도체 소자의 제조 방법 | |
| US20060051908A1 (en) | Method of fabricating semiconductor device | |
| KR100536045B1 (ko) | 불휘발성 메모리 장치의 제조방법 | |
| US6559010B1 (en) | Method for forming embedded non-volatile memory | |
| JPH10112511A (ja) | 半導体不揮発性メモリ及びその製造方法 | |
| US6831326B1 (en) | Trapezoid floating gate to improve program and erase speed for split gate flash |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |