KR100209928B1 - Method for forming capacitor of semiconductor device - Google Patents
Method for forming capacitor of semiconductor device Download PDFInfo
- Publication number
- KR100209928B1 KR100209928B1 KR1019960044875A KR19960044875A KR100209928B1 KR 100209928 B1 KR100209928 B1 KR 100209928B1 KR 1019960044875 A KR1019960044875 A KR 1019960044875A KR 19960044875 A KR19960044875 A KR 19960044875A KR 100209928 B1 KR100209928 B1 KR 100209928B1
- Authority
- KR
- South Korea
- Prior art keywords
- charge storage
- forming
- storage electrode
- film
- photoresist
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Abstract
본 발명은 두차례에 걸친 전하 저장 전극용 물질의 증착을 통하여, 전하 저장 전극 형성을 위한 홀 내부를 완전히 채울 수 있는 반도체 소자의 전하 저장 전극 형성방법에 관한 것으로, 소자 분리막 및 트랜지스터가 구비된 반도체 기판을 제공하는 단계; 반도체 기판 상부에 제 1 절연막을 형성하는 단계; 제 1 절연막의 소정 부분을 식각하여 트랜지스터의 접합 영역을 노출시키는 단계; 노출된 접합 영역과 결합하도록 폴리실리콘막을 증착한 후 패턴화하여 비트 라인 및 전하 저장 전극의 일부를 형성하는 단계; 일부 형성된 전하 저장 전극 상부에 감광막을 형성하는 단계; 감광막을 제외한 결과물 상부에 제 2 절연막을 형성하는 단계; 감광막을 제거하는 단계; 및, 감광막 제거 부위에 전하 저장 전극용 물질을 증착한 후 예정된 형태로 패턴화하는 단계를 포함하는 것을 특징으로 한다.The present invention relates to a method for forming a charge storage electrode of a semiconductor device which can completely fill a hole for forming a charge storage electrode through deposition of a material for charge storage electrode twice, Providing a substrate; Forming a first insulating film on a semiconductor substrate; Etching a predetermined portion of the first insulating film to expose a junction region of the transistor; Depositing and patterning a polysilicon film to bond with the exposed junction regions to form bit lines and portions of the charge storage electrodes; Forming a photoresist over the partially formed charge storage electrode; Forming a second insulating film on the resultant product excluding the photoresist film; Removing the photoresist film; And depositing a material for a charge storage electrode on the photoresist-removing region and then patterning the material for a predetermined shape.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 전하 저장 전극 형성방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming a charge storage electrode of a semiconductor device.
종래의 반도체 소자의 전하 저장 전극 형성방법을 살펴보면, 먼저 도 1a에 도시된 바와 같이, 반도체 기판(1) 상부의 소정 영역에 소자간의 분리를 위한 필드 산화막(2)을 형성한 다음, 공지된 방법으로 게이트 산화막(3)을 형성한다. 그 후, 게이트용 폴리실리콘막을 증착한 후 패턴화하여, 이후 형성될 드레인 영역을 공유하도록 게이트(4)를 형성한다. 그런 다음, 스페이서(5) 및 소오스/드레인 영역(6a, 6b)의 접합 영역을 형성함으로서 트랜지스터를 구축한다. 이어서, 반도체 기판(1) 및 게이트(4) 상부에 제 1 절연막(7)을 형성한 다음, 드레인 영역(6b)의 반도체 기판(1) 표면이 노출되도록 제 1 절연막(7)의 소정 부분을 식각한다. 그런 다음, 전체 구조물 상부에 비트 라인용 폴리실리콘막을 증착한 후, 패턴화하여 비트 라인(8)을 형성한다.As shown in FIG. 1A, a field oxide film 2 for isolating elements is formed in a predetermined region on a semiconductor substrate 1, and then a known method The gate oxide film 3 is formed. Thereafter, a gate polysilicon film is deposited and patterned to form a gate 4 so as to share a drain region to be formed later. Then, a transistor is formed by forming a junction region of the spacer 5 and the source / drain regions 6a and 6b. A first insulating film 7 is formed on the semiconductor substrate 1 and the gate 4 and then a predetermined portion of the first insulating film 7 is exposed to expose the surface of the semiconductor substrate 1 of the drain region 6b Etch. Then, a polysilicon film for a bit line is deposited on the entire structure and then patterned to form a bit line 8.
그런 다음, 도 1b에 도시된 바와 같이, 비트 라인(8) 및 제 1 절연막(7) 상부에 하부의 구조물의 단차로 인한 토플로지를 감소시킴과 더불어 하부 비트 라인(8)과의 절연을 위하여 제 2 절연막(9)을 증착한다. 그 후, 도 1c에 도시된 바와 같이, 제 2 절연막(9) 상부에 포토리소그라피 공정으로 포토레지스트막(10) 패턴을 형성한 다음, 도 1d에 도시된 바와 같이, 포토레지스트막(10) 패턴을 식각 마스크로하여 하부의 제 1 및 제 2 절연막(7, 9)을 소오스(6a) 영역의 반도체 기판(1) 표면이 일부 노출되도록 식각함으로써 전하 저장 전극 형성을 위한 소정의 콘택홀(11) 패턴을 형성한다. 그 후, 공지된 방법으로 포토레지스트막(10)을 제거한다.Then, as shown in FIG. 1B, the bit line 8 and the first insulating film 7 are formed on the lower bit line 8 in order to reduce the topography due to the step difference of the lower structure, The second insulating film 9 is deposited. Thereafter, as shown in FIG. 1C, a photoresist film 10 pattern is formed on the second insulating film 9 by a photolithography process, and then, as shown in FIG. 1D, The first and second insulating films 7 and 9 are etched so that the surface of the semiconductor substrate 1 in the source region 6a is partially exposed to form a predetermined contact hole 11 for forming the charge storage electrode, Thereby forming a pattern. Thereafter, the photoresist film 10 is removed by a known method.
그런 다음, 도 1e에 도시된 바와 같이, 상기 콘택홀(11)에 전하 저장 전극용 물질을 증착한 후, 포토리소그라피 및 식각공정으로 패턴화함으로써 전하 저장 전극(12)을 형성한다.Then, as shown in FIG. 1E, the charge storage electrode 12 is formed by depositing a material for the charge storage electrode in the contact hole 11 and patterning it by a photolithography and an etching process.
그런데, 상기한 종래의 반도체 소자의 전하 저장 전극 형성방법에 있어서는 전하 저장 전극 형성을 위한 콘택홀(11) 패턴의 형성시, 제 1 및 제 2 절연막(7, 9)의 두 층을 식각해야 하기 때문에 콘택홀의 깊이가 깊어지게 된다. 이에 따라, 전하 저장 전극용 물질의 증착시 콘택홀 내부를 완전히 채우기가 어렵게 된다.However, in the conventional method of forming a charge storage electrode of a semiconductor device, two layers of the first and second insulating films 7 and 9 must be etched when the pattern of the contact hole 11 for forming the charge storage electrode is formed Therefore, the depth of the contact hole is deepened. Accordingly, it is difficult to completely fill the inside of the contact hole when the charge storage electrode material is deposited.
이에, 본 발명은 상기한 문제점을 감안하여 창출된 것으로서, 두차례에 걸친 전하 저장 전극용 물질의 증착을 통하여, 전하 저장 전극 형성을 위한 홀 내부를 완전히 채울 수 있는 반도체 소자의 전하 저장 전극 형성방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of forming a charge storage electrode of a semiconductor device that can completely fill a hole for forming a charge storage electrode through deposition of a material for charge storage electrode twice The present invention has been made in view of the above problems.
도 1a 내지 도 1e는 종래의 반도체 소자의 전하 저장 전극 형성방법을 설명하기 위한 공정 단면도.FIGS. 1A to 1E are process cross-sectional views illustrating a method of forming a charge storage electrode of a conventional semiconductor device.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 전하 저장 전극 형성방법을 설명하기 위한 공정 단면도.2A through 2E are cross-sectional views illustrating a method of forming a charge storage electrode of a semiconductor device according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
11 : 반도체 기판 12 : 필드 산화막11: semiconductor substrate 12: field oxide film
13 : 게이트 산화막 14 : 게이트13: gate oxide film 14: gate
15 : 스페이서 16a/16b : 소오스/드레인 영역15: Spacer 16a / 16b: Source / drain region
17 : 절연막 18 : 비트 라인17: insulating film 18: bit line
19 : 예비 전하 저장 전극20 : 감광막19: preliminary charge storage electrode 20: photosensitive film
21 : 산화막 22 : 전하 저장 전극21: oxide film 22: charge storage electrode
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 전하 저장 전극 형성방법은 소자 분리막 및 트랜지스터가 구비된 반도체 기판을 제공하는 단계; 상기 반도체 기판 상부에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막의 소정 부분을 식각하여 트랜지스터의 접합 영역을 노출시키는 단계; 상기 노출된 접합 영역과 결합하도록 폴리실리콘막을 증착한 후 패턴화하여 비트 라인 및 전하 저장 전극의 일부를 형성하는 단계; 상기 일부 형성된 전하 저장 전극 상부에 감광막을 형성하는 단계; 상기 감광막을 제외한 결과물 상부에 제 2 절연막을 형성하는 단계; 상기 감광막을 제거하는 단계; 및, 상기 감광막 제거 부위에 전하 저장 전극용 물질을 증착한 후 예정된 형태로 패턴화하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of forming a charge storage electrode of a semiconductor device, the method including: providing a semiconductor substrate having a device isolation layer and a transistor; Forming a first insulating film on the semiconductor substrate; Etching a predetermined portion of the first insulating layer to expose a junction region of the transistor; Depositing and patterning a polysilicon film to bond with the exposed junction regions to form bit lines and portions of the charge storage electrodes; Forming a photosensitive film on the partially formed charge storage electrode; Forming a second insulating layer on the resultant structure excluding the photoresist layer; Removing the photoresist layer; And depositing a material for a charge storage electrode on the photoresist-removing region and then patterning the material for a predetermined shape.
상기 구성으로 된 본 발명에 의하면, 노출된 접합 영역과 결합하는 전하 저장 전극의 일부를 먼저 형성한 후, 감광막 및 제 2 절연막에 의해 형성된 부위에 다시 전하 저장 전극용 물질을 증착하여 패턴화함으로써, 전하 저장 전극 형성을 위한 홀 내부가 완전히 채워진 형태의 전하 저장 전극을 형성할 수 있게 된다.According to the present invention having the above structure, a part of the charge storage electrode coupled with the exposed junction region is first formed, and then the material for the charge storage electrode is deposited and patterned again on the portion formed by the photosensitive film and the second insulating film, It is possible to form the charge storage electrode in the form of a completely filled hole for forming the charge storage electrode.
[실시예][Example]
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 전하 저장 전극 형성방법을 설명하기 위한 공정 단면도이다.2A to 2E are cross-sectional views illustrating a method of forming a charge storage electrode of a semiconductor device according to an embodiment of the present invention.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(11) 상부의 소정 영역에 소자간 분리를 위한 필드 산화막(12)을 형성한 다음, 공지된 방법으로 게이트 산화막(13)을 형성한다. 그 후, 게이트용 폴리실리콘막을 증착한 다음, 패턴화하여 이후 형성될 드레인을 공유하도록 게이트(14)를 형성한다. 그런 다음, 스페이서(5) 및 소오스/드레인 영역(16a, 16b)의 접합 영역을 형성함으로써 트랜지스터를 구축한다. 이어서, 반도체 기판(11) 및 게이트(14) 상부에 절연막(17)을 형성한 다음, 소오스/드레인 영역(16a, 16b)의 일부 표면이 노출되도록 절연막(17)을 식각하여 소정의 콘택홀(도시되지 않음)을 형성한다. 그런 다음, 상기 콘택홀을 통하여 소오스/드레인 영역(16a, 16b)과 결합하도록 폴리실리콘막을 증착한 후 패턴화함으로써, 소오스 영역(16a)과 결합하는 전하 저장 전극의 일부분으로 예비 전하 저장 전극(19)을 형성함과 더불어, 드레인 영역(16b)과 결합하는 비트라인(18)을 형성한다.First, as shown in FIG. 2A, a field oxide film 12 for element isolation is formed in a predetermined region on the semiconductor substrate 11, and then a gate oxide film 13 is formed by a known method. Thereafter, a polysilicon film for a gate is deposited, and then a gate 14 is formed so as to be patterned to share a drain to be formed later. Then, a transistor is formed by forming a junction region of the spacer 5 and the source / drain regions 16a and 16b. An insulating film 17 is formed on the semiconductor substrate 11 and the gate 14 and then the insulating film 17 is etched to expose a part of the surfaces of the source and drain regions 16a and 16b to form a predetermined contact hole Not shown). Then, a polysilicon film is deposited and patterned to be coupled with the source / drain regions 16a and 16b through the contact holes to form a precharge charge storage electrode 19 (a part of the charge storage electrode 19 And a bit line 18 which is coupled with the drain region 16b is formed.
그 후, 도 2b에 도시된 바와 같이, 상기 결과물 상부에 3,000 내지 10,000Å의 두께로 감광막(20)을 도포한 후, 포토리소그라피를 통하여 패턴화하여 예비 전하 저장 전극(19) 상부에 기둥 모양의 감광막(20)을 형성한다. 그런 다음, 120 내지 250℃의 온도, 정확하게는 150 내지 200℃의 온도에서 하드 베이크(Hard Bake)를 실시하여 감광막(20)을 경화시킨다. 그 후, 도 2c에 도시된 바와 같이, 상기 결과물 상부에 H2SiF 수용액에 H3BO3를 첨가하는 LPD(Liquid Phase oxide Deposition) 방법으로 산화막(21)을 도포함으로써, 감광막(20)이 없는 부위에만 산화막(21)이 형성되도록 한다. 이때, 산화막(21)의 형성 두께는 감광막(20)의 두께보다 조금 얇거나 유사하게 하여 감광막(20)의 두께보다 두껍지 않도록 형성하고, 산화막(21)의 두께를 조절하기 위해서는 수용액을 분무하는 방법을 사용하거나, 또는 웨이퍼 기판과 수용액과의 접촉 시간을 조절하는 방법 등을 사용한다.Then, as shown in FIG. 2B, the photoresist layer 20 is coated on the resultant structure to a thickness of 3,000 to 10,000 ANGSTROM, and patterned through photolithography to form a columnar A photoresist film 20 is formed. Then, a hard bake is performed at a temperature of 120 to 250 DEG C, more specifically, at a temperature of 150 to 200 DEG C to cure the photoresist film 20. [ Thereafter, as shown in FIG. 2C, the oxide film 21 is applied by an LPD (Liquid Phase Deposition) method in which H 3 BO 3 is added to the H 2 SiF aqueous solution on the resultant product, So that the oxide film 21 is formed. At this time, the thickness of the oxide film 21 is formed to be thinner than or similar to the thickness of the photoresist film 20 so as not to be thicker than the thickness of the photoresist film 20, and the thickness of the oxide film 21 may be adjusted by spraying an aqueous solution Or a method of adjusting the contact time between the wafer substrate and the aqueous solution is used.
이어서, 도 2d에 도시된 바와 같이, 공지된 방법으로 감광막(20)을 제거한 다음, 도 2e에 도시된 바와 같이, 전하 저장 전극용 물질을 도포하고, 포토리소그라피 및 식각 공정으로 패턴화함으로써, 전하 저장 전극(22)을 형성한다.Subsequently, as shown in FIG. 2D, the photoresist film 20 is removed by a known method, and then the material for the charge storage electrode is coated and patterned by a photolithography and etching process, as shown in FIG. 2E, Thereby forming the storage electrode 22.
상기 실시예에 의하면, 전하 저장 전극 형성을 위한 홀 내부에 우선 1차로 예비 전하 저장 전극을 형성한 다음, 감광막 및 LPD 방식의 산화막에 의해 예비 전하 저장 전극 부이에 형성된 소정의 홀 내부에 2차로 다시 전하 저장 전극용 물질을 증착한 후 패턴화함으로써 홀 내부가 완전히 채워진 전하 저장 전극을 형성할 수 있게 된다. 이에 따라, 소자의 신뢰성을 향상시킬 수 있게 된다.According to the above embodiment, the preliminary charge storage electrode is formed first in the hole for forming the charge storage electrode, and then the oxide film of the photodiode and the LPD type is formed again in the predetermined hole formed in the preliminary charge storage electrode portion. The material for the charge storage electrode is deposited and patterned to form the charge storage electrode fully filled in the hole. Thus, the reliability of the device can be improved.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the technical gist of the present invention.
이상 설명한 바와 같이 본 발명에 의하면, 홀 내부를 완전히 채울 수 있는 반도체 소자의 전하 저장 전극 형성방법을 실현할 수 있게 된다.As described above, according to the present invention, it is possible to realize a method of forming a charge storage electrode of a semiconductor device which can completely fill a hole.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044875A KR100209928B1 (en) | 1996-10-09 | 1996-10-09 | Method for forming capacitor of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960044875A KR100209928B1 (en) | 1996-10-09 | 1996-10-09 | Method for forming capacitor of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980026440A KR19980026440A (en) | 1998-07-15 |
| KR100209928B1 true KR100209928B1 (en) | 1999-07-15 |
Family
ID=19476825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960044875A KR100209928B1 (en) | 1996-10-09 | 1996-10-09 | Method for forming capacitor of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209928B1 (en) |
-
1996
- 1996-10-09 KR KR1019960044875A patent/KR100209928B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980026440A (en) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09307080A (en) | Manufacture of capacitor of semiconductor element | |
| KR100451513B1 (en) | Method of manufacture contact hole in semiconduct device | |
| KR100209928B1 (en) | Method for forming capacitor of semiconductor device | |
| KR100214534B1 (en) | Method of forming a device isolation structure of semiconductor device | |
| KR100271786B1 (en) | Method for forming capacitor electrode of semiconductor device | |
| KR100361173B1 (en) | Method of manufacturing semiconductor device having capacitor contact holes | |
| KR100403350B1 (en) | Method for forming borderless contact hole in a semiconductor device | |
| KR100328824B1 (en) | Manufacturing method for capacitor | |
| KR0147770B1 (en) | Manufacture method of semiconductor device | |
| KR100273244B1 (en) | Method for fabricating isolation region of semiconductor device | |
| KR100218735B1 (en) | Forming method for contact hole of semiconductor device | |
| KR100381030B1 (en) | Method for fabricating semicondductor device | |
| KR0168122B1 (en) | Manufacturing method of semiconductor device | |
| KR100317309B1 (en) | Method for manufacturing semiconductor memory device | |
| KR100259083B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100358138B1 (en) | A method for forming cylindrical storage node in semiconductor device | |
| KR100349365B1 (en) | Method for forming metal wiring of semiconductor device | |
| KR0165373B1 (en) | Semiconductor memory device & its fabrication method | |
| KR100223825B1 (en) | Method of forming an element isolation region in a semiconductor device | |
| KR100271643B1 (en) | Method of fabricating capacitor | |
| KR20000067445A (en) | Method for forming dual gate oxide film of semiconductor device | |
| JP2003023066A (en) | Manufacturing method for semiconductor device | |
| KR20020056639A (en) | method for manufacturing of semiconductor device | |
| KR20010047660A (en) | Method for fabricating of capacitor | |
| KR20000037989A (en) | Method for manufacturing a plug of semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080317 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |