KR100206318B1 - 씨디아이의 비디오 출력 인에이블 제어회로 - Google Patents

씨디아이의 비디오 출력 인에이블 제어회로 Download PDF

Info

Publication number
KR100206318B1
KR100206318B1 KR1019950047107A KR19950047107A KR100206318B1 KR 100206318 B1 KR100206318 B1 KR 100206318B1 KR 1019950047107 A KR1019950047107 A KR 1019950047107A KR 19950047107 A KR19950047107 A KR 19950047107A KR 100206318 B1 KR100206318 B1 KR 100206318B1
Authority
KR
South Korea
Prior art keywords
video
cdi
output
video data
moving picture
Prior art date
Application number
KR1019950047107A
Other languages
English (en)
Other versions
KR970057676A (ko
Inventor
이영민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950047107A priority Critical patent/KR100206318B1/ko
Publication of KR970057676A publication Critical patent/KR970057676A/ko
Application granted granted Critical
Publication of KR100206318B1 publication Critical patent/KR100206318B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2545—CDs
    • G11B2220/255—CD-I, i.e. CD-interactive

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Studio Circuits (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
PC-CDI 디바이스에서 오버레이로 전송되는 CDI용 비디오데이터들의 흐름을 제어하여 PC와 CDI가 동화상디코더를 공용할 수 있도록 하는 회로에 관한 것이다.
[발명이 해결하려고 하는 기술적 과제]
PC가 상기 동화상디코더를 사용할 경우 CDI에서 출력되는 비디오신호에 의해 제대로된 화면을 출력할 수 없는 문제점을 해결한다.
[발명의 해결방법의 요지]
PC-CDI 디바이스에서 오버레이로 전송하는 CDI용 비디오데이터들의 흐름을 제어하여 PC와 CDI가 모두 동화상디코더를 공유할 수 있는 회로를 제공한다.
[발명의 중요한 용도]
씨디아이의 비디오 출력인에이블 제어회로.

Description

씨디아이의 비디오 출력인에이블 제어회로
제1도는 종래에 적용되는 씨디아이의 비디오 출력인에이블 제어장치의 블럭 구성도.
제2도는 본 발명에 따른 씨디아이의 비디오 출력인에이블 제어장치의 블럭 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 비디오데이터 시스템제어부 20 : 동화상디코더
30 : 오버레이부 50 : 디플립플롭
본 발명은 PC-CDI 디바이스에서 오버레이로 전송되는 CDI용 비디오데이터들의 흐름을 제어하여 PC와 CDI가 동화상디코더를 공용 할 수 있도록 하는 회로에 관한 것이다.
종래의 PC-CDI디바이스를 제1도를 통해 설명하면, PC-CDI의 비디오데이타 출력을 제어하는 비디오데이타출력 제어부(10)과, 상기 비디오데이타출력제어부(10)으로부터 출력되는 비디오신호를 동화상 처리하는 동화상디코더(20)과, 상기 동화상 처리된 신호를 입력받아 해당 비디오카드에 맞는 외부출력을 얻기위해 상기 신호에 외부클럭을 주어 동기를 맞추는 오버레이부(30)으로 이루어 진다. 그러므로, 상기 동화상디코더를 공유하는 PC-CDI디바이스에서는 상기 오버레이부(30)으로 출력되는 비디오데이터들의 흐름을 제어해야만 한다. 하지만, 상기와 같이 비디오데이터들의 흐름을 제어하지 않을경우 즉, PC가 상기 동화상디코더를 사용할 경우 CDI에서 출력되는 비디오신호에 의해 제대로된 화면을 출력할 수 없는 문제점이 발생하였다.
따라서, 본 발명의 목적은 PC-CDI 디바이스에서 오버레이로 전송하는 CDI용 비디오데이터들의 흐름을 제어하여 PC와 CDI가 모두 동화상디코더를 공유할 수 있는 회로를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 피씨-씨디아이의 비디오 출력데이타 출력을 제어하는 비디오데이타출력 제어수단과, 상기 비디오데이타출력 제어수단으로부터 출력되는 비디오신호를 동화상 처리하는 동화상디코더수단과, 상기 동화상 처리된 신호를 입력받아 해당 비디오카드에 맞는 외부출력을 얻기위해 상기 신호에 외부클럭을 주어 동기를 맞추는 오버레이수단과, 상기 컴퓨터와 씨디아이중 그 어느 하나가 상기 동화상 디코더수단을 공유 할 수 있도록 하는 래치수단과, 상기 래치수단으로부터의 선택신호를 첫번째입력으로 상기 비디오데이타출력 제어수단의 비디오데이터신호를 두번째입력으로 하여 하나의 진리값을 상기 동화상디코더수단에 출력하는 앤드게이트수단으로 이루어짐을 특징으로 한다.
이하 본 발명에 참조되는 도면을 참조하여 상세히 설명한다.
제1도는 종래에 적용되는 씨디아이의 비디오 출력인에이블 제어장치의 블럭 구성도이다.
제2도는 본 발명에 따른 씨디아이의 비디오 출력인에이블 제어장치의 블럭 구성도.
기존의 구성된 비디오데이타출력 제어수단(10)과, 동화상디코더수단(20) 그리고, 오버레이수단(30)에 상기 컴퓨터와 씨디아이중 그 어느 하나가 상기 동화상디코더수단(20)을 공유 할 수 있도록 하는 래치수단(50)과, 상기 래치수단(50)으로부터의 선택신호를 첫번째입력으로 상기 비디오데이타출력 제어수단(10)의 비디오데이터신호를 두번째입력으로 하여 하나의 진리값을 상기 동화상디코더수단(20)에 출력하는 앤드게이트수단(40)으로 이루어 진다.
이하 본 발명에 첨부되는 제2도의 블럭구성도를 참조하여 상세히 설명한다.
먼저 PC와 CDI가 동화상디코더를 공유할 수 있도록 제어하는 제어신호를 받아 공급하는 래치회로(50)은 PC로부터 입력되는 데이터를 전송하는 데이터버스와 동화상디코더 제어버스 입력으로 한다. 이때, 상기 래치회로(50)을 통해 PC선택신호가 입력될 시 전송라인(90)을 통해 앤드게이트(40)의 일입력으로 출력한다. 이때, 상기 출력된 신호는 로우신호이다. 그리고, 상기 앤드게이트(40)의 또다른 입력으로 입력되는 신호는 CDI측 비디오데이타출력 제어수단(10)으로부터 제어신호를 받는다. 하지만, 상기 앤드게이트(40)의 특성상 하나의 입력이 계속해서 로우신호로 인가되면 출력은 상기 또다른 입력에 관게없이 로우신호로서 출력된다. 그러므로, 상기 앤드게이트(40)의 출력값을 인에이블신호로 하는 상기 CDI 측 비디오데이타출력 제어수단(10)은 데이터출력이 하이임피던스 상태가 되어 데이터 출력을 하지 못한다. 하지만, 상기 앤드게이트(40)의 출력값을 인에이블신호로 하는 또다른측인 동화상디코더 부분은 상기 로우신호가 인가되었을 시 액티브된다. 그러므로, 상기 래치회로(50)으로부터 로우신호가 인가될 시에는 PC가 상기 동화상디코더를 점유하여 상기 오버레이칩(30)으로 동화상데이터를 출력한다. 하지만, 상기 래치회로(50)으로부터 하이신호가 인가될 시에는 상기 설명된 앤드게이트(40)의 특성과 마찬가지로 상기 CDI측 비디오데이타출력 제어수단(10)의 데이터출력에 의해서 제어되기 때문에 종래의 CDI만이 동화상디코더를 제어하던 회로의 동작과 동일하다.
상술한 바와 같이 본 발명은 PC-CDI 디바이스에서 오버레이로 전송하는 CDI용 비디오데이터들의 흐름을 제어하여 PC와 CDI가 모두 동화상디코더를 공유할 수 있는 회로를 제공함으로서, PC에서 좀 더 나은 동화상정보를 제공 할 수 있고, 기존에 CDI포멧으로만 기록된 VIDEO CD외에 다른 포멧으로 기록된 VIDEO CD을 별도의 PC용 동화상디코더의 추가없이 재생할 수 있는 잇점이 있다.

Claims (1)

  1. 씨디아이의 비디오 출력인에이블 제어회로에 있어서, 피씨-씨디아이의 비디오데이타 출력을 제어하는 비디오데이타출력 제어수단과, 상기 비디오데이타출력 제어수단으로부터 출력되는 비디오신호를 동화상 처리하는 동화상디코더수단과, 상기 동화상 처리된 신호를 입력받아 해당 비디오카드에 맞는 외부 출력을 얻기위해 상기 신호에 외부클럭을 주어 동기를 맞추는 오버레이수단과, 상기 컴퓨터 씨디아이중 그 어느 하나가 상기 동화상디코더수단을 공유 할 수 있도록 하는 래치수단과, 상기 래치수단으로부터의 선택신호를 첫번째입력으로 상기 비디오데이타출력 제어수단의 비디오데이터신호를 두번째입력으로 하여 하나의 진리값을 상기 동화상디코더수단과 상기 비디오데이타출력 제어수단에 인에이블신호를 출력하는 앤드게이트수단으로 이루어짐을 특징으로 하는 씨디아이의 비디오 출력인에이블 제어회로.
KR1019950047107A 1995-12-06 1995-12-06 씨디아이의 비디오 출력 인에이블 제어회로 KR100206318B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047107A KR100206318B1 (ko) 1995-12-06 1995-12-06 씨디아이의 비디오 출력 인에이블 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047107A KR100206318B1 (ko) 1995-12-06 1995-12-06 씨디아이의 비디오 출력 인에이블 제어회로

Publications (2)

Publication Number Publication Date
KR970057676A KR970057676A (ko) 1997-07-31
KR100206318B1 true KR100206318B1 (ko) 1999-07-01

Family

ID=19438078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047107A KR100206318B1 (ko) 1995-12-06 1995-12-06 씨디아이의 비디오 출력 인에이블 제어회로

Country Status (1)

Country Link
KR (1) KR100206318B1 (ko)

Also Published As

Publication number Publication date
KR970057676A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR20030064376A (ko) 클럭이 전송되는 ｉ/ｏ 시스템을 위한 효율적인 클럭 시작및 정지 장치
US6163545A (en) System and method for data transfer across multiple clock domains
US5291080A (en) Integrated circuit device having tristate input buffer for reducing internal power use
KR100206318B1 (ko) 씨디아이의 비디오 출력 인에이블 제어회로
KR20010046715A (ko) 광 모듈 정합을 위한 버스 인터페이스 장치 및 그 방법
KR100242308B1 (ko) 퍼스널컴퓨터와 씨디아이에서 엠팩디코더 공유장치
US5274764A (en) System for controlling continuous data input of an optical disk
KR100338062B1 (ko) 아이이이이1394인터페이스를통해디지털비디오덱을구동하는시스템
KR970008635B1 (ko) 멀티 하드디스크를 이용한 장시간 비트스트림 전송장치
KR100215437B1 (ko) 디지탈비데오디스크플레이어의 아이, 디 데이타 전송방법
KR0135862B1 (ko) 클럭제어장치
KR900005452B1 (ko) 마이크로 프로세서의 데이터 처리속도를 개선한 회로
KR960014137B1 (ko) 멀티 미디어 보드의 픽셀 클럭 변환장치 및 키보드 제어를 통한 클럭 변환방법
JPH08123591A (ja) 多重化バス回路
JP3321799B2 (ja) シリアル・インターフェース回路
KR910010325A (ko) 퍼스널 컴퓨터를 이용한 데이타 전송시스템
KR950025516A (ko) 씨디지(cdg) 내장형 티브이 제어장치 및 제어방법
JPH05265885A (ja) ノイズ低減回路
KR970016912A (ko) 컴퓨터용 컴펙트디스크 재생장치
DE69616046T2 (de) Bildaufnahme-und wiedergabevorrichtung und schnittstellenschaltung zur benutzung mit dieser vorrichtung
KR970029571A (ko) 브이시알(vcr)의 재생 불가 메시지 출력 방법 및 그 장치
KR19980054731A (ko) 듀얼데크 비디오 테이프 레코더의 안정화 장치
JPH03268632A (ja) 回線制御信号送出方式
JPH03254469A (ja) ディスクコントローラとデータセパレータの接続回路
KR930016842A (ko) 프로그램 로직 콘트롤러의 입출력카드 선택회로 및 그 제어방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee