KR100202355B1 - 신호원 장치 및 디지털-아날로그 변환기 - Google Patents

Abstract

본 발명은 유사한 의사 신호가 교정에 의해서 각각 전달되는 교정된 신호원의 군에 관한 것이다. 본 발명은 신호원에 의해서 형성된 출력신호에서 얻어진 의사 신호의 바람직하지 않은 영향을 최소화시키는 수단을 제공하는데 있다.

Description

신호원 장치 및 디지털-아날로그 변환기

제1도는 교정된 전류원을 구비한 전류원 장치의 기본 구성을 도시하는 선도.

제2도는 교정된 전류원을 구비한 장치의 한 실시예에 대한 회로도.

제3a도 내지 3c도는 교정된 전류원 및 그 관련 의사 신호 파형(spurious-signal waveforms)도시도.

제4a도 내지 4c도는 합성 교정된 전류원 및 그 관련 의사 신호 파형 도시도.

제5a도 내지 5c도는 발명에 따라 배치된 교정 전류원 및 그 관련 의사 신호 파형 도시도.

제6a도 및 6d도는 본 발명에 따라 배치된 교정 신호원의 교정 의사 신호 파형 도시도.

제7a도 및 7d도는 교정된 전압원 도시도.

제8a 내지 8c도는 본 발명에 따라 배치된 교정 신호원의 교정 의사 신호 파형 도시도.

제9도는 본 발명에 따른 전류원 장치를 구비한 디지털-아날로그 변환기 도시도.

* 도면의 주요부분에 대한 부호의 설명

4 : 보정 수단 5 : 보정 회로

6 : 기준 전류원 14 : 시프트 저항

17 : 증폭기 20 : 합성 수단

본 발명은 거의 동일한 단위 신호를 발생하기 위한 신호원의 군과; 특정 주기로 순환하는 교정 패턴에 따라서 신호원을 교정하고, 상기의 단위 신호가 상기 주기로 순환하는 유사한 형태의 의사 신호를 포함하도록 함으로써 상기 신호원으로부터의 단위 신호에 있어서 상대 편차를 감소시키기 위한 보정 수단과; 유효 단위 신호를 중 복수의 단위 신호를 합성하여 출력 신호를 합성하여 출력 신호를 형성하는 합성수단을 구비하는 신호원 장치에 관한 것이다.

본 발명은 또한 그와 같은 신호원 장치를 구비하는 디지털-아날로그 변환기에 관한 것이다. 첨부된 청구범위 및 명세서에 있어서, 신호원(signal source)이라 함은 전압원 및 전류원 양쪽을 뜻한다는 것을 알 수 있으며, 따라서, 그 대응 신호는 제각기 전압 및 전류로서 간주된다.

서두에서 정의된 형의 신호원 장치는 1989년 2월에 발행된 기술 논문집 1989 IEEE 국제 고상 회로 협의회 (ISSCC'89)의 제22 내지 23쪽에 기재된 모노리틱 고해상도 D/A 변환기에 대한 자동 교정 기술로부터 공지되어 있다. 상기 공지된 신호원 장치는 거의 동일한 전류원의 군을 구비하고 있다. 각각의 전류원은 MOS 트랜지스터의 소스-드레인 전류로 형성된 단위 전류를 공급한다. 소스-드레인 전류의 크기는 MOS 트랜지스터의 게이트 및 소스간의 제어 전압에 의해 결정된다. 합성 수단은 단위 전류의 배수인 1 또는 그 이상의 출력 전류를 형성하기 위해 단위 전류가 합성될 수 있다. 이 경우는 예켠대, 디지털-아날로그 변환기에 있어서의 경우이며, 출력 전류가 2진 상승순열에 따라서 단위 전류원으로부터 구동된다.

트랜지스터 파라미터의 확장의 결과로서, MOS 트랜지스터에 의해 공급된 단위 전류는 결코 서로 동등하지 않을 것이다. 상기는 그와 같은 전류원을 구비하는 디지털-아날로그 변환기의 정밀도가 제한된다. 공지된 전류원 장치에 있어서, 전류원이 보정 수단에 의해 연속적으로 재 교정하는 것에 의해 전류원의 품질이 개선된다. 제어 회로의 수단에 의해, MOS 트랜지스터의 게이트 및 소스간에 배치된 캐패시터 양단의 제어 전압은 소스-드레인 전류가 기준 전류와 같게 되는 식으로 제어된다. 모든 전류원들이 교정되어져 있을 때에 그 사이클은 반복된다. 상기 교정 방법의 수단에 의해, 초정밀도로 서로 동일한 전류원의 군을 얻는 것이 가능하다. 그러나, 상기 방법의 중요성은 MOS 트랜지스터의 게이트 및 소스간의 제어 전압이 MOS 트랜지스터의 게이트 및 소스 전극간의 캐패시터 전하 누설의 결과로서 두 연속적인 교정 사이클간에 일정하게 남아 있지 않는다는 것이다. 상기는 제어 전압상에 리플(ripple)을 발생시키므로서, 단워 전류도 역시 리플 성분에 나타난다. 더욱이, 다른 의사 신호는 교정의 결과로서 일어난다. 예컨대, 제어 회로의 수단에 의해 각각의 전류원의 교번 턴-온 및 턴-오프는 드레인-소스 전류에 의사 신호를 발생시키는 MOS 트랜지스터의 게이트상에 순간적으로 스위칭함으로서 수행된다. 그러므로, 교정은 한 교정 사이클의 기간에 대응하는 주기를 갖는 대체로 유사한 의사 신호를 나타내는 모든 단위 전류로 된다.

단위 전류가 대출력 전류를 형성하도록 합성될 때, 의사 신호가 축적된다. 의사 신호의 축적은 디지털-아날로그 변환기의 경우에 있어서 감소된 정밀도 및 동적 범위로 되는 출력 전류의 정밀도를 제한한다.

본 발명의 목적은 의사 신호의 영향을 최소화시키는 수단을 포함하는 신호원 장치를 제공하는데 있다.

본 발명에 따라서, 서두에서 정의된 형의 신호원 장치는 보정 수단 및 합성 수단 중 적어도 하나가 출력 신호에 대한 단위 신호들을 선택하도록 적응되며, 상기 선택은 선택된 단위 신호들 중 1개의 단위 신호의 의사 신호에 대해서, 선택된 단위 신호의 의사 신호가, 평균값이 상기 주기의 반주기에 되도록 근접하게 접근하고, 절대값이 최대량에 대해 서로 상이한 시간적 시프트량을 나타내게 되는 것을 특징으로 한다.

교정된 신호원의 교정 순서 및/또는 교정된 신호원의 합성열에 따라서, 출력 신호에서 얻어진 의사 신호는 최소 진폭을 갖거나, 또는 교정 주파수의 배수인 반복비를 갖거나 또는 그들의 양쪽을 갖도록 된다. 따라서, 개선된 의사 신호의 억압 및 보다 정확한 출력 신호는 동일 수단에 의해 얻게 될 수 있다. 필터가 출력 신호내의 의사 신호의 억압용으로 사용될 때, 필터는 간소화될 수 있거나, 생략될 수 있다.

본 발명의 이하 첨부도면을 참조하여, 실시예의 방법으로 보다 상세하게 설명되어질 것이다.

제1도는 교정된 전류원을 구비하는 전류원 장치에 대한 기본 구성을 도시한 것이다. 상기 장치는 출력 1 내지 N 에서 N개의 거의 동일한 단위 전류를 공급하기 위해 구성되며, 이들의 출력에는 부하(단순하게 하기 위해 도시하지 않음)가 접속되어 있다. 상기 장치는 N+1개의 전류원 2.1 내지 2.N+1을 구비하며, 트랜지스터 T1 내지 T.N+1을 구비한다. 상기 전류원은 또한 구동 전압을 제어하기 위한 제어 입력 3.1 내지 3.N+1을 가지며 따라서 상기 트랜지스터 T.1 내지 T.N+1내의 전류가 된다. 상기 장치는 또한 보정 회로(5)를 포함하는 보정 수단(4)을 구비하며, 상기 제어 입력 3.1 내지 3.N+1 중 하나에 대해 제어 신호를 공급하기 위해, 기준 전류원(6)을 포함하며 보정 회로(5)에 상기 전류원 2.1 내지 2.N+1 중 하나를 결합하고 사이클 패턴과 일치하여 출력 1...N에 대해 다른 전류원을 합성하기 위한 스위칭 네트워크(7)를 구비한다.

상기 장치에서 사이클 N 전류원의 매 주기로 출력 1 내지 N에 대해 출력 전류를 공급하며, 나머지 전류원은 보정 회로(4)에 연결된다. 상기 보정 회로에서 관련 전류원으로부터의 전류는 상기 기준 전류원(6)으로부터의 기준 전류와 비교되며 제어 신호는 상기 전류원이 기준 전류와 동일하게 되는 방법으로 상기 보정 회로(5)가 트랜지스터(T2)의 구동 전압을 제어하는 것에 의해 상기 전류원의 제어 입력(3)에 공급한다. 상기 사이클의 다음 주기에서 상기 보정 전류원(2)은 상기 스위칭 네트워크(7)에 의해 비보정 전류원(2)으로 대치된다. 상기 방법에서 모든 전류원 2.1 내지 2.N+1로부터의 전류는 연속적이면서 계속해서 보정된다. 상기의 결과로서, 상기 출력 1 내지 N에서의 전류는 기준 전류와 정확하게 동일하다. 따라서 보정되는 신호원은 상기 실제 전류원 장치와 차단되며 상기 보정 회로는 상기 전류원 장치 동작을 방해하지 않는다. 상기 출력 1 내지 N에서의 단위 전류는 계속적으로 이용 가능하게 남아 있게된다.

제2도는 더욱 자세한 교정 전류원 장치의 실시예를 도시한다. 상기 장치는 상기 게이트와 소스 전극 사이에 배치된 캐패시터 C1 내지 C4를 가지고 상기 트랜지스터 T1 내지 T4에 의해 구성된 4개의 전류원을 구비한다. 상기 스위치 S1.1 내지 S4.1, S1.2 내지 S4.2 및 S1.3 내지 S3.3에 의해 4개의 트랜지스터 T1 내지 T4 중 3개는 출력 1, 2 및 3에 연결되며, 나머지 트랜지스터는 상기 보정 회로(5)의 입력(10, 11)에 연결되어 있다. 상기 스위치는 클록(15)의 제어하에서 시프트 저항(14)에 의해 본 실시예의 사이클 패턴으로 제어된다.

상기 도면은 포화 상태를 설명하며 상기 트랜지스터 T1, T3 및 T4의 드레인 전류원 I1, I3 및 I4는 출력 1, 2 및 3에 공급되며 반면 상기 트랜지스터 T2의 드레인-소스 전류 I2 는 보정 회로(5)의 입력(11)에 공급된다. 상기 스위치 S1.1, S3.1 및 S4.1이 개방되는 반면 상기 스위치 S2.1은 닫히며 따라서 상기 트랜지스터 T2의 게이트 전극은 입력(10)에 결합된다. 본 실시예에서 상기 보정 회로는 기준 전류원(6)을 구비하며, 상호 접속된 입력(10, 11)에 대해 전류 Iref를 공급한다.

상기 입력(10, 11)사이의 직렬 접속의 결과로서 상기 트랜지스터 T2의 드레인은 게이트에 접속되어 있다. 상기 전류원(6)은 상기 전류 I2가 기준 전류 Iref와 정확히 동일하게 되는 방법으로 캐패시터 C2상의 전압을 제어한다. 상기 다음 클럭 주기에서 트랜지스터 T2는 상기 스위치 S2.2 및 S2.3에 의하여 출력(2)에 접속되어 있으며 스위치 S2.1은 개방된다. 그러므로 캐패시터 C2상의 전압은 이용가능하게 남아 있으며, 따라서 트랜지스터 T2의 전류 I2는 상기 전류 Iref와 정확히 동일하게 남아 있는다. 같은 클럭 주기에서 트랜지스터 T3와 같은, 다른 3개의 트랜지스터 중 하나는 상기 보정 회로의 입력(10, 11)에 접속되며 상기 캐패시터 C3의 제어 전압은 상기 전류 I3가 상기 전류 Iref와 정확하게 동일하게 되는 방법으로 구성된다. 상기 방법에서 상기 트랜지스터 T1 내지 T4의 전류 I1 내지 T4는 계속해서 또한 연속적으로 전류 Iref와 동일하게 된다. 상기 결과로서, 전류는 서로 정확히 동일하게 되며 출력(1), (2) 및 (3)에서 나타난다.

제3a도는 제2도에 도시된 장치의 교정 전류원 중 하나의 양호한 예를 도시하며, 유사한 부분은 같은 참고번호로 되어 있다. 상기 스위치 S2.1은 트랜지스터 T5로 구성되며 상기 트랜지스터의 게이트(12)는 상기 시프트 저항(14)으로부터 스위칭 신호 Usw에 의해 적당한 수단으로 제어된다. 전류원(13)은 누설 전류 IL를 표시하며, 상기 캐패시터 C2에 병렬로 도시되어 있다. 상기 누설 전류 IL는 특히, 트랜지스터 T2의 반전 소스 기판 다이오드에 의해 발생한다. 상기 누설 전류의 존재는 2개의 교정 사이클 사이에서 감소하도록 T2의 게이트 소스 전압 Vgs를 발생한다. 상기는 제3b도에 상술되어 있으며, Tc는 상기 교정 사이클 주기이다. 상기는 수 mV 크기 정도로 트랜지스터 T2의 게이트-소스 전압 Vgs상에 리플 전압성분에 대해 상승되어 주어지며, 상기 트랜지스터 T2의 드레인-소스 전류 Ids와 유사한 리플로 거의 선형적으로 변환된다.

상기 스위칭 신호 Usw는 상기 보정 수단이 게이트-소스 전압Vgs에 영향받는 것으로부터 교정된 전류원 T2와 접속 및 차단되며 예를 들어, 용량성 크로스토크와 같이 상기 트랜지스터 T2의 상기 드레인-소스 전류 Ids가 된다. 예에 의해 제3c도는 양호한 신호 파형을 도시하며, 상기는 실제로 다른 군이 된다. 제3b 및 3c도는 상기 개별 교정 전류원으로부터의 단위 전류가 교정 그 자체에 의해 발생된 의사 신호를 구비하고 상기 교정 싸이클의 주기 Tc와 동일한 주기를 갖는 것을 도시한다. 상기 의사 신호의 신호 파형은 제3b 및 3c도에 주어진 파형의 합성이 되며 실제로 의사 신호는 다른 파형이 된다.

제1도에 도신된 전류원 장치내의 교정 전류원 2.1 내지 2.N은 여러 목적으로 사용된다. 상기는 상당히 큰 출력 전류를 얻고 그들을 합성하기 위해 상기 개별 전류원 2...2.N으로부터 상기 단위 전류 I를 사용하기 위해 공통으로 실행된다. 디지털-아날로그 변환기에서 상기 합성은 상기 출력 전류가 2진 상승 순열로 형성되도록 실행된다. I가 단위 전류일 때, 상기 제1 출력 전류는 I가 되며, 제2 출력 전류는 2I가 되고, 제3은 4I, 제4는 8I가 된다. 제4a도는 3 비트 디지털-아날로그 변환기로서 사용된 교정 전류원 장치를 도시하며, 단순하게 하기 위해 논의된 모든 회로 소자는 8개의 전류원(21) 내지 (28)에 의해 심벌화되어 있으며, 모두 세기 I를 가지며 순서적으로 21,22...28로 교정되어 있으며, 8개의 동일한 단위 전류 I1 내지 I8을 발생한다. 상기 단위 전류 I1,I2,I3 및 I4는 합성 수단(20)으로 합성되며, 상기 단자(29)에서 이용 가능한 출력 전류 I1234를 형성하기 위해 도표적으로 도시되어 있다. 상기 단위 전류 I5 및 I6는 단자(30)에서 출력전류 I56을 형성하기 위해 합성되어 있으며, 상기 단위 전류 17은 단자(31)에 직접 공급된다. 도시되지는 않았지만, 스위치에 의해, 상기 전류 I1234, I56 및 17은 아날로그 출력 전류를 형성하기 위해 디지털 입력 신호의 제어하에서 합해진다.

제4b도는 상기 전류원(21) 내지 (28)에서의 누설 전류로부터 발생하는 의사 신호 i1 내지 i8을 보여준다. 제4c도는 각각 출력 전류 I1234 및 I56에서 의사 신호 i1234 및 i56을 발생하는 것을 도시한다. 상기 의사 신호의 진폭은 상기 의사 신호 i1 내지 i8의 진폭에 관련하여 증가된다.

제5a도, 제5b도, 제5c도는 제4도와 같이 교정 전류원(21) 내지(28)의 같은 군을 도시하며 관련된 의사 신호의 같은 부분은 같은 참고번호를 가진다. 상기 보정 수단(20)에서 상기 전류 I1, I3, I5 및 I7은 단자(29)에서 출력 전류 I1357을 형성하기 위해 합성되며, 전류 I2 및 I6은 단자(30)에서 출력 전류 I26을 형성하기 위해 합성되고 전류 I4는 단자(31)에서 얻어진다. 제5b도는 개별 의사 신호 i1 내지 i8을 도시하며 각각의 출력 전류 I1357 및 I26에서 발생하는 의사 신호 i1357 및 i26은 제5c도에 도시되어 있다. 상기 발생되는 의사 신호는 전류원의 선택 합성에 의해 최소화되는 것이 쉽다는 것을 보여준다. 제5a도에 도시된 합성에서 상기 전류 I1357 및 I26 리플의 피크-대-피크값은 상기 개별 전류 I1 내지 I8의 리플과 동등하다. 매우 양호한 최소값은 합성된 전류들 중 하나의 전류의 의사 신호에 대한 의사 신호 I의 시간적 시프트량의 평균값이 주기 Tc의 절반과 동등하고, 또한, 이들 전류 Ii 는 의사 신호가 서로 시간적으로 최대 시프트량을 갖도록 합성되는경우에 얻어진다. 제5b도에서, i1에 대한 의사 신호 I3, i5 및 i7의 시간적 시프트량은 D13, D15 및 D17으로 표시되고, 그들의 시간적 시프트량은 각각 2/8 Tc 및 6/8 Tc의 값을 가지며, 그로써 그들의 평균값은 1/3* 12/8 Tc=1/2 Tc가 된다. 상기와 동일한 것이 i2에 대한 i6의 시간적 시프트량에 대해서도 적용되며, 상기 시간적 시프트량은 D26로 표시되고 4/8 Tc = 1/2 Tc와 동등하게 된다. 또한, 상기 의사 신호 i1, I3, i5 및 i7들은 서로에 대해 최대의 시간적 시프트량 2/8 Tc를 갖는다. 대조적으로, 상기 의사 신호의 양호한 최소값은 상기 I1, I3, I4, I5가 합성되어 출력 전류 I1345를 형성하는 경우에 얻어지지 않게 된다. 상기 경우에서 i1에 대한 상기 의사 신호 I3, i4 및 i5 사이의 평균의 시간적 시프트량은 상기 반주기 1/2 Tc와 동등하지만, 상기 의사 신호 I3, i4 및 i5는 상기 신호 I3, i5 및 i7 보다도 서로 작은 시간적 시프트량을 갖는다.

제4도 및 제5도에 도시된 전류원 장치에 대하여 합성 패턴이 합성 수단(20)에서 얻어지는 것처럼 합성 전류가 최소 의사 성분을 표시하도록 주어진 교정 순서로 설명된다. 즉, 계속해서 주어진 합성 패턴에 대해서, 적당한 교정 순서는 같은 결과를 가지고 얻어진다. 제4도에 도시된 전류원 장치에서 상기 전류원(21, 22... 28)은 (21, 25, 22, 27, 23, 26, 24, 28)의 순서로 교정된다. 상기 전류원 장치가 제2도에 도시된 형태로 이루어지는 경우에 상기 교정 순서는 상기 시프트 저항(14)에서 전류원의 스위치까지 제어 신호 공급에 따라 변화한다.

제6a, 6b, 6c 및 6d도는 4 개의 다른 의사 신호 i1 내지 i8을 도시하며 상기는 제5a도 및 6a도에 도시된 전류원 장치에서 발생한다. 상기 합성된 전류 I1,I2, I3 및 I4의 의사 신호 i1234와 상기 의사 전류 I1, I3, I5, I7의 의사 신호 i1357 사이의 차는 4개 예의 각각에 대해 도시되어 있다. 제6a도는 제3c도를 참고로 하여 기술된 형태의 의사 신호를 도시한다. 상기 의사신호 i1234 및 i1357의 진폭은 동일하며 상기 의사 신호 i1357의 반복비는 i1234의 반복비만큼 높은 4배가 된다. 상기 출력 전류에 대한 필터가 의사 신호를 거부하기 위해 사용될 때, 상당히 높은 주파수는 더 양호하게 되며 결국 발생하는 의사 신호의 단순화된 필터링 또는 같은 필터 때문에 상기 의사 신호의 더 좋은 압축이 얻어지고, 더욱 정확한 디지털-아날로그 변환기를 생산한다. 어떤 경우에 상기 4배의 주파수는 처리될 신호의 주파수 대역으로부터 멀리 떨어져 위치되어 의사 신호 필터는 전혀 필요치 않게 된다. 제6d도에 도시된 샘플은 더욱 복잡한 의사 신호에 관계한다. 상기 의사 신호 i1234 및 i1357의 진폭은 거의 동일하며 i1357의 의사 신호 주파수는 i1234에서 만큼 높게 4배가된다. 제6c도에 주어진 예에서 상기 의사 신호 i1357의 진폭은 일정하며 제6d도에 주어진 예에서 상기 보조 신호 i1357은 상당히 작은 진폭뿐 아니라 i1234에서 보다 더 높은 주파수를 갖는다.

의사 신호의 합성 예는 전류원에 관계한다. 상기 동일 신호 파형이 전압원에 공급되는 것은 자명한 일이다. 제7도는 전압원을 구비하는 장치를 도시한다. 제7a도에 도시한 장치는 제3a도에 도시한 장치와 거의 동일하며 대응 참고번호는 같은 것을 의미한다. 저항(14)은 상기 트랜지스터 T2의 소스와 직렬로 배치되어 있다. 상기 저항(14) 양단의 전압 강하는 교정 전류 Ids에 비례하며 상기 단자(13)상의 단위 전압 U로서 이용 가능하며, 상기는 상기 트랜지스터 T2의 소스에 접속되어 있다. 제7b도는 상기 단위 전압 U1, U2, U3,...를 합성하기 위한 가산 회로를 도시한다. 상기 교정 전압원의 단자(13)는 저항(15)을 거쳐서 증폭기(17)의 반전 입력에 접속되어 있으며, 상기 부극성 피드백은 저항(16)에 의해 공급되며 상기 출력 단자(18)에 접속된 출력을 가진다.

교정 신호 즉, 전압 또는 전류를 합성하는 유리한 방법 또는 합성된 신호원내에서 결과로 되는 의사 신호를 감소시키기 위해 합성된 신호의 교정 순서에 대한 유리한 선택은 어떤 개수의 신호원에도, 또한 신호원으로부터의 신호의 어떤 가능한 합성에도 적용될 수 있다.

제8도는 5 개의 신호원을 구비하는 예를 도시하며 신호원의 의사 신호 i1 내지 i5는 제8a도에 도시되어 있다. 제8b도의 5개의 소스는 상기 비 2:2:1, 제8c도에서 3:1:1의 2가지 방법으로 합성된다. 제8b도의 신호 i13 및 i24의 시간적 시프트량 D13 및 D24 각각의 평균값은 2/5Tc가 되며 상기 주기 1/2Tc 반에 대해 근접하게 된다. 상기는 시간적 시프트량 D14 및 D25에 공급되며, 3/5Tc의 평균값을 가진다. 제3c도에서 신호 i135의 시간적 시프트량 D13 및 D15의 평균값은 1/2*6/5= 3/5Tc이며 상기 주기 1/2Tc의 반에 대해 거의 최적이 된다. 제8b도 및 제8c도에 도시된 예에서의 모든 합성 신호에서 상기 반복비는 2배로 된다.

위에서 상술한 바와 같은 합성 순서 또는 교정 순서는 디지털-아날로그(DA) 변환기로 사용하기에 매우 적당하다. 제9도는 본 발명에 따른 전류원 장치를 포함하는 DA 변환기의 실시예를 도시한다. 상기 예는 8 비트 DA 변환기이다. 상기는 전류원 장치(50)를 구비하며, 18 개의 전류원을 포함하며 상기 전류원의 전류는 보정 회로(51)내의 전류원(52)으로부터 기준 전류 Iref에 대해 위의 수단과 거의 동일하다. 상기 18 개 출력 전류의 하나의 전류 Iref는 16개의 전류원을 구비하는 제2 전류원 장치(60)의 보정 회로(61)에 대해 기준 전류로서 사용되며, 전류는 위에서 상술된 수단으로 전류 Iref와 동일하게 만들어진다. 상기 장치에서 16개의 전류는 2진화 열(binary-weighted series)의 전류 Iref, 2Iref...8Iref가 얻어지는 방법으로 합성된다. 상기 전류원 장치(50)로부터 16개의 다른 전류는 전류 16Iref를 형성하기 위해 합성되며, 16개의 전류원을 구비하는 제3 전류원 장치(70)의 보정 회로(71)에 대해 기준 전류로서 공급되며, 전류는 위의 상술과 같이 실행시 전류 16Iref와 동일하게 된다. 다시 전류원 장치(70)의 16개 전류중 15개는 2진화열(binary-weighted series) 16Iref, 32Iref ...128Iref가 얻어지는 방법으로 합성된다. 상기 전류원 장치(60,70)의 출력 전류는 디지털 입력 코드를 아날로그 출력신호로 변환하기 위해 공지된 수단으로 사용된다.

2 개의 경우에서 16개의 이용할 수 있는 전류원 I1 내지 I16으로부터의 출력전류는 출력 전류 128Iref에 대해서는 전류 I1,I3,I5,I7,I9,I11,I13,I15,8Iref, 즉, 64Iref 및 4Iref에 대해서는 전류 I4,I8,I12 및 I16, 32Iref 및 2Iref에 대해서는 전류 I2 및 I10, 16Iref 및 Iref에 대해서는 전류 I6 또는 전류 I14로부터 유도된다. 상기는 제5a도에 도시된 장치를 설명하기 위해 유사한 수단으로 실행된다.

본 발명은 여기에 상술된 실시예에 국한되는 것이 아니다. 상기 신호원의 교정용 보정 회로는 제2도에 도시된 것보다는 다른 수단으로 구성되며 제3a도에 도시된 전류원 및 제7a도에 도시된 전압원의 여러 수정이 가능해진다.

Claims (2)

1. 거의 동일한 단위 신호를 발생하는 신호원의 군과, 특정한 주기로 순환하는 교정 패턴에 따라서 신호원을 교정하고, 상기 단위 신호가 상기 주기로 순환하는 유일한 형태의 의사 신호를 포함하며, 상기 교정 패턴에 따라서 시간적 시프트량을 가짐으로써 상기 신호원으로부터의 단위 신호의 상대 편차를 감소시키기 위한 보정 수단과, 유효 단위 신호들 중 복수의 단위 신호를 합성하여 출력 신호를 형성하는 합성 수단을 포함하는 신호원 장치에 있어서, 상기 보정 수단 및 합성 수단 중 적어도 하나가 출력 신호에 대한 단위 신호들을 선택하며, 선택된 단위 신호들중 1개의 단위 신호의 의사 신호에 대하여, 상기 선택된 단위 신호들 중 1개의 단위 신호를 제외하고, 선택된 단위 신호들의 의사 신호들의 시간적 시프트량은 상기 주기의 절반값에 되도록 근접하게 접근하는 평균값을 갖고 최대량이 서로 상이한 절대값을 갖는 것을 특징으로 하는 신호원 장치.
2. 제1항에서 청구된 바와 같은 신호원 장치를 구비하는 것을 특징으로 하는 디지털-아날로그 변환기.

Images