KR100199364B1 - Storage electrode fabrication method of semiconductor device - Google Patents

Storage electrode fabrication method of semiconductor device Download PDF

Info

Publication number
KR100199364B1
KR100199364B1 KR1019950010988A KR19950010988A KR100199364B1 KR 100199364 B1 KR100199364 B1 KR 100199364B1 KR 1019950010988 A KR1019950010988 A KR 1019950010988A KR 19950010988 A KR19950010988 A KR 19950010988A KR 100199364 B1 KR100199364 B1 KR 100199364B1
Authority
KR
South Korea
Prior art keywords
polysilicon
charge storage
storage electrode
oxide film
forming
Prior art date
Application number
KR1019950010988A
Other languages
Korean (ko)
Other versions
KR960043154A (en
Inventor
권오성
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950010988A priority Critical patent/KR100199364B1/en
Publication of KR960043154A publication Critical patent/KR960043154A/en
Application granted granted Critical
Publication of KR100199364B1 publication Critical patent/KR100199364B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 전하저장전극의 파손을 방지하기 위하여 동방성식각을 이용하여 핀(Fin)간의 접촉면적을 증가시키므로써 튼튼한 구조를 가지며 정전용량이 증가된 캐패시터를 제조할 수 있도록 한 반도체 소자의 전하저장전극 형성방법에 관한 것이다.The present invention relates to a method for forming a charge storage electrode of a semiconductor device, in order to prevent damage of the charge storage electrode by increasing the contact area between the fin (Fin) using an isotropic etching has a robust structure and increased capacitance The present invention relates to a method for forming a charge storage electrode of a semiconductor device capable of manufacturing a capacitor.

Description

반도체 소자의 전하저장전극 형성방법Method for forming charge storage electrode of semiconductor device

제1a내지 제1e도는 본 발명의 제1실시예를 설명하기 위한 소자의 단면도.1A to 1E are cross-sectional views of elements for explaining the first embodiment of the present invention.

제2a내지 제2g도는 본 발명의 제2실시예를 설명하기 위한 소자의 단면도.2A to 2G are cross-sectional views of elements for explaining the second embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 실리콘기판 2 : 절연층1 silicon substrate 2 insulation layer

3 및 13 : 제1폴리실리콘층 4 및 14 : 희생 산화막3 and 13: first polysilicon layer 4 and 14: sacrificial oxide film

5 및 15 : 제1감광막 6 및 16 : 제2폴리실리콘층5 and 15: first photosensitive film 6 and 16: second polysilicon layer

7 및 17 : 제2감광막 10 : 접합부7 and 17: second photosensitive film 10: junction

20 및 20A : 전하저장전극20 and 20A: charge storage electrode

본 발명은 반도체 소자의 전하저장전극 형성방법에 관한 것으로, 특히 등방성식각을 이용하여 핀(Fin)간의 접촉면적을 증가시키므로써 튼튼한 구조의 캐패시터를 제조할 수 있도록 한 반도체 소자의 전하저장전극 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a charge storage electrode of a semiconductor device. In particular, a method of forming a charge storage electrode of a semiconductor device in which a capacitor having a strong structure can be manufactured by increasing the contact area between fins using isotropic etching is used. It is about.

일반적으로 디램(DRAM) 등과 같은 반도체 소자가 고집적화됨에 따라 셀(Cell)의 면적은 급격하게 축소된다. 그러나 소자의 동작을 위해서는 단위셀 당 일정량 이상의 정전용량(Capacitance)을 반드시 확보해야 되기 때문에 셀의 동작에 필요한 정전용량은 그대로 유지하면서 그 캐패시터가 차지하는 칩(Chip)상의 면적은 최소화하기 위하여 고도의 공정기술개발과 소자의 신뢰성 확보가 큰 문제점으로 대두되고 있다.In general, as semiconductor devices such as DRAM and the like are highly integrated, an area of a cell is rapidly reduced. However, the operation of the device requires a certain amount of capacitance per unit cell to be secured. Therefore, a high level process is performed to minimize the area on the chip occupied by the capacitor while maintaining the capacitance required for the operation of the cell. Technological development and securing the reliability of devices are emerging as big problems.

이러한 문제점을 해결하기 위하여는 캐패시터의 구조를 실린더 또는 핀구조와 같이 3차원의 입체구조롤 형성하여 유효표면적을 증가시키는 방법이 있는데, 종래의 핀구조를 갖는 전하저장전극은 소자가 고집적화됨에 따라 그 구조의 두께가 점점 얇아져 후속공정에서 파손되는 문제가 발생되며, 정전용량을 원하는대로 조절하기 어려운 단점을 가진다. 또한 저하저장 전극을 형성한 후 유전체막을 형성하기 전에 파티클(Particle)제거를 위해 세척공정을 실시해야 하는데, 이때 핀의 파손으로 인하여 파티클제거에 효과적인 초음파세척을 실시하지 못하는 단점이 있다.In order to solve this problem, there is a method of increasing the effective surface area by forming a three-dimensional three-dimensional structure of the capacitor structure, such as a cylinder or a fin structure, the charge storage electrode having a conventional fin structure as the device is highly integrated As the thickness of the structure becomes thinner and thinner, there is a problem of breaking in subsequent processes, and it is difficult to control the capacitance as desired. In addition, after the degradation storage electrode is formed, before the dielectric film is formed, a cleaning process must be performed to remove particles. In this case, due to the breakage of the pin, ultrasonic cleaning is not performed effectively for removing particles.

따라서 본 발명은 등방성식각을 이용하여 핀간의 접촉면적을 증가시키므로써 상기한 단점을 해소할 수 있는 반도체 소자의 전하저장전극 형성방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming a charge storage electrode of a semiconductor device which can solve the above disadvantages by increasing the contact area between pins using isotropic etching.

상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 전하저장전극 형성방법은 접합후가 형성된 실리콘기판상에 절연막을 형성하고 전하저장전극용 콘택 마스크를 이용한 사진 및 식각공정을 통해 상기 접합부가 노출되도록 콘택홀을 형성한 후 전체상부면에 제1폴리실리콘층을 형성하는 단계와, 상기 단계로부터 전체 상부면에 희생산화막을 소정의 두께로 형성하고 제1감광막을 도포한 후 상기 전하저장전극용 콘택 마스크를 이용하여 상기 제1감광막을 패터닝하는 단계와, 상기 단계로부터 상기 패터닝된 제1감광막을 마스크로 이용한 등방성식각방법으로 상기 희생산화막을 식각한 후 상기 제1감광막을 제거하는 단계와, 상기 단계로부터 전체상부면에 제2폴리실리콘층 및 제2감광막을 순차적으로 형성한 후 전하저항전극용 마스크를 이용하여 상기 제2감광막을 패터닝하고, 패터닝된 제2감광막을 마스크로 이용하여 노출된 부분의 제2폴리실리콘층을 식각하는 단계와, 상기 단계로부터 잔류된 희생산화막 및 노출된 제1폴리실리콘층을 순차적으로 제거한 후 잔류된 제2감광막을 제거하는 단계로 이루어지는 것을 특징으로 하며, 또 다른 반도체 소자의 전하저장전극 형성방법은 접합부가 형성된 실리콘기판상에 절연막을 형성하고 전하저장전극용콘택 마스크를 이용한 사진 및 식각공정을 통해 상기 접합부가 노출되도록 콘택홀을 형성한 후 전체상부면에 제1폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 제1폴리실리콘층의 표면적을 증대시키기 위하여 상기 제1폴리실리콘층의 표면을 열산화시킨 후 성장된 열산화막을 제거하는 단계와, 상기 단계로부터 전체 상부면에 희생산화막을 소정의 두께로 형성하고 제1 감광막을 도포한 후 상기 전하저장전극용 콘택 마스크를 이용하여 상기 제1감광막을 패터닝하는 단계와, 상기 단계로부터 상기 희생산화막을 식각한 후 상기 제1감광막을 제거하는 단계와, 상기 단계로부터 전체상부면에 제2폴리실리콘층을 형성하고 표면적을 증대시키기 위하여 상기 제2폴리실리콘층의 표면을 열산화시킨 후 성장된 열산화막을 제거하는 단계와, 상기 단계로부터 제2감광막을 도포한후 전하저장전극용 마스크로 이용하여 상기 제2감광막을 패터링하고, 패터닝된 제2감광막을 마스크로 이용하여 노출된 부분의 제2폴리실리콘층을 식각하는 단계와, 상기 단계로부터 잔류된 희생산화막 및 노출된 제1폴리실리콘층을 순차적으로 제거한 후 잔류된 제2감광막을 제거하는 단계로 이루어지는 것을 특징으로 한다.In the method of forming a charge storage electrode of a semiconductor device according to the present invention for achieving the above object, an insulating film is formed on a silicon substrate on which a junction is formed and the junction is exposed through a photo and etching process using a contact mask for a charge storage electrode. Forming a first polysilicon layer on the entire upper surface after forming the contact hole, and forming a sacrificial oxide film on the entire upper surface to have a predetermined thickness and applying a first photoresist film to the charge storage electrode. Patterning the first photoresist layer using a contact mask; and removing the first photoresist layer after etching the sacrificial oxide layer by an isotropic etching method using the patterned first photoresist layer as a mask from the step; After forming the second polysilicon layer and the second photosensitive film sequentially on the entire upper surface from the step, using a mask for the charge resistance electrode Patterning the second photoresist layer, and etching the exposed second polysilicon layer using the patterned second photoresist layer as a mask, and using the remaining sacrificial oxide film and the exposed first polysilicon layer And sequentially removing the remaining second photoresist film. The method of forming a charge storage electrode of another semiconductor device includes forming an insulating film on a silicon substrate on which a junction is formed and using a contact mask for a charge storage electrode. Forming a contact hole to expose the junction part through a photo and etching process, and then forming a first polysilicon layer on the entire upper surface thereof, and increasing the surface area of the first polysilicon layer from the step. Thermally oxidizing the surface of the polysilicon layer and then removing the grown thermal oxide film, and sacrificial to the entire upper surface from the step. After forming a film having a predetermined thickness and applying a first photoresist layer, patterning the first photoresist layer using the contact mask for the charge storage electrode, etching the sacrificial oxide film from the step, and then forming the first photoresist layer. Removing the thermally oxidized film formed by thermal oxidation of the surface of the second polysilicon layer to form a second polysilicon layer on the entire upper surface and to increase the surface area from the step; Applying a second photoresist film from the substrate, patterning the second photoresist film using a mask for charge storage electrode, and etching the exposed second polysilicon layer using the patterned second photoresist film as a mask; Sequentially removing the remaining sacrificial oxide film and the exposed first polysilicon layer from the step, and then removing the remaining second photoresist film. It shall be.

이하, 첨부된 도면을 참조하여 본 발명을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.

제1a내지 제1e도는 본 발명의 제1실시예를 설명하기 위한 소자의 단면도로서, 제1A도는 접합부(10)가 형성된 실리콘기판(1)상에 절연막(2)을 형성하고 전하저장전극용 콘택 마스크(Mask)를 이용한 사진 및 식각공정을 통해 상기 접합부(10)가 노출되도록 콘택홀(Contact hole)을 형성한 후 전체상부면에 제1폴리실리콘층(3)을 형성한 상태의 단면도인데, 상기 제1폴리실리콘층(3)은 580 내지 630℃의 온도에서 저압 화학기상증착(LPCVD)방법으로 SiH4가스의 열분해를 이용하여 폴리실리콘을 900 내지 1100Å 정도의 두께로 증착한 후 인(P)을 도핑(Doping)하거나, 인-시투 인도프 폴리실리콘(In-situ P Doped Poly-Si)을 사용하여 형성한다.1A to 1E are cross-sectional views of a device for explaining the first embodiment of the present invention. FIG. 1A is an insulating film 2 formed on a silicon substrate 1 on which a junction portion 10 is formed, and contacts for charge storage electrodes are shown. A cross-sectional view of a state in which the first polysilicon layer 3 is formed on the entire upper surface after forming a contact hole through the photo and etching process using a mask to expose the junction 10. The first polysilicon layer 3 is a low pressure chemical vapor deposition (LPCVD) at a temperature of 580 to 630 ℃ by depositing polysilicon to a thickness of about 900 to 1100Å by thermal decomposition of SiH 4 gas phosphorus (P ) Or doped using In-situ P Doped Poly-Si.

제1b도는 전체상부면에 희생산화막(4)을 2000 내지 3000Å의 두께로 형성한 후 제1감광막(5)을 도포하고 상기 전하저장전극용 콘택 마스크를 이용한 노광 및 현상공정을 거쳐 상기 제1감광막(5)을 패터닝한 상태의 단면도인데, 상기 희생산화막(4)은 650 내지 750℃의 온도범위에서 TEOS 및 02가스의 열분해를 이용한 저압 화학기상증착(LPCVD)방법으로 형성한다.FIG. 1B shows the first photoresist film after forming the sacrificial oxide film 4 to a thickness of 2000 to 3000 GPa on the entire upper surface, applying the first photoresist film 5, and exposing and developing the contact mask for the charge storage electrode. It is a cross-sectional view of the patterned state (5), wherein the sacrificial oxide film 4 is formed by a low pressure chemical vapor deposition (LPCVD) method using thermal decomposition of TEOS and 0 2 gas in the temperature range of 650 to 750 ℃.

제1c도는 상기 패터닝된 제1감광막(5)을 마스크로 이용한 등방성식각방법으로 상기 희생산화막(4)을 식각한 후 상기 제1감광막(5)을 제거한 상태의 단면도인데, 상기 등방성식각공정은 BOE 또는 HF용액을 이용한 습식식각으로 진행하며 상기 콘택홀 상부의 제1폴리실리콘층(3)이 상기 콘택홀의 크기보다 많이 노출되는 시점까지 실시한다.FIG. 1C is a cross-sectional view of a state in which the first photoresist film 5 is removed after the sacrificial oxide film 4 is etched by the isotropic etching method using the patterned first photoresist film 5 as a mask. Alternatively, the process may be performed by wet etching using an HF solution, and may be performed until the first polysilicon layer 3 on the contact hole is exposed more than the size of the contact hole.

제1d도는 전체상부면에 제2폴리실리콘층(6) 및 제2감광막(7)을 순차적으로 형성한 후 전하저장전극용 마스크를 이용한 노광 및 현상공정을 통해 상기 제2감광막(7)을 패터닝한 다음 상기 패터닝된 제2감광막(7)을 마스크로 이용한 건식식각공정으로 노출된 부분의 제2폴리실리콘층(6)을 식각한 상태의 단면도인데, 상기 제2폴리실리콘층(6)은 상기 제1폴리실리콘층(3) 형성시와 동일한 방법 및 두께로 형성된다.In FIG. 1D, the second polysilicon layer 6 and the second photoresist layer 7 are sequentially formed on the entire upper surface, and the second photoresist layer 7 is patterned through an exposure and development process using a mask for a charge storage electrode. Next, a cross-sectional view of the exposed portion of the second polysilicon layer 6 by the dry etching process using the patterned second photoresist layer 7 as a mask, wherein the second polysilicon layer 6 is It is formed by the same method and thickness as the case of forming the 1st polysilicon layer 3.

제1e도는 잔류된 희생산화막(4)을 습식식각공정으로 제거하고 건식식각공정으로 노출된 제1폴리실리콘층(3)을 제거한 후 잔류된 제2감광막(7)을 재거하므로써 전하저장전극(20)이 형성된 상태의 단면도인데, 상기 제1c도의 설명에서와 같이 등방성식각테 의해 제1폴리실리콘층(3)의 노출되는 부분이 콘택홀의 크기보다 넓게 되어 제2폴리실리콘층(6)과의 접촉면적이 증대되므로써 후속공정시 상기 제2폴리실리콘층(6)의 파손이 방지된다. 또한 상기 희생산화막(4)의 두께에 의해 정전용량이 조절되기 때문에 정확한 정전용량을 갖는 캐패시터의 제조가 가능하다.FIG. 1E shows the charge storage electrode 20 by removing the remaining sacrificial oxide film 4 by the wet etching process, removing the first polysilicon layer 3 exposed by the dry etching process, and then removing the remaining second photoresist film 7. ) Is a cross-sectional view, wherein the exposed portion of the first polysilicon layer 3 is wider than the contact hole by the isotropic etching frame as shown in FIG. 1c, and the second polysilicon layer 6 is in contact with the second polysilicon layer 6. The area is increased to prevent breakage of the second polysilicon layer 6 during subsequent processing. In addition, since the capacitance is controlled by the thickness of the sacrificial oxide film 4, it is possible to manufacture a capacitor having an accurate capacitance.

제2a내지 제2g도는 본 발명의 제2실시예를 설명하기 위한 소자의 단면도로서, 제2a도는 접합부(10)가 형성된 실리콘기판(1)상에 절연막(2)을 형성하고 전하저장전극용 콘택 마스크(Mask)를 이용한 사진 및 식각공정을 통해 상기 접합부(10)가 노출되도록 콘택홀(Contact hole)을 형성한 후 전체상부면에 제1폴리실리콘층(13)을 형성한 상태의 단면도인데, 상기 제1 폴리실리콘층(13)은 580 내지 630℃의 온도에서 저압 화학기상증착(LPCVD)방법으로 SiH4가스의 열분해를 이용하여 폴리실리콘을 900 내지 1100Å 정도의 두께로 증착한 후 인(P)을 도핑(Doping)하거나, 인-시투 인도프 폴리실리콘(In-situ P Doped Poly-Si)을 사용하여 형성한다.2A to 2G are cross-sectional views of a device for explaining the second embodiment of the present invention. FIG. 2A is a view illustrating a dielectric film 2 formed on a silicon substrate 1 on which a junction portion 10 is formed, and a contact for a charge storage electrode. A cross-sectional view of a state in which the first polysilicon layer 13 is formed on the entire upper surface after forming a contact hole to expose the junction 10 through a photo and etching process using a mask. The first polysilicon layer 13 is deposited by using a low pressure chemical vapor deposition (LPCVD) method of pyrolysis of SiH 4 gas at a temperature of 580 to 630 ° C. to deposit polysilicon at a thickness of about 900 to 1100 μs and then phosphorus (P). ) Or doped using In-situ P Doped Poly-Si.

제2b도는 700 내지 800℃의 온도범위에서 산소(02) 및 수소(H2)가스를 이용하여 상기 제1폴리실리콘층(13)의 표면을 100 내지 300Å정도 열산화시킨 다음 BOE 또는 HF용액을 이용하여 성장된 열산화막을 제거한 상태의 단면도인데, 상기 열산화공정시 도펀트(Dopant)가 상기 제1폴리실리콘층(13)의 그레인 바운더리(Grain boundary)내로 급속하게 확산되기 때문에 그레인의 계면에는 열산화막이 두껍게 성장되며, 이 열산화막을 제거하므로써 상기 제1폴리실리콘층(13)의 표면적이 증가하게 된다.Figure 2b is a BOE or HF solution after thermally oxidizing the surface of the first polysilicon layer 13 by 100 ~ 300Å by using oxygen (0 2 ) and hydrogen (H 2 ) gas in the temperature range of 700 to 800 ℃ The cross-sectional view of the thermal oxide film grown by using a cross-sectional view is performed. In the thermal oxidation process, the dopant is rapidly diffused into the grain boundary of the first polysilicon layer 13 so that the grain boundary is not included in the grain boundary. The thermal oxide film grows thick, and the surface area of the first polysilicon layer 13 is increased by removing the thermal oxide film.

제2c도는 전체상부면에 희생산화막(14)을 2000내지 3000Å의 두께로 형성한 후 제1감광막(15)을 도포하고 상기 전하저장전극용 콘택 마스크를 사용한 노광 및 현상공정을 거쳐 상기 제1감광막(15)을 패터닝한 상태의 단면도인데, 상기 희생산화막(14)은 650 내지 750℃의 온도범위에서 TEOS 및 02가스의 열분해를 이웃한 저압 화학기상증착(LPCVD)방법으로 형성한다.FIG. 2C illustrates that the sacrificial oxide film 14 is formed on the entire upper surface thereof to a thickness of 2000 to 3000 kPa, and then the first photoresist film 15 is applied and the first photoresist film is exposed and developed using the contact mask for the charge storage electrode. A cross-sectional view of the patterned state (15), wherein the sacrificial oxide film 14 is formed by the neighboring low pressure chemical vapor deposition (LPCVD) method of thermal decomposition of TEOS and 0 2 gas in the temperature range of 650 to 750 ℃.

제2d도는 상기 패터닝된 제1감광막(15)을 마스크로 이용한 등방성식각방법으로 상기 희생산화막(14)을 식각한 후 상기 제1감광막(15)을 제거한 상태의 단면도인데, 상기 등방성식각공저은 BOE 또는 HF용액을 이용한 습식식각으로 진행하며 상기 콘택홀 상부의 제1폴리실리콘층(13)이 상기 콘택홀의 크기보다 많이 노출되는 시점까지 실시한다.2d is a cross-sectional view of the first photoresist layer 15 removed after etching the sacrificial oxide layer 14 by an isotropic etching method using the patterned first photoresist layer 15 as a mask. The wet etching process is performed using HF solution, and is performed until the first polysilicon layer 13 on the contact hole is larger than the size of the contact hole.

제2e도는 전체상부면에 제2폴리실리콘층(16)을 형성한 후 상기 제2b도와 동일한 열산화공정 및 열산화막식각공정을 실시하여 상기 제2폴리실리콘층(16)의 노출되는 표면적을 증대시킨 상태의 단면도인데, 상기 제2폴리실리콘층(16)은 상기 제1폴리실리콘층(13) 형성시와 동일한 방법 및 두께로 형성한다.In FIG. 2E, the second polysilicon layer 16 is formed on the entire upper surface thereof, and then the same thermal oxidation process and thermal oxide etching process as in FIG. 2B are performed to increase the exposed surface area of the second polysilicon layer 16. The second polysilicon layer 16 is formed in the same manner and thickness as the first polysilicon layer 13 is formed.

제2f도는 전체상부면에 제2감광막(17)을 도포한 후 전하저장전극용 마스크를 이용한 노광 및 현상공정을 실시하여 상기 제2감광막(17)을 패터닝한 후 패터닝된 제2가광막(17)을 마스크로 이용한 건식식각공정으로 노출된 부분의 제2폴리실리콘층(16)을 식각한 상태의 단면도이다.FIG. 2F illustrates the second photoresist film 17 coated on the entire upper surface, and then subjected to exposure and development using a mask for a charge storage electrode, thereby patterning the second photoresist film 17 and then patterning the second photoresist film 17. Fig. 2 is a cross sectional view of the second polysilicon layer 16 in the exposed portion by the dry etching process using the?

제2g도는 잔류된 희생산화막(14)을 습식식각공정으로 제거하고 건식식각공정으로 노출된 제1폴리실리콘층(13)을 제거한 후 잔류된 제2감광막(17)을 제거하므로써 전하저장전극(20A)이 형성된 상태의 단면도인데, 상기 본 발명의 제1실시예(제1E도)와 동일한 기본구조로 형성되지만 폴리실리콘층 형성후 열산화공정 및 열산화막식각공정을 이용하여 폴리실리콘층의 표면적을 증대시키므로써 전하저장전극의 유효표면적이 효과적으로 증가될 수 있다.FIG. 2g shows the charge storage electrode 20A by removing the remaining sacrificial oxide film 14 by a wet etching process, removing the first polysilicon layer 13 exposed by the dry etching process, and then removing the remaining second photoresist film 17. ) Is formed in the same basic structure as in the first embodiment of the present invention (Fig. 1E), but the surface area of the polysilicon layer is changed using a thermal oxidation process and a thermal oxide film etching process after the polysilicon layer is formed. By increasing the effective surface area of the charge storage electrode can be effectively increased.

상술한 바와같이 본 발명에 의하면 등방성식각을 이용하여 핀간의 접촉면적을 증가시키므로써 후속공정시 전하저장전극의 파손이 방지될 수 있고, 유효면적의 증대로 캐패시터의 정전용량이 증가될 수 있는 탁월한 효과가 있다.As described above, according to the present invention, by increasing the contact area between the pins using isotropic etching, breakage of the charge storage electrode can be prevented in a subsequent process, and the capacitance of the capacitor can be increased by increasing the effective area. It works.

Claims (19)

반도체 소자의 전하저장전극 형성방법에 있어서, 접합후가 형성된 실리콘기판상에 절연막을 형성하고 전하저장전극용 콘택 마스크를 이용한 사진 및 식각공정을 토해 상기 접합부가 노출되도록 콘택홀을 형성한 후 전체상부면에 제1폴리실리콘층을 형성하는 단계와, 상기 단계로부터 전체 상부면에 희생산화막을 소정의 두께로 형성하고 제1감광막을 도포한 후 상기 전하저장전극용 콘택 마스크를 이용하여 상기 제1감광막 패터닝하는 단계와, 상기 단계로부터 상기 패터닝된 제1감광막을 마스크로 이용한 등방성식각방법으로 상기 희생산화막을 식각한 후 상기 제1감광막을 제거하는 단계와, 상기 단계로부터 전체상부면에 제2폴리실리콘층 및 제2감광막을 순차적으로 형성한 후 전하저장전극용 마스크를 이용하여 상기 제2감광막을 패터닝하고, 패터닝된 제2감광막을 마스크로 이용하여 노출된 부분의 제2폴리실리콘층을 식각하는 단계와, 상기 단계로부터 잔류된 희생산화막 및 노출된 제1폴리실리콘층을 순차적으로 제거한 후 잔류된 제2감광막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.In the method of forming a charge storage electrode of a semiconductor device, an insulating film is formed on a silicon substrate on which a junction is formed, and then contact holes are formed to expose the junction by photolithography and etching using a contact mask for charge storage electrodes. Forming a first polysilicon layer on the surface, forming a sacrificial oxide film on the entire upper surface of the surface to a predetermined thickness, applying a first photoresist film, and then using the contact mask for the charge storage electrode; Patterning and removing the first photoresist layer after etching the sacrificial oxide film by an isotropic etching method using the patterned first photoresist layer as a mask from the step; and from the step, second polysilicon on the entire upper surface After sequentially forming the layer and the second photoresist layer, the second photoresist layer is patterned using a mask for charge storage electrode, and then Etching the exposed second polysilicon layer using the thinned second photosensitive film as a mask, and sequentially removing the remaining sacrificial oxide film and the exposed first polysilicon layer from the step; Method for forming a charge storage electrode of a semiconductor device characterized in that it comprises a step of removing. 제1항에 있어서, 상기 제1 및 제2폴리실리콘층은 580 내기 630℃의 온도에서 저압 화학기상증착방법으로 iH4가스의 열분해를 이용하여 폴리실리콘을 증착한 후 인을 도핑하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 1, wherein the first and second polysilicon layers are formed by depositing polysilicon using pyrolysis of iH 4 gas by low pressure chemical vapor deposition at a temperature of 580 to 630 ° C., and then doping with phosphorus. A method of forming a charge storage electrode of a semiconductor device. 제1또는 2항에 있어서, 상기 제1 및 제2폴리실리콘층은 인-시투 인도프 폴리실리콘인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.3. The method of claim 1, wherein the first and second polysilicon layers are in-situ doped polysilicon. 4. 제1항에 있어서, 상기 제1 및 제2폴리실리콘층은 900 내지 1100Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 1, wherein the first and second polysilicon layers are formed to a thickness of 900 to 1100 μs. 제1항에 있어서, 상기 희생산화막은 650 내지 750℃의 온도범위에서 TEOS 및 O2가스의 열분해를 이용한 저압 화학기상증착방법으로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 1, wherein the sacrificial oxide film is formed by a low pressure chemical vapor deposition method using pyrolysis of TEOS and O 2 gas at a temperature in a range of 650 to 750 ° C. 7. 제1항또는 5항에 있어서, 상기 희생산화막은 2000 내지 3000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 1 or 5, wherein the sacrificial oxide film is formed to a thickness of 2000 to 3000Å. 제1항에 있어서, 상기 등방성식각공정은 상기 콘택홀 상부의 제1폴리실리콘층이 콘택홀의 크기보다 많이 노출되는 시점까지 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 1, wherein the isotropic etching process is performed to a point where the first polysilicon layer on the contact hole is exposed to more than the size of the contact hole. 제7항에 있어서, 상기 등방성식각공정은 BOE 또는 HF용액을 이용한 습식식각인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.8. The method of claim 7, wherein the isotropic etching process is wet etching using a BOE or HF solution. 반도체 소자의 전하저장전극 형성방법에 있어서, 접합부가 형성된 실리콘기판상에 절연막을 형성하고 전하저장전극용 콘택 마스크를 이용한 사진 및 식각공정을 통해 상기 접합부가 노출되도록 콘택홀을 형성한 후 전체상부면에 제1폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 제1폴리실리콘층의 표면적을 증대시키기 위하여 상기 제1폴리실리콘층의 표면을 열산화시킨 후 성장된 열산화막을 제거하는 단계와, 상기 단계로부터 전체 상부면에 희생산화막을 소정의 두께로 형성하고 제1감광막을 도포한 후 상기 전하저장전극용 콘택 마스크를 이용하여 상기 제1감광막을 패터닝하는 단계와, 상기 단계로부터 상기 패터닝된 제1감광막을 마스크로 이용한 등방성식각방법으로 상기 희생산화막을 식각한 후 상기 제1감광막을 제거하는 단계와, 상기 단계로부터 전체상부면에 제2폴리실리콘층을 형성하고 표면적을 증대시키기 위하여 상기 제2폴리실리콘층의 표면을 열산화시킨 후 성장된 열산화막을 제거하는 단계와, 상기 단계로부터 제2감과막을 도포한 후 전하저장전극용 마스크를 이용하여 상기 제2감광막을 패터닝하고, 패터닝된 제2감광막을 마스크로 이용하여 노출된 부분의 제2폴리실리콘층을 식각하는 단계와, 상기 단계로부터 잔류된 희생산화막 및 노출된 제1폴리실리콘층을 순차적으로 제거한 후 잔류된 제2감광막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.In the method of forming a charge storage electrode of a semiconductor device, an insulating film is formed on a silicon substrate on which a junction is formed, and a contact hole is formed to expose the junction through a photolithography and an etching process using a contact mask for a charge storage electrode. Forming a first polysilicon layer on the substrate; removing the thermal oxide film grown after thermally oxidizing the surface of the first polysilicon layer to increase the surface area of the first polysilicon layer; Forming a sacrificial oxide film to a predetermined thickness on the entire upper surface from the step; applying the first photoresist film, and then patterning the first photoresist film using the contact mask for the charge storage electrode; 1 by etching the sacrificial oxide film by an isotropic etching method using the photoresist film as a mask, and removing the first photoresist film; Forming a second polysilicon layer on the entire upper surface from the step and thermally oxidizing the surface of the second polysilicon layer in order to increase the surface area, and removing the grown thermal oxide film; After applying, patterning the second photoresist layer using a mask for charge storage electrode, etching the second polysilicon layer in the exposed portion using the patterned second photoresist layer as a mask, and sacrificial residues remaining from the step And sequentially removing the oxide film and the exposed first polysilicon layer, followed by removing the remaining second photoresist film. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층은 580내지 630℃의 온도에서 저압 화학기상증착방법으로 SiH4가스의 열분해를 이용하여 폴리실리콘을 증착한 후 인을 도핑하여 형성하는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 9, wherein the first and second polysilicon layers are formed by depositing polysilicon using pyrolysis of SiH 4 gas by low pressure chemical vapor deposition at a temperature of 580 to 630 ° C., and then doping with phosphorus. A method of forming a charge storage electrode of a semiconductor device. 제9또는 10항에 있어서, 상기 제1 및 제2폴리실리콘층은 인-시투 인도프 폴리실리콘인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 9 or 10, wherein the first and second polysilicon layers are in-situ doped polysilicon. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층은 900 내지 1100Å의 두께로 형성 되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.10. The method of claim 9, wherein the first and second polysilicon layers are formed to a thickness of 900 to 1100 kPa. 제9항에 있어서, 상기 희생산화막은 650 내지 750℃의 온도범위에서 TEOS 및 02가스의 열분해를 이용한 저압 화학기상증착방법으로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 9, wherein the sacrificial oxide film is formed by a low pressure chemical vapor deposition method using thermal decomposition of TEOS and 0 2 gas in a temperature range of 650 to 750 ° C. 11. 제9또는 13항에 있어서, 상기 희생산화막은 2000 내지 3000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 9, wherein the sacrificial oxide film is formed to a thickness of 2000 to 3000 Å. 제9항에 있어서, 상기 등방성식각공정은 상기 콘택홀 상부의 제1폴리실리콘층이 콘택홀의 크기보다 많이 노출되는 시점까지 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 9, wherein the isotropic etching process is performed to a point where the first polysilicon layer on the contact hole is exposed more than the size of the contact hole. 제15항에 있어서, 상기 등방성식각공정은 BOE 또는 HF용액을 이용한 습식식각인 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 15, wherein the isotropic etching process is wet etching using a BOE or HF solution. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층의 표면을 열산화시키기 위한 열산화공정은 700 내지 800℃의 온도범위, 산소(02) 및 수소 (H2)가스분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.The method of claim 9, wherein the thermal oxidation process for thermally oxidizing the surfaces of the first and second polysilicon layers is performed under a temperature range of 700 to 800 ° C., oxygen (0 2 ), and hydrogen (H 2 ) gas atmosphere. Method for forming a charge storage electrode of a semiconductor device, characterized in that. 제9항에 있어서, 상기 제1 및 제2폴리실리콘층의 표면에 성장된 열산화막은 BOE 용액을 이용하여 제거시키는 것을 특징으로 하는 반도체 소자의 전하저장전극 형성방법.10. The method of claim 9, wherein the thermal oxide film grown on the surfaces of the first and second polysilicon layers is removed using a BOE solution. 제18항에 있어서, 상기 제1 및 제2폴리실리콘층의 표면에 성장된 열산화막은 HF용액을 이용하여 제거시키는 것을 특징으로 하는 반도체 소자의 전하저항전극형성방법.19. The method of claim 18, wherein the thermal oxide film grown on the surfaces of the first and second polysilicon layers is removed using an HF solution.
KR1019950010988A 1995-05-04 1995-05-04 Storage electrode fabrication method of semiconductor device KR100199364B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950010988A KR100199364B1 (en) 1995-05-04 1995-05-04 Storage electrode fabrication method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950010988A KR100199364B1 (en) 1995-05-04 1995-05-04 Storage electrode fabrication method of semiconductor device

Publications (2)

Publication Number Publication Date
KR960043154A KR960043154A (en) 1996-12-23
KR100199364B1 true KR100199364B1 (en) 1999-06-15

Family

ID=19413759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950010988A KR100199364B1 (en) 1995-05-04 1995-05-04 Storage electrode fabrication method of semiconductor device

Country Status (1)

Country Link
KR (1) KR100199364B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491420B1 (en) * 2002-11-06 2005-05-25 매그나칩 반도체 유한회사 Method of forming a capacitor in a semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445068B1 (en) * 1996-12-30 2004-12-04 주식회사 하이닉스반도체 Method for forming charge storage node of semiconductor device to maximize effective surface area of capacitor in limited area
KR100498604B1 (en) * 1997-12-30 2006-05-16 주식회사 하이닉스반도체 Method for forming charge storage electrode of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491420B1 (en) * 2002-11-06 2005-05-25 매그나칩 반도체 유한회사 Method of forming a capacitor in a semiconductor device

Also Published As

Publication number Publication date
KR960043154A (en) 1996-12-23

Similar Documents

Publication Publication Date Title
KR0155918B1 (en) Capacitor forming method of apparatus semiconductor use of a selective tungsten nitride thin film
KR100359780B1 (en) Method for Fabricating of Semiconductor device
US5284787A (en) Method of making a semiconductor memory device having improved electrical characteristics
KR0165496B1 (en) Capacitor fabrication method of high integrated semiconductor device
KR100255064B1 (en) Method of forming a capacitor over a semiconductor substrate
KR0156646B1 (en) Capacitor manufacture of semiconductor device
KR100199364B1 (en) Storage electrode fabrication method of semiconductor device
KR0122752B1 (en) Contact hole formation method of semiconductor element
US6303491B1 (en) Method for fabricating self-aligned contact hole
KR100370169B1 (en) Method for manufacturing capacitor of semiconductor
KR0168403B1 (en) Capacitor fabrication method of semiconductor device
US6150215A (en) Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR)
KR100511907B1 (en) Method of manufacturing semiconductor device
KR940009632B1 (en) Manufacturing method of charge storage electrode with enlarged surface
KR100275116B1 (en) Method for forming capacitor of semiconductor device
KR100218730B1 (en) Fabricating method of semiconductor device
KR0166030B1 (en) Capacitor fabrication method of semiconductor device
KR100548598B1 (en) Method for fabricating capacitor in semiconductor device
KR100269626B1 (en) Method of fabricating capacitor
KR970000220B1 (en) Method for producing dram cell capacitor
KR100335765B1 (en) Method for fabricating charge storage electrode of semiconductor device
KR100419748B1 (en) Method for fabricating semiconductor device
KR100224680B1 (en) Fabrication method of cylinder capacitor
KR100280445B1 (en) Capacitor Manufacturing Method
KR100232161B1 (en) Manufacturing method of semiconductor memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee