KR100197535B1 - Forming method for metal wiring in semiconductor device - Google Patents
Forming method for metal wiring in semiconductor device Download PDFInfo
- Publication number
- KR100197535B1 KR100197535B1 KR1019960024495A KR19960024495A KR100197535B1 KR 100197535 B1 KR100197535 B1 KR 100197535B1 KR 1019960024495 A KR1019960024495 A KR 1019960024495A KR 19960024495 A KR19960024495 A KR 19960024495A KR 100197535 B1 KR100197535 B1 KR 100197535B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- forming
- film
- polishing
- contact hole
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 있어서, CMP 공정을 이용한 폴리싱 시 텅스텐 플러그 상부에 형성되는 텅스텐 산화막을 제거함으로써 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성방법에 관한 것으로, 기본적인 회로를 구비한 반도체 기판 상부에 절연막을 형성하는 단계; 반도체 기판 표면의 일부분이 노출되도록 절연막의 예정된 영역에 콘택홀을 형성하는 단계; 결과물 상부에 보호 금속막을 형성하는 단계; 보호 금속막이 형성된 콘택홀에 매립하도록 콘택홀의 하부 및 측부와 절연막 상부에 텅스텐을 증착하는 단계; 텅스텐을 슬러리를 이용하여 폴리싱(polishing) 공정을 진행함으로써, 텅스텐플러그를 형성하는 단계; 폴리싱 공정 후 텅스텐 플러그 상부에 형성되는 소정의 산화물을 제거하는 단계; 및, 결과물 상부에 전도막을 형성하는 단계를포함하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device in which the reliability of the device can be improved by removing the tungsten oxide film formed on the tungsten plug during polishing using the CMP process. Forming an insulating film on the semiconductor substrate; Forming a contact hole in a predetermined region of the insulating film so that a portion of the surface of the semiconductor substrate is exposed; Forming a protective metal film on the resultant material; Depositing tungsten on the bottom and side of the contact hole and the top of the insulating film to fill the contact hole in which the protective metal film is formed; Forming a tungsten plug by performing tungsten polishing using a slurry; Removing a predetermined oxide formed on the tungsten plug after the polishing process; And forming a conductive layer on the resultant.
Description
제1a도 내지 제1b도는 일반적인 반도체 소자의 금속 배선 형성방법을 나타낸 공정 단면도.1A to 1B are cross-sectional views illustrating a method of forming metal wirings of a general semiconductor device.
제2a도 내지 제2d도는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성방법을 나타낸 공정 단면도.2A through 2D are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device according to an embodiment of the present invention.
제3도는 PVD(Physical Vapor Deposition) 장비의 챔버를 이용하여 텅스텐 산화막을 제거하는 방법을 설명하기 위한 도면.3 is a view for explaining a method of removing a tungsten oxide film using a chamber of PVD (Physical Vapor Deposition) equipment.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 반도체 기판 12 : 절연막11 semiconductor substrate 12 insulating film
13 : 보호 금속막 14 : 텅스텐13: protective metal film 14: tungsten
15 : 텅스텐 플러그 16 :텅스텐 산화막15: tungsten plug 16: tungsten oxide film
17 : 전도막17: conductive film
[발명의 분야][Field of Invention]
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 금속 배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming metal wiring of a semiconductor device.
[종래의 기술][Prior art]
반도체 소자가 미세화되고 고집적화됨에 따라 폴리시리콘의 게이트 전극이나 소오스 및 드레인 확산 영역을 금속 배선과 접촉시켜 주기 위한 콘택홀의 면적이 매우 작아지고, 또한 확산 영역의 PN 접합의 깊이도 점점 얕아지게 됨으로써, 배선의 접촉저항이 증대되는 문제가 대두되었다. 또한 현재의 소자의 미세화는 가로 방향의 길이 축소가 주된 것이기 때문에 고집적화에 따라 어스펙트비가 증가하게 된다. 따라서, 일반적인 스퍼터링 방식에 의해 형성되는 금속 배선막의 피복력이 약화되어 배선이 단락되는 문제가 발생하여 소자의 신뢰성을 크게 저하시키게 된다.As semiconductor devices become finer and more highly integrated, the area of contact holes for contacting the gate electrodes or the source and drain diffusion regions of polysilicon with the metal wiring becomes very small, and the depth of the PN junction of the diffusion regions becomes shallower. The problem of increasing the contact resistance of the problem has emerged. In addition, since the reduction of the length in the transverse direction is mainly due to the miniaturization of the current device, the aspect ratio increases with high integration. Therefore, the coating force of the metal wiring film formed by the general sputtering method is weakened, causing a problem in that the wiring is shorted, thereby greatly reducing the reliability of the device.
이에 대하여, 종래에는 배선의 접촉 저항 증가에 따른 문제를 해결하기 위하여 층간의 전기적 결합을 위한 콘택홀 내부에 텅스텐을 매립하여, 플러그로 작용하게 함으로써 금속 배선시 발생하는 어스펙트비의 증가로 인한 배선의 불량을 해결할 수 있게 된다.On the other hand, conventionally, in order to solve the problem caused by the increase in contact resistance of the wiring, tungsten is embedded in the contact hole for electrical coupling between layers, thereby acting as a plug, thereby increasing the aspect ratio generated during metal wiring. It is possible to solve the defect.
즉, 제1a도 내지 제1b도는 텅스텐 플러그를 이용한 일반적인 반도체 소자의 금속 배선 형성방법을 나타낸 공정 단면도이다.1A to 1B are cross-sectional views illustrating a method of forming a metal wiring of a general semiconductor device using a tungsten plug.
먼저 제1a도에 도시된 바와 같이, 기본적인 회로를 구비한 반도체 기판(1) 상부에 산화막(2)을 형성한 후, 포토리소그라피 공정을 이용하여 예정된 형태로 패턴화된 레지스트리막(도시되지 않음)을 산화막(2) 상부에 형성한다. 그런 다음, 이 레지스트막을 식각 마스크로하여 산화막(2)을 식각함으로써, 반도체 기판(1)과 전기적 결합을 위한 콘택홀(도시되지 않음)을 형성한다.First, as shown in FIG. 1A, an oxide film 2 is formed on a semiconductor substrate 1 having a basic circuit, and then a registry film patterned into a predetermined shape using a photolithography process (not shown). Is formed on the oxide film 2. Then, the oxide film 2 is etched using this resist film as an etching mask, thereby forming contact holes (not shown) for electrical coupling with the semiconductor substrate 1.
이어서, 제1b도에 도시된 바와 같이, 결과물 상부에 Ti/TiN을 증착하여 보호 금속막(3)을 형성한 다음, 보호 금속막(3)이 형성된 콘택홀의 하부 및 측부와 산화막(2) 상부에 텅스텐(4)을 증착한다. 그 후, CMP (Chemical - Mechaical - Polishing) 기술을 이용하여 증착된 텅스텐(4)을 폴리싱(polishing)함으로써 텅스텐 플러그(5)를 형성한다. 여기서, 텅스텐을 폴리싱하여 플러그로만 사용하는 이유는 텅스텐 막을 금속 배선으로 사용할 경우, 저항값이 알루미늄합금 또는 구리보다 3배 이상 크기 때문에 배선으로 사용하기에 소자의 구동 속에 심각한 영향을 끼치게 되므로 플러그로만 사용한다. 그 후, 결과물 상부에 금속 배선을 위한 알루미늄이나 알루미늄 합금을 전도막(7)으로서 증착한후, 포토리소그라피 및 식각 공정을 이용하여 급속 배선층을 형성한다.Subsequently, as shown in FIG. 1B, the protective metal film 3 is formed by depositing Ti / TiN on the resultant, and then the lower and side portions of the contact hole where the protective metal film 3 is formed and the upper portion of the oxide film 2. Tungsten (4) is deposited on the substrate. Thereafter, the tungsten plug 5 is formed by polishing the deposited tungsten 4 using a chemical-mechaical-polishing (CMP) technique. Here, the reason why the tungsten is polished and used only as a plug is because when the tungsten film is used as a metal wiring, since the resistance value is three times greater than that of aluminum alloy or copper, it is used as a wiring because it severely affects the driving of the device. do. Thereafter, aluminum or an aluminum alloy for metal wiring is deposited as a conductive film 7 on the resultant, and then a rapid wiring layer is formed using a photolithography and etching process.
[발명이 이루고자 하는 기술적 과제][Technical problem to be achieved]
그런데, 상기된 CMP 기술을 이용하여 증착된 텅스텐(4)을 폴리싱하는 경우에 있어서는 다음과 같은 문제가 발생하게 된다. 즉, 일반적으로 CMP 기술로 폴리싱을 할 때에는 연마제, 즉 슬러리 (slurry)를 사용하게 되는데, 이 슬러리는 NaOH, KOH 또는 Na4OH와 같은 알칼리 용액에 SiO2의 미세분말을 혼합하여 사용한다. 따라서, 텅스텐(4)을 증착한 후, 폴리싱을 위하여 슬러리를 사용하게 되면, 제 1b도에 도시된 바와 같이, 텅스텐 플러그(5) 상부에 슬러리와 텅스텐의 반응으로 인하여 텅스텐 산화막(6)이 형성되어, 전도막(7)인 알루미늄의 증착시 계면의 산화물 때문에 소자의 콘택 저항이 증가하게 되어, 소자의 신뢰성을 저하시키는 문제가 있게 된다.However, when polishing tungsten 4 deposited by using the above-described CMP technique, the following problem occurs. That is, in general, when polishing by CMP technology, an abrasive, that is, a slurry is used, which is used by mixing fine powders of SiO 2 with an alkaline solution such as NaOH, KOH or Na 4 OH. Therefore, when the slurry is used for polishing after depositing tungsten 4, a tungsten oxide film 6 is formed due to the reaction of the slurry and tungsten on the tungsten plug 5, as shown in FIG. 1B. As a result, the contact resistance of the device is increased due to the oxide at the interface during deposition of aluminum, which is the conductive film 7, and there is a problem of lowering the reliability of the device.
이에 본 발명은 상기된 문제점을 감안하여 창출된 것으로서, CMP 공정을 이용한 폴리싱 시, 텅스텐 플러그 상부에 형성되는 텅스텐 산화막을 제거함으로써 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above-described problems, and provides a method for forming a metal wiring of a semiconductor device capable of improving the reliability of the device by removing the tungsten oxide film formed on the tungsten plug when polishing using the CMP process. The purpose is.
[발명의 구성 및 작용][Configuration and Function of Invention]
상기된 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속 배선형성방법은 기본적인 회로를 구비한 반도체 기판 상부에 절연막을 형성하는 단계; 상기 반도체 기관 표면의 일부분이 노출되도록 상기 절연막의 예정된 영역에 콘택홀을 형성하는 단계; 상기 결과물 상부에 보호 금속막을 형성하는 단계; 상기 보호 금속막이 형성된 콘택홀에 매립하도록 콘택홀의 하부 및 측부와 상기 절연막 상부에 텅스텐을 증착하는 단계; 상기 텅스텐을 슬러리를 이용하여 폴리싱(polishing) 공정을 진행함으로써, 텅스텐 플러그를 형성하는 단계; 상기 폴리싱 공정 후 상기 텅스텐 플러그 상부에 형성되는 소정의 산화물을 제거하는 단계; 및, 상기 결과물 상부에 전도막을 형성하는 단계를 포함하는 것을 특징으로 한다.Metal wiring forming method of a semiconductor device according to the present invention for achieving the above object comprises the steps of forming an insulating film on a semiconductor substrate having a basic circuit; Forming a contact hole in a predetermined region of the insulating film to expose a portion of the semiconductor engine surface; Forming a protective metal film on the resultant product; Depositing tungsten on the bottom and side of the contact hole and on the insulating film to fill the contact hole in which the protective metal film is formed; Forming a tungsten plug by polishing the tungsten using a slurry; Removing a predetermined oxide formed on the tungsten plug after the polishing process; And forming a conductive film on the resultant.
상기된 구성으로 된 본 발명에 의하면, 텅스텐의 폴리싱 공정 후 텅스텐 플러그 상부에 형성되는 텅스텐 산화막을 제거한 후 전도막을 형성함에 따라, 콘택 저항을 감소시킬 수 있게 된다.According to the present invention having the above-described configuration, as the conductive film is formed after removing the tungsten oxide film formed on the tungsten plug after the tungsten polishing process, the contact resistance can be reduced.
[실시예]EXAMPLE
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.
제2a도 내지 제2d도는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선 형성방법을 나타낸 공정 단면도로서, 도면 부호 11은 반도체 기판, 12는 절연막, 13은 보호 금속막, 14는 텅스텐, 15는 텅스텐 플러그, 16은 텅스텐 산화막, 17은 전도막이다.2A through 2D are cross-sectional views illustrating a method of forming metal wirings in a semiconductor device according to an exemplary embodiment of the present invention, wherein reference numeral 11 is a semiconductor substrate, 12 is an insulating film, 13 is a protective metal film, 14 is tungsten, 15 Is a tungsten plug, 16 is a tungsten oxide film, and 17 is a conductive film.
먼저, 제2a도에 도시된 바와 같이, 기본적인 회로를 구비한 반도체 기판(11) 상부에 산화막(12)을 형성한 후, 산화막(12) 상부에 포토리소그라피의 일련 공정을 통하여 예정된 형태로 패턴화된 레지스트막(도시되지 않음)을 형성한다. 그런 다음, 이 레지스트막을 식각 마스크로하여 반도체 기판(11) 표면의 일부분이 노출되도록 산화막(12)을 식각함으로써, 반도체 기판(11)과 전기적 결합을 위한 콘택홀(도시되지 않음)을 형성한다. 그 후, 결과물 상부에 Ti/TiN을 증착하여 보호 금속막(13)을 형성한 다음, 보호 금속막(13)이 형성된 콘택홀의 하부 및 측부와 산화막(12) 상부에 텅스텐(14)을 증착한다.First, as shown in FIG. 2A, an oxide film 12 is formed on a semiconductor substrate 11 having a basic circuit, and then patterned into a predetermined shape through a series of photolithography processes on the oxide film 12. A resist film (not shown) is formed. Then, using the resist film as an etching mask, the oxide film 12 is etched to expose a part of the surface of the semiconductor substrate 11, thereby forming a contact hole (not shown) for electrical coupling with the semiconductor substrate 11. Thereafter, Ti / TiN is deposited on the resultant to form the protective metal film 13, and then tungsten 14 is deposited on the lower and side portions of the contact hole where the protective metal film 13 is formed and on the oxide film 12. .
이어서, 제2b도에 도시된 바와 같이, CMP 기술을 이용하여 증착된 텅스텐(14)을 폴리싱함으로써 텅스텐 플러그(15)를 형성한다. 이때, 폴리싱을 위하여 슬러리를 사용함에 따라, 제2c도에 도시된 바와 같이, 텅스텐 플러그(15) 상부에 슬러리와 텅스텐의 반응으로 인하여 약 100Å 두께의 텅스텐 산화막(16)이 형성된다. 이에 따라, 텅스텐 플러그(16) 상부에 금속 배선층 형성을 위한 후속 공정의 진행전에 이 텅스텐 산화막(16)을 제거한다.Next, as shown in FIG. 2B, the tungsten plug 15 is formed by polishing the deposited tungsten 14 using the CMP technique. At this time, as the slurry is used for polishing, as illustrated in FIG. 2C, a tungsten oxide film 16 having a thickness of about 100 μm is formed on the tungsten plug 15 due to the reaction between the slurry and tungsten. Accordingly, the tungsten oxide film 16 is removed before proceeding with the subsequent process for forming the metal wiring layer on the tungsten plug 16.
즉, 제3도는 PVD(Physical Vapor Deposition) 장비의 챔버를 이용하여 텅스텐 산화막(16)을 제거하는 방법을 설명하기 위한 도면으로서, 먼저 상술된 공정상태, 즉 제2c도에 도시된 상태의 웨이퍼(31)를 챔버(34) 안의 히터블록(30 ; heater block)에 놓으면, 클램프(35)가 웨이퍼(31)를 지탱하고, 히터블록(30)안의 개스라인(32 ; gas line)으로 아르곤 개스를 유입하여 웨이퍼(31)의 온도를 상승시킨다. 이때, 수소개스를 챔버 개스라인(36)을 통하여 챔버(34)안에 유입시켜 텅스텐 플러그(15) 상부의 텅스텐 산화막(16)을 텅스텐으로 환원시키고, 잔류 개스를 펌프(33)로 배출한다.That is, FIG. 3 is a view for explaining a method of removing the tungsten oxide film 16 by using a chamber of PVD (Physical Vapor Deposition) equipment. First, the wafer in the above-described process state, that is, the state shown in FIG. 31 is placed in a heater block 30 in the chamber 34, the clamp 35 supports the wafer 31 and argon gas into the gas line 32 in the heater block 30. It flows in and raises the temperature of the wafer 31. At this time, water injection is introduced into the chamber 34 through the chamber gas line 36 to reduce the tungsten oxide film 16 on the tungsten plug 15 to tungsten, and the residual gas is discharged to the pump 33.
그 후, 제2d도에 도시된 바와 같이, 텅스텐 산화막(16)을 텅스텐으로 환원한 후, 결과물 상부에 챔버내의 진공상태를 중단하는 것 없이 다른 챔버에서 바로 알루미늄을 증착하여 전도막(17)을 형성한다.Thereafter, as shown in FIG. 2D, after reducing the tungsten oxide film 16 to tungsten, the conductive film 17 is formed by directly depositing aluminum in another chamber without stopping the vacuum in the chamber on top of the resultant. Form.
[발명의 효과][Effects of the Invention]
상기 실시예에 의하면, 텅스텐을 증착한 후 CMP기술로 텅스텐을 폴리싱하여 텅스텐 플러그를 형성한 후, 폴리싱 시 슬러리로 인하여 텅스텐 플러그 상부에 발생하는 텅스텐 옥사이드를 스퍼터링 장비의 챔버에서 수소 개스를 이용하여 텅스텐으로 환원시킨 후, 전도막을 형성함으로써 콘택 저항을 감소시킬 수 있게 된다.According to the above embodiment, after tungsten is deposited, tungsten is polished to form a tungsten plug by CMP technique, and then tungsten oxide generated on the tungsten plug due to the slurry during polishing is tungsten using hydrogen gas in the chamber of the sputtering equipment. After the reduction, the contact resistance can be reduced by forming the conductive film.
따라서, 반도에 소자의 신뢰성을 향상시킬 수 있게 됨과 더불어 고속의 반도체 소자를 제조할 수 있게 된다.Therefore, the reliability of the device can be improved on the peninsula and a high speed semiconductor device can be manufactured.
또한, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can implement in a various deformation | transformation in the range which does not deviate from the technical summary of this invention.
이상 설명한 바와 같이, CMP 공정을 이용한, 폴리싱 시, 텅스텐 플러그 상부에 형성되는 텅스텐 산화막을 제거함으로써 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성방법을 실현할 수 있게 된다.As described above, by removing the tungsten oxide film formed on the tungsten plug at the time of polishing using the CMP process, it is possible to realize the method of forming the metal wiring of the semiconductor device which can improve the reliability of the device.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024495A KR100197535B1 (en) | 1996-06-27 | 1996-06-27 | Forming method for metal wiring in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024495A KR100197535B1 (en) | 1996-06-27 | 1996-06-27 | Forming method for metal wiring in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005536A KR980005536A (en) | 1998-03-30 |
| KR100197535B1 true KR100197535B1 (en) | 1999-06-15 |
Family
ID=19463885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024495A KR100197535B1 (en) | 1996-06-27 | 1996-06-27 | Forming method for metal wiring in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100197535B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030052828A (en) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | Fabricating method of metal wire in semiconductor |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3941284B2 (en) * | 1999-04-13 | 2007-07-04 | 株式会社日立製作所 | Polishing method |
-
1996
- 1996-06-27 KR KR1019960024495A patent/KR100197535B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030052828A (en) * | 2001-12-21 | 2003-06-27 | 동부전자 주식회사 | Fabricating method of metal wire in semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980005536A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5693568A (en) | Reverse damascene via structures | |
| US6066569A (en) | Dual damascene process for metal layers and organic intermetal layers | |
| US6828229B2 (en) | Method of manufacturing interconnection line in semiconductor device | |
| EP0534631B1 (en) | Method of forming vias structure obtained | |
| JP3393845B2 (en) | Temporary oxidation of silsesquioxane dielectric for dual damascene method | |
| KR100419021B1 (en) | Method of fabricating Copper line of semiconductor device | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| US6222255B1 (en) | Method of creating an interconnect in a substrate and semiconductor device employing the same | |
| KR100197535B1 (en) | Forming method for metal wiring in semiconductor device | |
| US6133133A (en) | Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component | |
| US6348736B1 (en) | In situ formation of protective layer on silsesquioxane dielectric for dual damascene process | |
| US20210366822A1 (en) | Hybrid via interconnect structure | |
| CN109887880B (en) | Semiconductor connection structure and manufacturing method thereof | |
| KR100452039B1 (en) | Method of forming a metal wiring in a semiconductor device | |
| KR20020010811A (en) | Method for forming metal interconnection | |
| KR100208450B1 (en) | Method for forming metal wiring in semiconductor device | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR0163546B1 (en) | Method of fabricating semiconductor device | |
| KR20020010937A (en) | Fabrication process for dishing-free cu damascene structures | |
| KR100338092B1 (en) | Method for manufacturing semiconductor device | |
| KR100333698B1 (en) | Method for forming multilayer interconnection | |
| KR100439477B1 (en) | Fabricating method of Tungsten plug in semiconductor device | |
| KR20030055802A (en) | A method for manufacturing of semiconductor device by using dual damascene process | |
| KR100618794B1 (en) | Method of forming contact hole for semiconductor device | |
| CN114242570A (en) | Method for forming semiconductor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150116 Year of fee payment: 17 |
|
| EXPY | Expiration of term |