KR100194366B1 - 패턴 주입기 - Google Patents

패턴 주입기 Download PDF

Info

Publication number
KR100194366B1
KR100194366B1 KR1019900017895A KR900017895A KR100194366B1 KR 100194366 B1 KR100194366 B1 KR 100194366B1 KR 1019900017895 A KR1019900017895 A KR 1019900017895A KR 900017895 A KR900017895 A KR 900017895A KR 100194366 B1 KR100194366 B1 KR 100194366B1
Authority
KR
South Korea
Prior art keywords
character
injection
normal
characters
unchanged
Prior art date
Application number
KR1019900017895A
Other languages
English (en)
Other versions
KR910010949A (ko
Inventor
페를로프 로날드에스
라미로칼보
Original Assignee
클라크 3세 존 엠.
내셔널 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미컨덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR910010949A publication Critical patent/KR910010949A/ko
Application granted granted Critical
Publication of KR100194366B1 publication Critical patent/KR100194366B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42Loop networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Small-Scale Networks (AREA)
  • Read Only Memory (AREA)

Abstract

데이터 통신망내의 스테이션과 이들 스테이션 간의 물리적 링크를 테스트하는 패턴 주입기가 개시되어있다. 본 패턴 주입기는 정상적인 무변형 흐름내의 정상 문자를 주입 문자로 교체한다. 패턴 주입기는, 입력으로서 현재의 정상 문자와 주입문자를 수취하여 선택신호의 수신시 출력신호로서 주입문자를 공급하는 멀티플렉서를 포함한다.
모드 선택 입력에 응답하는 선택 로직은 각종의 프로그램가능한 패턴 주입기 모드에 응답하여 선택적으로 멀티플렉서에 선택신호를 공급한다. 오프 모드에서는, 정상 문자의 교체가 일어나지 않는다. 원쇼트 모드에서는, 무변형 흐름내의 미리 선택된 정상 문자의 검출 이후 n번째의 정상 문자가 주입 문자로 교체된다. 주기 모드하에서, 무변형 흐름내의 매 n 번째의 정상 문자는 주입문자로 교체된다. 연속 모드하에서, 무변형 흐름내의 모든 정상 문자들은 주입문자로 교체된다.

Description

패턴 주입기
제1도는 종래 기술에 의한 FDDI 프레임 및 토큰 포맷 내에 사용되는 필드를 나타낸 도면.
제2도는 FDDI 프로토콜에 순응하는 스테이션내의 종래의 기술에 의한 필수 구성 요소를 나타낸 블럭도.
제3도는 FDDI 물리적 계층 기능의 실시예를 나타낸 블럭도.
제4도는 본 발명에 따른 패턴 주입기의 일 실시예를 나타낸 블럭도.
제5도는 원 쇼트(one shot) 모드에서 동작하는 본 발명의 패턴 주입기의 패턴 주입과정을 예시한 도면.
제6도는 주기 모드에서 동작하는 본 발명의 패턴 주입기의 패턴 주입 과정을 예시한 도면.
제7도는 연속 모드에서 동작하는 본 발명의 패턴 주입기의 패턴 주입 과정을 예시한 도면.
제8도는 본 발명에 따른 패턴 주입기의 실시예를 나타내는 논리 회로도이다.
본 발명은 데이터 통신 시스템에 관한 것으로, 특히 데이터 통신망내의 스테이션과 여러 스테이션 사이의 물리적 링크를 테스트하기 위하여, 무변형 문자 흐름중의 정상적인 문자를 선택적으로 프로그램가능한 주입문자(injection character)로 실시간에 교체하는 패턴 주입기(pattern injector)에 관한것이다.
데이터 통신망 상의 여러 스테이션간의 비동기 통신은 일련의 정보문자 또는 정보 문자의 프레임의 전송에 의해 이루어지며, 서로 인접하는 프레임들은 명시적인 또는 함축적인 개시 - 종료 패턴에 의해 구분되어있다. 독특한 개시 패턴(즉, 개시 구획 표지 : start delimiter)와 종료 패턴(즉, 종료 구획 표지 : stop delimiter)를 사용하는 것에 의해, 수신 스테이션은 각각의 수신 프레임의 정확한 시작과 끝을 확인할 수 있게 된다.
파이버 배선식 데이터 인터페이스(이하 FDDI 라고 칭함)의 프로토콜에는 독특한 데이터 전송망이 명시되어있다. 이 FDDI 프로토콜은 미국 국립 표준국(ANSI)의 데이터 전송 표준으로서, 이는 광 파이버 전송 매체를 이용한 100 mbit/sec 토큰 링 전송망에 적용되는 것이다. FDDI 프로토콜은 다수의 컴퓨터 상호간에, 아울러 컴퓨터와 관련된 대용량 기억 서브시스템과 다른 주변 장치 상호간에 매우 효율적인 상호 접속을 위하여 제정된 것이다.
정보는 FDDI 링 상에서 프레임 단위로 전송되는데, 각각의 프레임은 5 비트 문자들 또는 기호들의 시퀀스로 구성되며, 여기서 개개의 기호는 4 개의 데이터 비트를 나타낸다. 정보는 전형적으로는 기호 쌍, 즉 바이트 단위로 전송된다. 토큰(token)은 스테이션들 간에 문자를 전송하기 위한 권리를 나타내도록 사용된다.
32 개의 구성 요소로 이루어진 FDDI 표준 기호 집합중에서, 16 개는 데이터 기호(이들의 각각은 4 비트의 일반 데이터를 나타냄)이며, 8 개는 제어 기호이다. 이 8 개의 제어 기호는 J(개시 구획 표쥐 바이트 JK 의 제 1 기호), K(개시는 구획 표지 바이트 JK 의 제 2 기호), I(아이들 : Idle), H(정지 : Halt), Q(콰이어트 : Quiet), T(종료 구획 표지), S(세트) 및 R(리세트)로 이루어져 있다.
제어 기호 패턴의 연속적 흐름은 라인 상태를 정의한다. FDDI 프로토콜은 4 개의 라인 상태, 즉 (1) 아이들 라인 상태(ILS : 아이들 기호의 연속적 흐름) (2) 콰이어트 라인 상태(QLS : 콰이어트 기호의 연속적 흐름) (3) 정지 라인 상태(HLS : 정지 기호의 연속적 흐름) (4) 마스터 라인 상태(MLS : 콰이어트 및 정지 기호의 교번적인 흐름)등을 정의하고 있다.
그리고, FDDI 표준 기호 집합의 나머지 8 개의 기호는, 프로토콜의 코드 주행길이 및 DC 평형 조건을 깨뜨리기 때문에, 사용되지 않는다.
하기의 표 1 은 FDDI 표준 기호 집합을 나타낸다.
제1도는 FDDI 프레임 및 토큰 포맷에서 사용되는 필드를 나타낸다. 아이들 기호의 시퀀스로 구성되는 서두 필드(preamble field : PA)는 모든 전송의 앞에 선행하는 것이다. 아이들 기호는 동기 클럭을 수신하는데 사용되는 최대 주파수 신호를 제공한다. 개시 구획 표지 필드(start delimiter field : SD)는 2 개의 기호를 포함하는 개시 구획 표지의 쌍으로 구성되는 것이며, 이는 기호의 경계와는 관계없이 독특하게 인식될 수 있다. 상기한 바와같이, 개시 구획 표지 바이트는 후속하는 정보에 대한 경계를 형성한다. 프레임 제어 필드(framd control field : FC)는 프레임의 유형과 그 특성을 정의하는 것으로서, 이는 비동기 전송으로부터 동기 전송을 식별해내며, 어드레스의 길이를 규명하고, 프레임의 유형을 확인한다. 프레임 제어 필드는 독특하게 토큰을 구별해 낸다.
토큰의 종료 구획 표지 필드(end delimiter field : ED)는 2 개의 종료 구획 표지 기호로 구성되어 하나의 토큰을 완료한다. 착신 어드레스(destination address : DA) 및 발신 어드레스(source address : SA) 필드는 전송되는 프레임의 착신 및 발신 어드레스를 포함한다. 착신 어드레스 필드 및 발신 어드레스 필드는 모두 2 바이트 또는 6 바이트의 길이를 갖는 것으로, 이는 프레임 제어 필드에 의해 결정된다. 착신지 어드레스는 개별적 어드레스나 그룹 어드레스로 구성될 수 있다. 프레임 체크 시퀀스 필드(frame check sequence field : FCS)는 4 바이트의 길이를 가지며, ANSI 표준 다항식(polynomial)을 이용한 순환 여유 체크(cyclic redundancy check)기능을 포함하고 있다. 프레임 체크 시퀀스(FCS)의 검사 기능에 의해 커버되는 모든 필드에 대한 경우와 같이, 정보 필드는 단지 데이터 기호로 구성된다. 하나의 프레임의 종료 구획 표지는 하나의 종료 구획 표지 기호(T)로 되어 있으며, 이 뒤에는 프레임 상태 필드(Frame status field : FS)가 위치한다. 이 프레임 상태 필드는 3 개의 제어 인디케이터 기호로 구성되는 것으로서, 어드레스된 스테이션이 그의 어드레스를 인식하였는가의 여부, 프레임이 복제되었는가의 여부, 어떤 스테이션이 프레임내의 에러를 검출하였는가의 여부 등을 나타낸다. 3 개의 제어 인디케이터 앞에 위치하는 T 기호는 비토큰 프레임(non-token frame)에 대한 프로토콜에서 요구되는 최소의 종료 구획 표지를 나타낸다. 이 프로토콜에 의하면, 종료 구획 표지내의 부가적인 제어 기호 쌍이나 기수(odd number)개의 부가적인 제어 기호의 뒤에 하나의 최종 T 기호가 위치할 수 있게 된다. 이러한 모든 요건에 합당한 구현체가 되기 위해서는, 상기한 바와같은 신장된 종료 구획 표지들을 절단함이 없이 이들을 처리할 수 있는 것이어야 한다. 종료 구획 표지 기호 T 와 2 개의 제어 기호 R 및 S 는 독특하게 코드화되어 일반 데이터나 아이들 기호로부터 구별할 수 있도록 되어있다.
제2도는 FDDI 프로토콜에 순응하는 종래의 스테이션 필수 구성 요소를 나타낸 것이다. 제2도의 구성 요소들은 전송망 관리의 일부에 해당하는 스테이션 관리 기능(station management function : SMT)부를 포함하는데, 상기한 전송망 관리부는 전송망상의 개개의 스테이션에 상주하여 스테이션의 전체적인 작동을 규제함으로써 링의 일원으로서 적절히 동작할 수 있게 한다. 물리적 기능(physical function : PHY)은 인접 스테이션에 대한 하드웨어 접속을 제공한다. 매체 액세스 제어 기능(media access control function : MAC)은 전송매체에 대한 액세스를 제어하면서 다른 스테이션의 매체 액세스 제어 기능에 대하여 프레임을 송수신하게 된다.
물리적 기능은 하나의 FDDI 스테이션으로부터 다른 하나의 FDDI 스테이션으로의 링크를 허용하는 광 파이버 하드웨어 구성요소를 제공한다(FDDI 프로토콜의 물리적 매체 의존 부분은 인접 노드에 대한 접속을 위해 사용되는 옵토 - 메카니컬 하드웨어를 명시하고 있으며, 물리적 기능 표준은 매체 액세스 제어 기능에 관한 기호 또는 바이트 폭(byte wide) 인터 페이스를 통하여 광 특성의 영역을 커버하도록 되어 있다). 물리적 기능은 동시적으로 송수신을 행한다. 물리적 기능의 전송 로직은 매체 액세스 제어 기능으로부터 문자를 수취하여, 이를 FDDI 기호로 변환하고, 코드화된 직렬 흐름을 매체상에 전송한다.
물리적 기능의 수직 로직은 매체로부터 코드화된 직렬 흐름을 수취하여 개시 구획 표지 기호쌍의 인식을 토대로 기호 경계를 설정하며 해독된 기호를 그의 관련 매체 액세스 제어 기능으로 전송한다.
FDDI 프로토콜에 관한 부가적인 정보는 Digest of Papers, Computer Soc. Intl. Conf., Compcon' 87, pp. 434 - 444 에 Floyd E. Ross 가 기고한 FDDI - an Overview에 기술되어 있는 바, 이는 본 발명에 대한 부가적인 배경 정보를 제공하기 위하여 참고로 본 명세서에 포함되어있다.
본 발명은 데이터 통신망내의 스테이션과 여러 스테이션사이의 물리적 링크를 테스트하는 패턴 주입기를 제공한다. 패턴 주입기는 무변형 문자 흐름내의 선택된 정상 문자를 프로그램 가능한 주입 문자로 실시간에 교체함으로써, 아무런 전송 지연을 야기시키지 않고, 정상적인 무변형 문자 흐름을 변환시키게 된다.
패턴 주입기는, 무변형 문자 흐름의 정상적인 문자와 주입 문자를 모두 수취하여 선택 신호에 따라 전자를 후자로 교체하는 멀티플렉서(muliplexor)를 포함하고있다.
모드 선택 입력에 따른 선택 로직은 각종의 프로그램가능한 패턴 주입 모드에 응답하여 선택적으로 멀티플렉서에 선택 신호를 제공한다.
본 발명에 따른 패턴 주입기의 실시예는 4 가지의 모드, 즉 오프(off), 원 쇼트(one - shot) 모드, 주기(Periodic) 모드 및 연속(Continuous) 모드 중의 어느 하나의 모드로 동작한다. 만약 패턴 주입기가 오프 모드에 있으면, 정상적인 문자에 대한 교체 동작은 일어나지 않게 된다. 만약 그것이 원 쇼트 모드에 있으면, 그것은 무변형 문자 흐름내의 미리 정의된 문자를 검출한 후 n 번째의 정상적인 문자(여기서, n 은 프로그램가능한 값임)를 주입 문자로 교체하게 되는데, n 이 영(0)일때 패턴 주입기는 미리 정의된 정상적인 문자 그 자체를 주입문자로 교체한다. 패턴 주입기가 주기 모드에 있으면, 그것은 n 번째의 정상적인 문자마다 그 정상적인 문자를 주입문자로 교체하는데, 이 주기 모드하에서는 미리 정의된 문자의 배열이 존재하지 않는다. 패턴 주입기가 연속 모드에 있으면, 모든 정상적인 문자들은 주입 문자로 교체된다.
패턴 주입기는 프로그램가능한 주입 문자들을 코드화된 FDDI 기호 흐름내에 배치시킨다. 이에 따라, 그것은 다른 어떤 결정적인 방법으로도 발생시킬 수 없는 비트 조합을 창출할 수 있게 된다. 이는 FDDI 물리적 계층 및 매체 액세스 제어 계층내의 에러 조종 메카니즘을 테스트할 수 있는 수단을 제공한다.
본 발명의 다른 특징 및 장점들은 첨부도면을 참조한 다음의 상세한 설명에서 보다 명확히 이해될 것이다.
제3도는 파이버 배선식 데이터 인터페이스(FDDI) 프로토콜에 의해 정의된 물리적 기능을 구현한 물리적 계층 콘트롤러(physical layer controller : PLAYER)(10)의 블럭도를 나타낸다.
PLAYER(10)은 4 개의 주요 블럭, 즉 수신부(12), 송신부(14), 구성 스위치(16) 및 제어 버스 인터페이스(18)을 포함한다. PLAYER(10)은 또한 PLAYER(10)의 동작 특성을 설정하는 데이터를 보존하는 다수의 기억 레지스터를 포함한다.
수신부(12)는 FDDI 광 파이버 광전송 매체와의 직렬 인터페이스로부터, 또는 내부 로우프백 경로(loopback path)를 통하여 송신부(14)로부터 직렬 2 진 정보를 수취한다. 수신부(12)는 FDDI 매체상에 활용되는 Non - Return - To - Zero - Invert - On - Ones(NRZI) 포맷으로 변환하여, 그 NRZ 데이터를 외부의 5B 코딩으로부터 내부의 4B 코딩으로 해독한다. 수신부(12)는 직렬 비트 흐름에 대한 5 비트 기호 경계를 설정하며, 상향 흐름 스테이션의 클럭을 국부 스테이션 클럭에 동기시킨다. 또한, 수신부(12)는 라인 상태 검출 및 링크 에러 검출을 수행하고, 그 데이터를 내부 코드화 기호 쌍으로서 구성 스위치(16)에 제공한다.
송신부(14)는 구성 스위치(16)으로부터 기호 쌍으로서 정보 문자를 수취한다. 그것은 기호 쌍을 내부 4B 코딩 형태에서 외부 5B 코딩 형태로 코드화하며, 정보 흐름내의 코드 장애를 제거하고, 탄성 버퍼(elasticity buffer)에서 증감된 아이들 바이트를 재분배한다. 아울러 송신부(14)는 아이들 마스터, 정지, 콰이어트 또는 기타 사용자 정의 기호 쌍을 발생할 수 있다. 또한, 송신부(14)는 정보 흐름을 NRZ 포맷에서 NRZI 포맷으로 변환한후, 이것을 내부 루우프 백 경로를 통하여 수신부(12)에, 또는 직렬 비트 흐름으로서 FDDI 파이버 광매체에 공급한다.
구성 스위치(16)의 주요 기능은, 외부 로직 없이, 서로 다른 유형의 스테이션에 대한 다중 스테이션 구성을 지지할 수 있도록 정보 흐름을 구성하는 것이다.
제어 버스 인터페이스(18)은, 사용자가 구성 스위치(16)을 프로그램하고 수신부(12) 및 송신부(14)의 기능을 인에이블 및 디스에이블시키며 수신부(12)에서 검출된 라인 상태 및 링크 에러를 보고하고 또한 에러 상태를 보고할 수 있게 한다.
제4도에서, 본 발명에 따라, 수신부(12)는 정상적인 무변형 흐름내의 정상적인 문자(즉, 코드화된 FDDI 기호쌍)를 선택적으로 프로그램가능한 주입 기호쌍으로 교체하는 패턴 주입기(100)를 포함하고 있다.
이하에서 상세히 설명하는 바와같이, 패턴 주입기(100)는 다음 4 개의 주입 모드, 즉 오프, 원 쇼트 모드, 주기 모드, 연속 모드중의 어느 하나의 모드에서 동작할 수 있도록 프로그램될 수 있다. 오프 모드에서는, 무변형 흐름은 불변상태로 유지된다. 원 쇼트 모드에서, 정상적으로 출력되는 무변형 흐름내에서 미리 선택된 기호쌍을 검출한 후, n 번째의 정상적인 기호 쌍은 주입 기호 쌍으로 교체된다. 주기 모드에 있어서는, 주입문자가 n 번째의 기호 상마다 이를 교체할 수 있게 무변형 흐름내에 주입된다. 연속 모드에서는, 모든 정상적인 기호쌍이 주입기호 쌍으로 교체된다.
제5도, 제6도, 제7도에는 각각 원 쇼트 모드 주기 모드 및 연속 모드가 도시되어있다.
다시 제4도에서 보는 바와같이, 패턴 주입기(100)는 4 개의 레지스터(102, 104, 106, 108), 프리디코더(110), 카운터(112), 주입 요구 로직(114), 선택로직(116) 및 멀티 플렉서(118)를 포함한다.
레지스터(102, 104), 즉 주입 기호 레지스터(A) 및 주입 기호 레지스터(B)는 각각 프로그램가능한 주입 기호(ISRA, ISRB)를 내포하고 있다. 후술하는 바와 같이, 주입 드레숄드 레지스터(ITR)(106)은 카운터(112)의 초기값을 지니고 있다. 패턴 주입기(100)의 동작 모드는 현재의 전송 상태 레지스터(CSTR)(108)내에 포함되어 있는 사용자 - 선정 주입 제어 비트를 통하여 세트된다.
프리 디코더(110)은 송신부(14)에 인가된 정상적 입력 흐름내의 개시 구획 표지 기호 쌍(JK)를 검출한다. 만약, 패턴 주입기(100)가 원 쇼트 모드로 세트되면, 주입 기호 쌍(ISRA)(ISRB)과 교체될 무변형 흐름내의 어느 두개의 정상적 기호를 결정하기 위하여 카운터(112)의 기준점으로서 개시 구획 표지 기호 쌍(JK)을 사용하게 된다.
카운터(112)는 주입 드레숄드 레지스터(106)에 내장된 프로그램가능한 초기값을 갖는 8 비트 다운 카운터이다. 카운터(112)는 주입 요구 로직(114)에 의해 사용되어, 카운터(112)의 인에이블 후 송신부(14)에 수취된 무변형 흐름내의 기호쌍의 갯수를 카운트하게된다. 원 쇼트에서는, 패턴 주입기(100)는, 카운터(112)의 값이 영으로 될때, 멀티플렉서(118)에 입력된 무변형 흐름내의 현재의 정상 문자를 주입 기호 쌍으로 교체한다. 주입 요구 로직(114)의 기능은, 패턴 주입기(110)의 현재의 동작 모드 및 카운터(112)의 현재 값을 토대로 하여, 주입 기호쌍의 주입 시기를 결정하는 것이다.
선택 로직(116)은, 멀티플렉서(118)에 입력되는 무변형 흐름내의 현재의 정상 기호 쌍 또는 주입 기호 쌍(ISRA, ISRB)을 송신부(14)의 출력으로서 선택하기 위하여, 멀티플렉서(118)를 제어한다. 선택 로직(116)은 주입 요구 로직(114)의 지정 출력을 멀티플렉서(118)에 공급함으로써 그 지정 출력에 최우선권을 부여한다. 본 기술 분야의 통상의 지식을 가진 자이라면, 송신부(14)의 바이트 폭 데이터 출력을 제공하기 위해서는 사실상 복수의 다단 접속의 멀티플렉서를 사용하게 된다는 점을 이해할 것이며, 이러한 다단 접속의 멀티플렉서 구조는 제4도에서 하나의 멀티플렉서 블럭(118)으로 도시되어있다.
현재의 전송 상태 레지스터(CTSR)(108)에 내장된 주입 제어 비트들은 오프상태에서는 0으로 세트된다. 이 상태에서는, 전술한 바와같이, 주입 드레숄드 레지스터(106)의 주입 기호(ISRA, ISRB)의 값이 데이터 흐름에 아무런 영향을 미치지 않는다.
원 쇼트 모드에서는, 주입 제어 비트들은 1로 세트된다. 패턴 주입기(100)가 이 모드로 입력할때, 주입 요구 로직(114)은 n 의 값을 카운터(112)에 로드시킨다. 이후, 주입 요구 로직(114)은 그 다음의 개시 구획 지정 기호 쌍(JK)를 검출할때, 그와 동시에 카운터(112)를 인에이블시키고 카운터(112)의 값이 영인것을 체크하기 시작한다. 카운터 값이 영일 경우, 주입 요구 로직(114)은 주입 제어 비트들을 0으로, 즉 오프 모드로 리세트시켜 원쇼트 주입 동작의 완료를 나타내며, 아울러 선택 로직(116)으로 하여금 멀티플렉서(118)에 선택신호를 공급하도록 지시하여 현재의 정상 기호쌍을 주입 기호 쌍(ISRA, ISRB)으로 교체시키도록 한다.
원쇼트 모드의 독특한 특징은, 사용자가 주입 문자의 위치를 완전하게 제어할 수 있는 점이다. 예컨대, 카운터(112)의 초기값, 즉 주입 드레숄드 레지스터(106)의 값이 0으로 세트되면, 개시 구획 표지 바이트(JK) 그 자체는 주입 기호 쌍으로 교체될 수 있게 된다.
주기 모드에 있어서는, 주입 제어 비트들은 10으로 세트된다. 이 모드하에서, 주입 요구 로직(114)은 즉시 카운터(112)를 인에이블시킨다. 그리고, 카운터(112)가 영으로 될 때마다, 주입 요구 로직(114)는 선택 로직(116)으로 하여금 멀티플렉서(118)에 선택 신호를 공급하도록 지시하여 현재의 정상 데이터 기호 쌍을 주입 기호쌍(ISRA, ISRB)으로 교체시키게 한다. 그때, 카운터(112)도 역시 주입 드레숄드 레지스터(106)의 값으로 다시 로드되어, 재차 0으로 감소될때까지 다운 카운트함으로써, 또 하나의 주입 기호쌍의 주입 동작이 일어나게한다. 이러한 과정은, 패턴 주입기(100)의 동작 모드가 바뀌지 않는한, 지속적으로 반복된다. 이리하여, 무변형 흐름내의 매번째의 정상 기호 쌍은 주입 기호 상(ISRA)(ISRB)으로 교체된다.
연속 모드에서는, 주입 제어 비트들은 11로 세트된다. 이 모드에 있어서, 주입 요구 로직(114)는 선택 로직(116)으로 하여금 모든 정상 기호 쌍을 주입기호 쌍(ISRA)(ISRB)으로 교체하도록 지시한다. 주입 기호쌍(ISRA, ISRB)은, 패턴 주입기(100)의 동작 모드가 변하지 않는한, 무변형 흐름내의 모든 기호쌍을 지속적으로 교체시키게된다.
제8도는 본 발명에 따른 패턴 주입기(100)의 로직 실시예를 나타낸다.
AND 게이트(200, 202), NOR 게이트(204) 및 인버터(206)는 현재의 전송 상태 레지스터(CTSR)(108)의 2 비트 출력(ICO, ICl)에 의해 결정되는 4 개의 주입 모드의 디코드 기능을 구현한 디코더 로직을 제공한다.
RS 플립플롭(208)은, NOR 게이트(210) 및 인버터(212)와 함께, 개시 구획 표지 기호 쌍(JK)가 전송데이터 경로내에서 검출된 사실을 기억하는 검출 로직을 제공한다. 주입 카운터 드레숄드가 영으로 세트될때, 플립 플롭(208)은 바이패스되고, 상기의 검출 사실은 후술하는 바와같이 주입 요구 로직에 직접 통보되는 점에 주목하여야 할 것이다.
AND 게이트(214)(216) 및 인버터(218)는, 전술한 검출 로직이 개시 구획 표지 기호 쌍(JK)을 검출할때 8 비트 다운 카운터(112)(제4도)를 인에이블시키는 인에이블 로직을 제공하며, 이때 패턴 주입기(100)는 원쇼트 모드 또는 주기 모드하에 있게 된다. 일단 IJC - Z 신호가 호출(assert)되면 (액티브 로우), 카운터(112)가 영에 도달할 때까지 또는 주입 모드가 변할 때까지 상기 신호는 호출된 상태로 있게 된다.
게이트(220 - 230)는, 전송 데이터 경로상의 멀티플렉서(118)가 PLAYER 기능 전송부 블럭의 출력으로서 주입 기호쌍(ISRA, ISRB)을 선택하도록 요구하기 위한 주입 요구 로직을 제공한다. 모드에 있어서, 주입 요구 로직은 단지 80 ㎱ 동안 F_INJZ 신호(즉, 기호 쌍)를 호출하게 된다. 주기 모드에 있어서는, 상기 주입 요구 로직은 정확히 80 ㎱ 동안 매 n 번째의 기호상에 관하여 F_INJZ 신호를 호출한다. 그리고, 연속 모드에서는, F_INJZ 신호는 지속적으로 호출된다.
원쇼트 모드하에서, 논리 게이트(232, 234)는 주입 기호 쌍(ISRA, ISRB)의 원쇼트 주입 모드 완료 후 주입 제어 비트(ICO)을 리세트시켜, F_INJZ 신호가 단지 80 ㎱ 동안에만 호출되도록 보장한다.
본 발명을 실시함에 있어서는, 본 명세서에 언급한 본 발명의 실시예에 대한 각종 대안을 채용할 수 있음을 이해할 수 있다. 이에, 다음의 특허청구의 범위는 본 발명의 범위를 설정하며, 이 청구범위내의 구조 및 방법과 그 균등물은 이 청구범위에 의해 보호하고자 한다.

Claims (16)

  1. 정상적인 무변형 흐름내의 정상문자를 선택적으로 주입문자로 교체하는 패턴 주입기로서, (a) 입력으로서 상기 무변형 흐름의 정상문자의 시퀀스 및 상기 주입문자 모두를 수신하고 선택 신호의 수신에 따라 선택된 정상문자를 순차적으로 상기 주입문자로 대체시키는 멀티플렉서수단(118) ; (b) 상기 무변형 흐름의 미리 결정된 특성을 검출하는 프리디코더(110) ; 및 (c) 상기 프리디코더에 의한 미리 결정된 특성의 검출에 응답하여 상기 선택 신호를 상기 멀티플렉서 수단에 제공하도록 상기 프리디코더 및 상기 멀티플렉서 수단사이에 접속된 선택수단(116)을 포함하는 패턴 주입기에 있어서, 상기 미리 결정된 특성은 상기 무변형 흐름내의 미리 선택된 정상문자이며, 상기 선택 수단은, 상기 멀티플렉서 수단이 하나이상의 정상문자를, 카운터 프로그램에 의해 정해진 바와 같이 상기 미리 선택된 정상문자에서 개시하여 순차적으로 상기 주입문자로 교체하도록 상기 미리 결정된 특성의 검출후에 상기 선택 신호를 상기 멀티플렉서 수단에 제공하는 프로그램가능한 카운터 수단(112)을 포함하는 것을 특징으로하는 패턴 주입기.
  2. 제1항에 있어서, 상기 주입문자는 프로그램가능한 것임을 특징으로하는 패턴 주입기.
  3. 제1항에 있어서, 상기 멀티플렉서 수단은 상기 미리 선택된 정상 문자이후 n 번째 정상문자를 순차적으로 상기 주입문자로 교체하는 것을 특징으로하는 패턴 주입기.
  4. 제1항에 있어서, 상기 선택 수단은, 상기 멀티플렉서 수단이 상기 미리 선택된 정상문자를 상기 주입 문자로 교체하도록 상기 미리 선택된 정상문자의 검출에 바로 응답하여 상기 선택 신호를 상기 멀티플렉서 수단에 제공하는 수단을 포함하는 것을 특징으로하는 패턴 주입기.
  5. 제3항 또는 제4항에 있어서, 상기 미리 선택된 정상문자는 FDDI 기호 집합의 개시 구획표지 기호쌍(JK)인 것을 특징으로하는 패턴 주입기.
  6. 제1항에 있어서, 상기 선택 수단은, 상기 멀티플렉서 수단이 매 n 번째 정상문자를 순차적으로 상기 주입문자로 교체하도록 상기 선택 수단에 인가된 주입 입력 신호에 응답하여 상기 선택 신호를 주기적으로 발생하는 것을 특징으로하는 패턴주입기.
  7. 제1항에 있어서, 상기 선택 수단은, 상기 멀티플렉서 수단이 모든 정상문자를 순차적으로 상기 주입문자로 연속 교체하여 상기 멀티플렉서 수단의 출력이 주입문자의 연속적인 시퀀스로 이루어지도록 상기 선택 수단에 인가된 주입 입력 신호에 응답하여 상기 선택 신호를 연속적으로 발생하는 것을 특징으로하는 패턴주입기.
  8. 제1항에 있어서, 상기 주입문자를 기억하는 프로그램가능한 기억수단을 포함하는 것을 특징으로하는 패턴주입기.
  9. 제1항에 있어서, 상기 카운터 수단이 미리 선택된 카운트값에 도달할때 상기 카운터 수단을 연속적으로 리세트하는 수단을 포함하여, 상기 멀티플렉서 수단이, 순차적인 매 n 번째 정상문자가 상기 주입문자로 교체되도록 상기 멀티플렉서 수단에 인가된 현재의 정상문자 입력을 주기적으로 상기 주입문자로 교체하는 것을 특징으로하는 패턴주입기.
  10. 제8항 또는 제9항에 있어서, 상기 카운터 수단은 초기값을 지니는 다운 - 카운터이며 상기 선택 수단은 상기 다운 - 카운터가 영으로 될때 상기 선택 신호를 호출하는 수단을 포함하는 것을 특징으로하는 패턴주입기.
  11. 제10항에 있어서, 상기 초기값이 영이 됨으로써 상기 선택 수단은 , 상기 멀티플렉서 수단이 상기 현재의 정상문자를 상기 주입문자로 연속 교체하도록 상기 선택 신호를 연속 호출하는 것을 특징으로하는 패턴주입기.
  12. 정상적인 무변형 흐름내의 정상문자를 주입문자로 교체하는 방법으로서, (a) 상기 무변형 흐름내의 정상문자의 미리 결정된 특성을 검출하는 단계 ; 및 (b) 상기 미리 결정된 특성의 검출에 응답하여 상기 무변형 흐름내의 하나이상의 정상문자를 상기 주입문자로 교체하는 단계를 포함하는 방법에 있어서, 상기 미리 결정된 특성은 상기 무변형 흐름내의 미리 선택된 정상문자이며 상기 주입문자는 상기 미리 선택된 정상문자에서 개시하여 상기 무변형 흐름내의 하나이상의 정상문자와 교체되고, 상기 미리 결정된 특성에 대한 교체될 정상문자의 위치는 프로그램가능한 것임을 특징으로하는 상기 방법.
  13. 제12항에 있어서, 상기 미리 결정된 특성은 상기 무변형 흐름내의 미리 선택된 정상문자이며 상기 주입문자는 상기 미리 선택된 정상문자이후 상기 무변형 흐름내의 n 번째 정상 문자를 교체하는 것을 특징으로 하는 상기 방법.
  14. 제12항에 있어서, (a) 상기 주입문자를 저장하는 단계 ; (b) 상기 미리 선택된 정상문자다음에 상기 무변형 흐름내의 정상문자의 갯수를 카운트하는 단계 ; 및 (c) 상기 카운트된 정상문자의 갯수가 정수값 n으로 될때 상기 선택 신호를 호출하는 단계를 포함하여, 상기 미리 선택된 정상문자이후의 n 번째 정상문자가 상기주입문자로 교체되는 것을 특징으로하는 상기 방법.
  15. 제13항 또는 제14항에 있어서, 상기 미리 선택된 정상문자는 FDDI 기호 집합의 개시 구획 표지 기호쌍(JK)인 것을 특징으로하는 상기 방법.
  16. 제12항에 있어서, (a) 상기 주입 문자를 기억하는 단계 ; 및 (b) 상기 선택 신호를 연속 호출하는 단계를 포함하여, 상기 무변형 흐름이 주입문자의 연속적인 시퀀스로 이루어지도록 상기 무변형 흐름내의 모든 정상문자들이 상기 주입문자로 교체되는 것을 특징으로 하는 상기 방법.
KR1019900017895A 1989-11-08 1990-11-06 패턴 주입기 KR100194366B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US433,359 1989-11-08
US07/433,359 US5072447A (en) 1989-11-08 1989-11-08 Pattern injector

Publications (2)

Publication Number Publication Date
KR910010949A KR910010949A (ko) 1991-06-29
KR100194366B1 true KR100194366B1 (ko) 1999-06-15

Family

ID=23719880

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017895A KR100194366B1 (ko) 1989-11-08 1990-11-06 패턴 주입기

Country Status (5)

Country Link
US (1) US5072447A (ko)
EP (1) EP0427066B1 (ko)
JP (1) JPH03172040A (ko)
KR (1) KR100194366B1 (ko)
DE (1) DE69031934T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285199A (en) * 1991-01-28 1994-02-08 Slobodan Pocek Method and apparatus for in-band data transmission
JPH05302961A (ja) * 1991-03-27 1993-11-16 Nec Corp Lsiに於けるテスト信号出力回路
US5349578A (en) * 1991-05-10 1994-09-20 Nec Corporation Time slot switching function diagnostic system
EP0528075A1 (en) * 1991-08-19 1993-02-24 ALCATEL BELL Naamloze Vennootschap Performance measurement device for a telecommunication path and method used therein
JP3025068B2 (ja) * 1991-09-12 2000-03-27 富士通株式会社 Atmスイッチのパス試験方式
FR2682245B1 (fr) * 1991-10-08 1994-07-29 Bull Sa Systeme de test d'un reseau en forme d'anneau a tres haut debit et procede de mise en óoeuvre de ce systeme.
NL9200391A (nl) * 1992-03-03 1993-10-01 Nederland Ptt Inrichting voor het in een stroom van transmissiecellen aanbrengen van een wijziging.
CA2097350C (en) * 1992-08-17 1998-12-22 Shahrukh S. Merchant Asynchronous transfer mode (atm) transmission test cell generator
JP3185426B2 (ja) * 1992-11-30 2001-07-09 安藤電気株式会社 メモリデバイス検査用データ転送回路
US5875210A (en) * 1993-06-24 1999-02-23 National Semiconductor Corporation Method and apparatus for repeating data
US5566203A (en) * 1993-06-24 1996-10-15 National Semiconductor Corp. Intelligent repeater functionality
US5822540A (en) * 1995-07-19 1998-10-13 Fujitsu Network Communications, Inc. Method and apparatus for discarding frames in a communications device
US5805793A (en) * 1996-10-18 1998-09-08 Mcdonnell Douglas Corporation Stand-alone test device for testing command-response remote terminals
US6560720B1 (en) * 1999-09-09 2003-05-06 International Business Machines Corporation Error injection apparatus and method
US6643800B1 (en) * 2000-02-02 2003-11-04 Hewlett-Packard Development Company, L.P. Method and apparatus for testing microarchitectural features by using tests written in microcode
US7185232B1 (en) 2001-02-28 2007-02-27 Cenzic, Inc. Fault injection methods and apparatus
KR100605979B1 (ko) * 2004-09-10 2006-07-31 삼성전자주식회사 다중 수신기 응집 전송 기반의 데이터 통신 방법
US7669095B2 (en) * 2006-02-01 2010-02-23 International Business Machines Corporation Methods and apparatus for error injection
US7529980B2 (en) * 2006-02-23 2009-05-05 Lsi Corporation Method and apparatus for injecting errors into SAS domains through SAS expanders
CN113505159B (zh) * 2021-07-16 2023-04-25 马上消费金融股份有限公司 数据检测方法、装置及设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2968694A (en) * 1957-06-25 1961-01-17 Bell Telephone Labor Inc Code signal programmer
DE2852805A1 (de) * 1978-12-06 1980-06-12 Siemens Ag Verfahren und schaltungsanordnung zur messung der uebertragungseigenschaften eines messobjektes
US4485467A (en) * 1982-02-18 1984-11-27 Teknekron Infoswitch Corporation Digital information switch matrix with on-line/off-line diagnostic features
JPS62118272A (ja) * 1985-11-19 1987-05-29 Ando Electric Co Ltd パタ−ン発生装置
JPH0740702B2 (ja) * 1986-03-06 1995-05-01 日本電気株式会社 リモ−トテスト回路
US4745603A (en) * 1986-05-27 1988-05-17 American Telephone And Telegraph Company, At&T Bell Laboratories Code sequence generator for a digital transmission line fault location system
DE3636427A1 (de) * 1986-10-25 1988-05-05 Standard Elektrik Lorenz Ag Schaltungsanordnung und nachrichtennetzwerk mit pruefeinrichtung und pruefverfahren
US4791653A (en) * 1987-08-25 1988-12-13 Hewlett-Packard Company Pseudorandom word sequence synchronizer
EP0306585B1 (en) * 1987-09-10 1992-07-22 International Business Machines Corporation Data transmission system with a digital alarm facility
JPH063933B2 (ja) * 1987-12-11 1994-01-12 富士通株式会社 リングネットワーク接続管理方式
US4875209A (en) * 1988-04-04 1989-10-17 Raytheon Company Transient and intermittent fault insertion

Also Published As

Publication number Publication date
KR910010949A (ko) 1991-06-29
EP0427066A3 (en) 1992-04-15
JPH03172040A (ja) 1991-07-25
DE69031934T2 (de) 1998-08-06
EP0427066B1 (en) 1998-01-14
EP0427066A2 (en) 1991-05-15
DE69031934D1 (de) 1998-02-19
US5072447A (en) 1991-12-10

Similar Documents

Publication Publication Date Title
KR100194366B1 (ko) 패턴 주입기
US5003533A (en) Node processing system
EP0409539B1 (en) Frame routing method for communication networks
US5544077A (en) High availability data processing system and method using finite state machines
JP3359346B2 (ja) 通信インターフェイスおよび通信方法
US4314356A (en) High-speed term searcher
US4428046A (en) Data processing system having a star coupler with contention circuitry
JPS60136445A (ja) リング通信網における複数のステーシヨンを動作させる方法及び装置
JPH021652A (ja) 情報伝送方式
JPS61108287A (ja) 通信ネツトワーク上で等時性と非等時性の両方のデータを同時に伝送する方法
EP0694237B1 (en) Data transfer system
GB1561369A (en) Binary data receiver
JPH0691554B2 (ja) 情報通信装置
US11868288B2 (en) Verification system and verification method for Ethernet interface chip
EP0425839B1 (en) Data processing system channel
SE447186B (sv) Forfarande och anordning for detektering av ett digitalt kodordsmeddelande
US5046182A (en) Code points for transferring data from a network transmission medium to a station on the network
US5168496A (en) System for internetwork communication between local areas networks
JPS5810943A (ja) グル−プ同報通信方式
KR0165887B1 (ko) 바이트폭 반복필터
JP3283263B2 (ja) Pcm疑似コード信号送出のためのユーザインターフェイス
US5859857A (en) Method for the integration of additional data in digital data packets
US4991173A (en) Apparatus and method for mapping of PCM signaling at signaling rate conversion boundaries
EP0375645A2 (en) Serial link transparent mode disparity control
JPH0338943A (ja) 多重hdlc通信チヤネル受信装置を有する端末アダプタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080205

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee