KR100190654B1 - 일반트리거보드의 홀드오프발생장치 - Google Patents

일반트리거보드의 홀드오프발생장치 Download PDF

Info

Publication number
KR100190654B1
KR100190654B1 KR1019960050416A KR19960050416A KR100190654B1 KR 100190654 B1 KR100190654 B1 KR 100190654B1 KR 1019960050416 A KR1019960050416 A KR 1019960050416A KR 19960050416 A KR19960050416 A KR 19960050416A KR 100190654 B1 KR100190654 B1 KR 100190654B1
Authority
KR
South Korea
Prior art keywords
trigger
signal
output
terminal
input
Prior art date
Application number
KR1019960050416A
Other languages
English (en)
Other versions
KR19980030935A (ko
Inventor
김봉석
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019960050416A priority Critical patent/KR100190654B1/ko
Publication of KR19980030935A publication Critical patent/KR19980030935A/ko
Application granted granted Critical
Publication of KR100190654B1 publication Critical patent/KR100190654B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Electronic Switches (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 일반트리거보드(GENERAL TRIGGER BOARD)의 홀드오프발생장치에 관한 것이다.
본 발명의 구성은 입력신호(SIN)와 트리거레벨신호(TL)를 비교출력하는 트리거비교기(10); 상기 트리거비교기(10)의 신호를 입력받아서, 슬롭선택신호(SS)에 따라 상승/하강에지트리거신호를 출력하는 트리거슬롭선택부(20); 상기 트리거비교기(10)의 신호와 트리거슬롭선택부(20)의 신호로 노말트리거신호를 발생시키는 노말트리거발생부(30); 모드선택신호(MS)에 따라 디스플레이앤드신호(DE)를 이용하여 오토트리거신호를 발생시키는 오토트리거발생부(40); 상기 노말트리거신호 또는 오토트리거신호를 선택적으로 출력하는 트리거출력부(50); 상기 트리거출력부(50)의 신호에 따라 동작하여 상기 디스플레이앤드신호(DE)를 입력받아서 메모리의 라이트인에이블신호를 출력하는 홀드오프회로부(60)를 구성하여, 트리거비교기에서 결정된 트리거시점으로부터 메모리에 AD변환된 데이타를 모두 저장한후 다음의 트리거 발생때까지 비정상적인 재트리거가 발생되는 것을 사전에 방지하고, 트리거방식을 선택할 수 있으며, 또한 메모리 판독시 비정상적인 라이트인에이블신호(WEN) 출력을 방지하도록 하는 것이다.

Description

일반트리거보드의 홀드오프발생장치
본 발명은 일반트리거보드(GENERNAL TRIGGER BOARD)의 홀드오프(HOLD OFF)발생장치에 관한 것으로, 특히 트리거비교기에서 결정된 트리거시점으로부터 메모리에 AD변환된 데이타를 모두 저장한후 다음의 트리거 발생때까지 비정상적인 재트리거가 발생되는 것을 사전에 방지하도록 하는 일반트리거보드의 홀드오프발생장치에 관한 것이다.
일반적으로, A/D변환장치와 트리거장치에 관련하여, 메모리에 데이타를 기록하는 동안에는 데이타판독을 금지하여야하고, 또한 데이타를 기록하는 도중에 다시 기록하라는 재트리거가 발생되어서는 안된다.
종래에 트리거보드와 AD보드가 통합되지 않은 장치에서는 상기와 같이 메모리에 쓰기동작을 수행하는 동안에 판독명령이 발생하거나, 또는 상기한 바와같이 쓰기동작을 수행하는 동안에 다시 처음부터 쓰기동작을 수행하라는 재트리거가 발생되지 않도록 하고 있지만, 트리거보드와 AD보드를 하나의 모듈로 통합하는 장치에는 사용할 수 없고, 재트리거를 방지하는 수단이 없는 관계로, 트리거보드와 AD보드를 통합하는 경우에 비정상적인 재트리거(RETRIGGER)가 발생되는 문제점이 있었던 것이다.
본 발명은 상기한 문제점을 해결하고 개선점을 달성하기 위해 안출한 것이다.
따라서, 본 발명의 목적은 본 발명은 일반트리거보드의 홀드오프발생장치에 관한 것으로, 특히 트리거비교기에서 결정된 트리거시점으로부터 메모리에 AD변환된 데이타를 모두 저장한후 다음의 트리거 발생때까지 비정상적인 재트리거가 발생되는 것을 사전에 방지하고, 트리거방식을 선택할 수 있도록한 일반트리거보드의 홀드오프발생장치를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 일반트리거보드의 홀드오프발생장치는 입력신호(SIN)와 트리거레벨신호(TL)를 비교출력하는 트리거비교기; 상기 트리거비교기의 신호를 입력받아서, 슬롭선택신호(SS)에 따라 트리거슬롭을 선택하여 상승 또는 하강에지트리거신호를 출력하는 트리거슬롭선택부; 상기 트리거비교기의 신호와 트리거슬롭선택부의 신호로 노말트리거신호를 발생시키는 노말트리거발생부; 모드선택신호(MS)에 따라 디스플레이앤드신호(DE)를 이용하여 오토트리거신호를 발생시키는 오토트리거발생부; 상기 노말트리거신호 또는 오토트리거신호를 선택적으로 출력하는 트리거출력부; 상기 트리거출력부의 신호에 따라 동작하여 상기 디스플레이앤드신호(DE)를 입력받아서 메모리의 라이트인에이블신호를 출력하고, 라이트리세트신호가 입력되면 리세트되어 라이트인에이블신호출력을 중지하는 홀드오프회로부;를 구비함을 특징으로 한다.
제1도는 본 발명에 따른 일반트리거보드의 홀드오프발생장치에 대한 구성을 보이는 블럭도이고,
제2도는 제1도에 도시한 홀드오프발생장치의 구체적인 회로도이며,
제3도는 제1도에 도시한 일반트리거보드의 홀드오프발생장치내 요부 출력파형도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 트리거비교기20 : 트리거슬롭선택부
30 : 노말트리거발생부40 : 오토트리거발생부
50 : 트리거출력부60 : 호드오프회로부
이하, 본 발명에 따른 일반트리거보드의 홀드오프발생장치의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
제1도는 본 발명에 따른 일반트리거보드의 홀드오프발생장치에 대한 구성을 보이는 블럭도로서, 제1도를 참조하면, 본 발명의 홀드오프발생장치는 입력신호(SIN)와 트리거레벨신호(TL)를 비교출력하는 트리거비교기(10)와, 상기 트리거비교기(10)의 신호를 입력받아서, 슬롭선택신호(SS)에 따라 트리거슬롭을 선택하여 상승 또는 하강에지트리거신호를 출력하는 트리거슬롭선택부(20)와, 상기 트리거비교기(10)의 신호와 트리거슬롭선택부(20)의 신호로 노말트리거신호를 발생시키는 노말트리거발생부(30)와, 모드선택신호(MS)에 따라 디스플레이앤드신호(DE)를 이용하여 오토트리거신호를 발생시키는 오토트리거발생부(40)와, 상기 노말트리거신호 또는 오토트리거신호를 선택적으로 출력하는 트리거출력부(50)와, 상기 트리거출력부(50)의 신호에 따라 동작하여 상기 디스플레이앤드신호(DE)를 입력받아서 메모리의 라이트인에이블신호를 출력하고, 라이트리세트신호가 입력되면 리세트되어 라이트인에이블신호출력을 중지하는 홀드오프회로부(60)를 구성한다.
제2도는 제1도에 도시한 홀드오프발생장치의 구체적인 회로도이며, 제2도를 참조하면, 상기 트리거슬롭선택부(20)는 상기 트리거비교기(10)에서 출력되는 신호를 인버팅시키는 제1인버터(21)와, 상기 인버팅된 신호를 다시 인버팅시키는 제2인버터(23)와, 상기 제1인버터(21)의 출력단에 접속한 제1입력단(A)과 상기 제2인버터(23)의 출력단에 접속한 제2입력단(B)과 상기 입력단으로 입력되는 신호중 하나를 선택하여 출력단(Y)으로 출력하도록 제어하는 슬롭선택신호(SS)단(A/B)을 갖는 슬롭선택기(25)로 구성한다.
상기 노말트리거발생부(30)는 상기 트리거비교기(10)의 신호에 대해 펄스폭을 내부에 설정된 시수정에 따라 변조시켜서 출력단(Q)을 통해 앤드게이터(33)의 제2입력단으로 제공하고, 또한 다른 출력단()을 통해 오토트리거발생부(40)로 제공하는 멀티바이브레이터(31)와, 상기 멀티바이브레이터(31)의 출력단(Q)으로 출력되는 신호와 상기 트리거슬롭선택부(20)의 출력신호를 논리곱하여 출력하는 앤드게이트(33)로 구성한다.
상기 오토트리거발생부(40)는 상기 노말트리거발생부(30)의 멀티바이브레이터(31)의 출력단()에 접속한 클럭단(CLK)과 디스플레이앤드신호(DE)를 입력받도록 접속한 입력단(B), 그리고 출력단()을 갖는 멀티바이브레이터(41)와, 상기 멀티바이브레이터(41)의 출력단()에 접속한 입력단(B)과 전원단(VCC)에 접속한 입력단(A)과 모드선택신호단(A/B)을 갖는 모드선택부(43)로 구성한다.
상기 호드오프회로부(60)는 입력되는 디스플레이앤드신호(DE)를 인버팅시키는 인버터(61)와, 상기 인버팅된 신호를 입력받는 클럭단(CLK)과, 전원단(VCC)에 접속된 단자(D)와 출력단(Q)을 갖는 제1 디-플립플롭(63)과, 상기 트리거출력부(50)의 출력신호를 입력받는 클럭단(CLK)과 상기 제1 디-플립플롭(63)의 출력단(Q)에 접속한 단자(D)와 출력단(Q)을 갖는 제2 디-플립플롭(65)과, 상기 제2 디-플립플롭(65)의 출력단(Q)에 접속한 클럭단(CLK)과 전원단(VCC)에 접속한 단자(D)와 출력단(Q)를 갖는 3디-플립플롭(67)로 구성하고, 상기 제1,제2,제3 디-플립플롭(63,65,67)의 클리어단(CL)에는 라이트리세트신호(WRS)단을 접속하여 구성한다.
제3도는 제1도에 도시한 일반트리거보드의 홀드오프발생장치내 요부 출력파형도이다.
이와같이 구성된 본 발명의 장치에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.
제1도, 제2도 및 제3도를 참조하여 본 발명을 설명하면, 먼저 트리거비교기(10)에서는 입력신호(SIN)와 트리거레벨(TL)을 비교하여 구형파신호를 트리거슬롭선택부(20)로 출력하고, 상기 트리거슬롭선택부(20)는 슬롭선택신호(SS)에 따른 슬롭을 선택하여 제3도에 도시한 바와 같은 하강에지트리거신호(TS) 또는 상승에지트리거신호를 출력한다.
상기 트리거슬롭선택부(20)내부에 제1,제2인버터(21)(23)에 의한 파형의 반전으로 상승에지와 하강에지트리거의 파형을 각각의 입력단(A)(B)으로 제공하고, 상기 슬롭선택신호(SS)가 입력단(A) 또는 입력단(B)를 선택하는 신호로, 상기 슬롭선택신호(SS)에 의해서 상기 트리거슬롭선택부(20)는 상승에지트리거신호 또는 하강에지트리거신호를 선택적으로 출력하게 되는데, 제3도에서는 하강에지트리거신호(TS)를 보이고 있다.
그리고, 노말트리거발생부(30)에서는 상기 트리거비교기(10)로부터의 구형파신호에 대한 폭을 멀티바이브레이터(31)로 변조한 다음에 상기 하강에지트리거신호(TS)와 앤드게이터(33)로 논리곱하여 트리거출력부(50)로 출력하는데, 상기 멀티바이브레이터(31)내부에 설정된 시정수에 따라서 상기한 바와같이 펄스폭을 변조하며, 이의 구체적인 동작설명은 공지기술이므로 생략한다.
상기 노말트리거발생부(30)는 입력신호가 DC레벨일 경우에는 멀티바이브레이터(31)의 출력단(Q)으로는 하이레벨을 출력하고, 멀티바이브레이터(31)의 출력단()으로는 로우레벨을 출력한다.
한편, 오토트리거발생부(40)는 입력신호가 DC레벨일 경우에 트리거신호를 출력시키기 위한 회로부로서, 이는 상기 노말트리거발생부(30)의 멀티바이브레이터(31)의 출력단()으로부터의 신호가 로우레벨인 경우에만 로우액티브로 동작하는 내부 멀티바이브레이터(41)가 액티브상태로 되어 동작하여, 입력단(B)으로 입력되는 디스플레이앤드신호(DE)를 반전출력하고, 외부로부터의 모드선택신호(MS)가 오토모드일 경우에 상기 반전출력된 신호를 모드선택부(43)에서 트리거출력부(50)로 출력한다. 물론, 상기 입력신호(SIN)가 DC레벨인 신호가 아닐 경우에는 상기 모드선택신호(MS)가 모드선택부(43)의 입력단(A)를 선택하라는 신호이고, 반면에 상기한 바와같이 상기 입력신호(SIN)가 DC레벨일 경우에는 상기 모드선택신호(MS)가 모드선택부(43)의 입력단(B)를 선택하라는 신호이다.
상기한 슬롭선택선호(SS)와 모드선택신호(MS)는 외부에서 수동조작에 의한 신호일 수도 있고, 제어부에 의한 제어신호일 수도 있다.
상기 트리거출력부(50)는 익스크루시브(EXCLUSIVE) OR게이트를 사용한 회로로서, 그 동작결과는 입력신호가 DC레벨이 아닐 경우에는 상기 노말트리거발생부(30)로부터의 노말트리거신호를 출력하고, 반면에 입력신호가 DC레벨일 경우에는 상기 오토트리거발생부(40)로부터의 오토트리거신호를 홀드오프회로부(60)로 출력한다.
상기 홀드오프회로부(60)는 상기 트리거출력부(50)로부터의 신호에 의해서 동작이 시작되어 1프레임신호에 해당하는 디스플레이앤드신호(DE)를 사용하여 내부의 제1,제2,제3 디-플립플롭(63,65,67)의 순차동작에 의해서 라이트인에이블신호(WEN)가 출력된다.
한편, 메모리에 기록된 데이타를 판독하는 경우에는 상기 제1,제2,제3 디-플립플롭(63,65,67)의 클리어단(CL)으로 라이트리세트신호(WRS)를 제공하독하여, 메모리에 기록된 데이타를 판독중에는 라이트인에이블신호(WEN)가 출력되지 않도록 한다.
상술한 바와같은 본 발명에 따르면, 트리거비교기에서 결정된 트리거시점으로부터 메모리에 AD변환된 데이타를 모두 저장한후 다음의 트리거 발생때까지 비정상적인 재트리거가 발생되는 것을 사전에 방지하고, 트리거방식을 선택할 수 있으며, 또한 메모리 판독시 비정상적인 라이트인에이블신호(WEN) 출력을 방지하도록 하는 특별한 효과가 있는 것이다.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성의 범위내에서 다양한 변경 및 개조가 가능하다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진자라면 상기 일반트리거보드의 홀드오프발생장치가 상기 기술한 실시예에 한정되지 않음을 용이하게 알 수 있을 것이다.

Claims (5)

  1. 입력신호(SIN)와 트리거레벨신호(TL)를 비교출력하는 트리거비교기(10);
    상기 트리거비교기(10)의 신호를 입력받아서, 슬롭선택신호(SS)에 따라 트리거슬롭을 선택하여 상승 또는 하강에지트리거신호를 출력하는 트리거슬롭선택부(20);
    상기 트리거비교기(10)의 신호와 트리거슬롭선택부(20)의 신호로 노말트리거신호를 발생시키는 노말트리거발생부(30);
    모드선택신호(MS)에 따라 디스플레이앤드신호(DE)를 이용하여 오토트리거신호를 발생시키는 오토트리거발생부(40);
    상기 노말트리거신호 또는 오토트리거신호를 선택적으로 출력하는 트리거출력부(50);
    상기 트리거출력부(50)의 신호에 따라 동작하여 상기 디스플레이앤드신호(DE)를 입력받아서 메모리의 라이트인에이블신호를 출력하고, 라이트리세트신호가 입력되면 리세트되어 라이트인에이블신호출력을 중지하는 홀드오프회로부(60);
    를 구비함을 특징으로하는 일반트리거보드의 홀드오프발생장치.
  2. 제1항에 있어서, 상기 트리거슬롭선택부(20)는 상기 트리거비교기(10)에서 출력되는 신호를 인버팅시키는 제1인버터(21)와, 상기 인버팅된 신호를 다시 인버팅시키는 제2인버터(23)와, 상기 제1인버터(21)의 출력단에 접속한 제1입력단(A)과 상기 제2인버터(23)의 출력단에 접속한 제2입력단(B)과 상기 입력단으로 입력되는 신호중 하나를 선택하여 출력단(Y)으로 출력하도록 제어하는 슬롭선택신호(SS)단(A/B)을 갖는 슬롭선택기(25)로 구성함을 특징으로하는 일반트리거보드의 홀드오프발생장치.
  3. 제1항에 있어서, 상기 노말트리거발생부(30)는 상기 트리거비교기(10)의 신호에 대해 펄스폭을 내부에 설정된 시수정에 따라 변조시켜서 출력단(Q)을 통해 앤드게이터(33)의 제2입력단으로 제공하고, 또한 다른 출력단()을 통해 오토트리거발생부(40)로 제공하는 멀티바이브레이터(31)와, 상기 멀티바이브레이터(31)의 출력단(Q)으로 출력되는 신호와 상기 트리거슬롭선택부(20)의 출력신호를 논리곱하여 출력하는 앤드게이트(33)로 구성함을 특징으로하는 일반트리거보드의 홀드오프발생장치.
  4. 제1항에 있어서, 상기 오토트리거발생부(40)는 상기 노말트리거발생부(30)의 멀티바이브레이터(31)의 출력단()에 접속한 클럭단(CLK)과 디스플레이앤드신호(DE)를 입력받도록 접속한 입력단(B), 그리고 출력단()을 갖는 멀티바이브레이터(41)와, 상기 멀티바이브레이터(41)의 출력단()에 접속한 입력단(B)과 전원단(VCC)에 접속한 입력단(A)과 모드선택신호단(A/B)을 갖는 모드선택부(43)로 구성함을 특징으로하는 일반트리거보드의 홀드오프발생장치.
  5. 제1항에 있어서, 상기 호드오프회로부(60)는 입력되는 디스플레이앤드신호(DE)를 인버팅시키는 인버터(61)와, 상기 인버팅된 신호를 입력받는 클럭단(CLK)과, 전원단(VCC)에 접속된 단자(D)와 출력단(Q)을 갖는 제1 디-플립플롭(63)과, 상기 트리거출력부(50)의 출력신호를 입력받는 클럭단(CLK)과 상기 제1 디-플립플롭(63)의 출력단(Q)에 접속한 단자(D)와 출력단(Q)을 갖는 제2 디-플립플롭(65)과, 상기 제2 디-플립플롭(65)의 출력단(Q)에 접속한 클럭단(CLK)과 전원단(VCC)에 접속한 단자(D)와 출력단(Q)를 갖는 3디-플립플롭(67)로 구성하고, 상기 제1,제2,제3 디-플립플롭(63,65,67)의 클리어단(CL)에는 라이트리세트신호(WRS)단을 접속하여 구성함을 특징으로하는 일반트리거보드의 홀드오프발생장치.
KR1019960050416A 1996-10-30 1996-10-30 일반트리거보드의 홀드오프발생장치 KR100190654B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960050416A KR100190654B1 (ko) 1996-10-30 1996-10-30 일반트리거보드의 홀드오프발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960050416A KR100190654B1 (ko) 1996-10-30 1996-10-30 일반트리거보드의 홀드오프발생장치

Publications (2)

Publication Number Publication Date
KR19980030935A KR19980030935A (ko) 1998-07-25
KR100190654B1 true KR100190654B1 (ko) 1999-06-01

Family

ID=19479929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960050416A KR100190654B1 (ko) 1996-10-30 1996-10-30 일반트리거보드의 홀드오프발생장치

Country Status (1)

Country Link
KR (1) KR100190654B1 (ko)

Also Published As

Publication number Publication date
KR19980030935A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US3947697A (en) Synchronizing circuit including two flip-flops and circuit means to protect a synchronized signal from an unstable state of the flip-flops
CN107665033B (zh) 一种具有复位去毛刺功能的数字逻辑电路模块
EP0254406A2 (en) Switching circuit for clock signals
KR19980042277A (ko) 저지연과 고신뢰성을 갖는 입력신호 독출회로
KR19990007309A (ko) 시스템 리셋 방법
KR100393472B1 (ko) 스캔테스트용자동리세트바이패스제어
KR100190654B1 (ko) 일반트리거보드의 홀드오프발생장치
US5073733A (en) Delay circuit with muting to prevent noise due to random data at output
US6226230B1 (en) Timing signal generating apparatus and method
US4777448A (en) Frequency multiplying circuit
US10866612B1 (en) Glitch free clock switching circuit
US20040217795A1 (en) Delay adjusting apparatus providing different delay times by producing a plurality of delay control signals
US6456146B1 (en) System and method for multiplexing clocking signals
KR960016809B1 (ko) 트리거 마스킹 기능을 갖는 트리거 신호 발생 회로
KR100207511B1 (ko) 다수개의 테스트 모드 설정 방법 및 그에 따른 장치
US5818286A (en) Integrated circuit device capable of making a burn-in setting and test mode setting to run a burn-in and a test mode operation
JPS58207648A (ja) 集積回路のテストモ−ド設定回路
US5740182A (en) Method and apparatus for testing a circuit with reduced test pattern constraints
KR970000820B1 (ko) 바운더리 스캔 구조의 테스트 데이타 입력 장치
US20240036090A1 (en) Frequency detection device for clock signal and detection method thereof
KR200145466Y1 (ko) 리세트신호 발생회로
KR200145465Y1 (ko) 리세트신호 발생회로
RU1802403C (ru) Цифровое устройство дл задержки импульсов
KR20000010938U (ko) 파워 다운 모드하에서 리셋 회로
JPS625722Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee