KR100190083B1 - Method for forming gate electrode of semiconductor device - Google Patents
Method for forming gate electrode of semiconductor device Download PDFInfo
- Publication number
- KR100190083B1 KR100190083B1 KR1019960034523A KR19960034523A KR100190083B1 KR 100190083 B1 KR100190083 B1 KR 100190083B1 KR 1019960034523 A KR1019960034523 A KR 1019960034523A KR 19960034523 A KR19960034523 A KR 19960034523A KR 100190083 B1 KR100190083 B1 KR 100190083B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- oxide film
- pattern
- forming
- tungsten silicate
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 기판의 활성 영역 상에 폴리실리콘층 및 텅스텐 실리케이트층을 순차적으로 형성하고, 상기 텅스텐 실리케이트층 상에 산화막을 형성하고, 반도체 장치의 게이트 전극에 대응하도록 상기 산화막을 패터닝하여 산화막 패턴을 형성하고, 상기 산화막 패턴을 에칭마스크로하여 하부 구조를 패터닝하여 상기 게이트 전극용 폴리사이드 구조를 형성하며, 상기 텅스텐 실리케이트 패턴의 측벽 상에 흡착된 폴리머를 산소 플라즈마 또는 오존 애쉬어 처리에 의해 제거하고, 게이트 전극의 전면부를 산화시켜 보호 산화막을 형성하므로써 게이트 전극을 형성한다. 따라서 텅스텐 실리케이트 그레인의 이상 성장을 방지하여 LDD 트랜지스터의 성능을 향상시킬 수 있다.A polysilicon layer and a tungsten silicate layer are sequentially formed on the active region of the semiconductor substrate, an oxide film is formed on the tungsten silicate layer, and the oxide film is patterned to correspond to the gate electrode of the semiconductor device to form an oxide film pattern, A lower structure is patterned using the oxide film pattern as an etching mask to form a polyside structure for the gate electrode, and the polymer adsorbed on the sidewall of the tungsten silicate pattern is removed by oxygen plasma or ozone asher treatment, and the gate electrode The gate electrode is formed by oxidizing the front portion of the film to form a protective oxide film. Therefore, abnormal growth of tungsten silicate grains can be prevented to improve the performance of the LDD transistor.
Description
본 발명은 저도핑 드레인(lightly doped drain : LDD) 트렌지스터의 게이트 전극을 형성하는 방법에 관한 것으로서, 보다 상세하게는 게이트 전극의 전면부에 보호 산화막을 형성하는 공정에서 산소 플라즈마 처리를 수행함으로써, 게이트 전극용 폴리사이드 구조를 이루고 있는 텅스텐 실리케이트의 이상 성장(abnormal growth)을 방지하여 LDD 트랜지스터의 성능을 향상시킬 수 있는 게이트 전극을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a gate electrode of a lightly doped drain (LDD) transistor, and more particularly, by performing an oxygen plasma treatment in a process of forming a protective oxide film on the front surface of the gate electrode. The present invention relates to a method of forming a gate electrode capable of improving the performance of an LDD transistor by preventing abnormal growth of tungsten silicate forming an electrode polyside structure.
반도체 산업 분야에서, 반도체 소자들이 고집적화되어감에 따라 모스(Metal Oxide Semiconductor : MOS) 트랜지스터의 게이트 전극의 폭이 점차 줄어들고 있다. 그러나 게이트 전극의 폭이 N배 줄어들면 게이트 전극의 저항이 N배 증가되어 반도체 소자의 동작 속도를 떨어 뜨리는 문제점이 있다. 따라서 게이트 전극의 저항을 감소시키기 위해, 가장 안정적인 MOS 트랜지스터의 특성을 나타내는 폴리실리콘층/산화막 계면의 특성을 이용하여 폴리실리콘층과 실리사이드(silicide)의 적층 구조인 폴리사이드(polycide)가 저저항 게이트로서 실용화되었다. 또한 폴리실리콘층 상에 텅스텐(W)과 같은 내열 금속층을 적층하여 저저항 게이트를 형성하기도 한다. 폴리실리콘을 사용하는 가장 중요한 이유는 소스(source)와 드레인(drain) 전극을 정밀하게 한정해주는 마스크로 사용할 수 있기 때문이다. 이로써 게이트-소스/드레인의 중첩을 최소화할 수 있으며, 그 결과 LDD 트랜지스터의 성능을 향상시킬 수 있다.In the semiconductor industry, as the semiconductor devices are highly integrated, the width of the gate electrode of a metal oxide semiconductor (MOS) transistor is gradually decreasing. However, when the width of the gate electrode is reduced by N times, the resistance of the gate electrode is increased by N times, thereby reducing the operation speed of the semiconductor device. Therefore, in order to reduce the resistance of the gate electrode, the low-resistance gate of polycide, which is a laminated structure of the polysilicon layer and the silicide, using the characteristics of the polysilicon layer / oxide layer exhibiting the characteristics of the most stable MOS transistor As a practical application. In addition, a low resistance gate may be formed by stacking a heat resistant metal layer such as tungsten (W) on the polysilicon layer. The most important reason for using polysilicon is that it can be used as a mask to precisely define the source and drain electrodes. This minimizes gate-source / drain overlap, resulting in improved LDD transistor performance.
저도핑 드레인(LDD) 트렌지스터의 게이트 전극을 형성하는 방법에 있어서 게이트 폴리실리콘의 패턴(pattern)을 형성한 후 N-형 소스/드레인 이온 주입 공정을 실시하기 전에, 고온에서 게이트 폴리실리콘을 산화시키는 공정이 필수적이다. 이러한 공정은 고에너지를 갖는 이온으로부터 실리콘 기판의 격자가 손상되는 것을 방지한다. 또한, 게이트 폴리실리콘의 모서리(edge)의 모양이 예리하여 전계(electric field)가 집중됨으로 인하여 게이트 산화가 이루어지지 않는 것을 방지한다.In the method of forming a gate electrode of a low doping drain (LDD) transistor, after forming a pattern of the gate polysilicon, the gate polysilicon is oxidized at a high temperature before performing an N-type source / drain ion implantation process. The process is essential. This process prevents damage to the lattice of the silicon substrate from ions with high energy. In addition, the shape of the edge of the gate polysilicon is sharp to prevent the gate oxidation due to the concentration of the electric field (electric field).
최근에는 DRAM(Dynamic Random Access Memory)의 속도를 향상시키기 위해 게이트 전극의 재질로서 저항이 적은 텅스텐 실리케이트(WSix)와 폴리실리콘의 복합막인 폴리사이드를 사용하며, 포토 레지스트(Photo Resist : PR)를 마스크로 이용하는 대신에 포토 레지스트로 산화막(oxide)을 패터닝하고, 패터닝된 산화막을 에칭마스크로 사용하여 그 하부의 폴리사이드를 패터닝하는 공정이 보편화되었다.Recently, in order to improve the speed of DRAM (Dynamic Random Access Memory), low-resistance tungsten silicate (WSix) and polysilicon, a composite film of polysilicon, are used as gate electrode materials, and photoresist (PR) is used. Instead of using it as a mask, a process of patterning an oxide film with a photoresist and patterning a polyside under it using the patterned oxide film as an etching mask has become common.
그러나 산화막을 에칭마스크로 사용하여 폴리사이드를 에칭한 후 게이트 전극의 전면부에 보호 산화막을 형성하는 경우, 전 단계의 포토 레지스트 에칭시 발생한 폴리머등이 부분적으로 웨이퍼 상에 남아있다가 텅스텐 실리케이트 패턴의 측벽 상에 흡착될 수 있다. 그로인하여 고온에서 게이트 전극의 전면부에 보호 산화막을 형성하는 경우, 텅스텐 실리케이트 측벽의 그레인이 불안정하게 이상 성장되어 전기적 단락을 유발시키는 문제가 발생하게 된다.However, in the case where the protective oxide film is formed on the front surface of the gate electrode after etching the polyside using the oxide film as an etching mask, the polymer or the like generated during the photoresist etching in the previous step partially remains on the wafer and then the tungsten silicate pattern is removed. Can be adsorbed on the sidewalls. As a result, when the protective oxide film is formed on the front surface of the gate electrode at a high temperature, the grains of the tungsten silicate sidewall are abnormally grown unstable, causing an electrical short circuit.
도 1a 내지 1d는 종래의 LDD 트랜지스터의 게이트 전극의 제조 공정도이다.1A to 1D are manufacturing process diagrams of a gate electrode of a conventional LDD transistor.
도 1a를 참조하면, 반도체 기판(2) 상에 필드 산화막(3)을 형성하여 활성 영역(active region)과 분리 영역(isolation region)으로 구분한 후, 상기 구조의 전 표면에 게이트 산화막(gate-oxide)(4)을 성장시킨다. 다음에, 게이트 산화막(4) 상에 폴리실리콘 및 텅스텐을 증착시켜 폴리실리콘층(6) 및 텅스텐층을 형성한 후, 상기 텅스텐층을 고온에서 열처리하여 텅스텐 실리케이트층(8)을 형성시켜 폴리사이드 구조를 형성한다. 다음에, 화학 기상 증착(Chemical Vapor Deposition : CVD) 방법으로 상기 텅스텐 실리케이트층(8)상에 플라즈마 증강 상태에서 산화물을 증착하여 산화막(10)을 형성한다.Referring to FIG. 1A, a field oxide film 3 is formed on a semiconductor substrate 2 to be divided into an active region and an isolation region, and then a gate oxide film is formed on the entire surface of the structure. oxide) (4). Next, polysilicon and tungsten are deposited on the gate oxide film 4 to form a polysilicon layer 6 and a tungsten layer, and then the tungsten layer is heat-treated at a high temperature to form a tungsten silicate layer 8 to form polyside. To form a structure. Next, an oxide film 10 is formed by depositing oxide on the tungsten silicate layer 8 in a plasma enhanced state by a chemical vapor deposition (CVD) method.
도 1b를 참조하면, 상기 산화막(10) 상에 스핀 코팅 방법으로 포토 레지스트를 도포한 후 마스크를 이용하여 상기 포토 레지스트를 패터닝(patterning)한다. 그리고나서 패터닝된 포토 레지스트를 에칭 마스크로하여 상기 텅스텐 실리케이트층(8) 상의 산화막(10)을 패터닝하여 게이트 전극을 형성하기 위한 산화막 패턴(10')을 형성한 후, 포토 레지스트를 제거한다.Referring to FIG. 1B, after the photoresist is coated on the oxide layer 10 by a spin coating method, the photoresist is patterned using a mask. Then, the oxide film 10 on the tungsten silicate layer 8 is patterned using the patterned photoresist as an etching mask to form an oxide film pattern 10 'for forming a gate electrode, and then the photoresist is removed.
도 1c를 참조하면, 상기 산화막 패턴(10')을 에칭 마스크로하여 텅스텐 실리케이트층(8) 및 폴리실리콘층(6)을 순차적으로 에칭하여, 도시한 바와 같이 텅스텐 실리케이트 패턴(8')과 폴리실리콘 패턴(6')의 복합 패턴 구조물로 이루어진 게이트 전극용 폴리사이드 구조를 형성한다.Referring to FIG. 1C, the tungsten silicate layer 8 and the polysilicon layer 6 are sequentially etched using the oxide film pattern 10 ′ as an etching mask, and as illustrated, the tungsten silicate pattern 8 ′ and poly A polyside structure for a gate electrode formed of a composite pattern structure of the silicon pattern 6 'is formed.
도 1d를 참조하면, 통상적인 습식 세정을 실시하고 850℃의 정도의 고온에서 게이트 전극의 텅스텐 실리케이트 패턴(8')의 측벽부위를 포함한 전면부를 산화시켜 보호 산화막(11)을 형성한다.Referring to FIG. 1D, a protective oxide film 11 is formed by performing normal wet cleaning and oxidizing the front surface portion including the sidewall portion of the tungsten silicate pattern 8 'of the gate electrode at a high temperature of about 850 ° C.
그러나, 포토 레지스트의 패터닝시 발생한 폴리머등은 습식 세정에서는 완벽하게 제거할 수 없기 때문에 부분적으로 웨이퍼 상에 남아있다가 게이트 전극의 텅스텐 실리케이트 패턴(8') 측벽 상에 흡착될 수 있다. 그리하여 게이트 전극의 전면부에 보호 산화막(11)을 형성하는 공정에서 텅스텐 실리케이트의 이상 반응을 초래하고, 그 결과 단락을 유발함으로써 LDD 트랜지스터의 성능을 저하시킨다.However, the polymer or the like generated during the patterning of the photoresist may remain partially on the wafer and be adsorbed onto the tungsten silicate pattern 8 'sidewall of the gate electrode because it cannot be completely removed in the wet cleaning. Thus, an abnormal reaction of tungsten silicate is caused in the process of forming the protective oxide film 11 on the front surface of the gate electrode, resulting in a short circuit, thereby degrading the performance of the LDD transistor.
본 발명의 목적은 상술한 종래의 문제점을 해결하기 위하여, 게이트 전극의 전면부에 보호 산화막을 형성하는 공정에서 텅스텐 실리케이트 패턴과 폴리실리콘 패턴의 복합 패턴 구조물로 이루어진 게이트 전극용 폴리사이드 구조를 형성한 후에 산소 플라즈마 처리를 실시함으로써, 후속한 게이트 전극의 전면부에 보호 산화막을 형성하는 공정에서 유발되는 텅스텐 실리케이트 그레인의 이상 반응을 방지하여 LDD 트랜지스터의 성능을 향상시킬 수 있는 게이트 전극의 형성 방법을 제공하는 것이다.An object of the present invention is to form a polyside structure for a gate electrode made of a composite pattern structure of tungsten silicate pattern and polysilicon pattern in the process of forming a protective oxide film on the front surface of the gate electrode in order to solve the above-mentioned conventional problems The present invention provides a method of forming a gate electrode capable of improving the performance of an LDD transistor by preventing an abnormal reaction of tungsten silicate grains, which is caused in a process of forming a protective oxide film on a front surface of the gate electrode, by performing an oxygen plasma treatment later. It is.
도 1a 내지 1d는 종래의 LDD 트랜지스터의 게이트 전극의 제조공정도이다.1A to 1D are manufacturing process diagrams of a gate electrode of a conventional LDD transistor.
도 2a 내지 2e는 본 발명에 따른 LDD 트랜지스터의 게이트 전극의 제조 공정도이다.2A to 2E are process drawings of the gate electrode of the LDD transistor according to the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
2, 12 : 반도체 기판 3, 13 : 필드 산화막2, 12: semiconductor substrate 3, 13: field oxide film
4, 4', 14, 14' : 게이트 산화막4, 4 ', 14, 14': gate oxide film
6, 6', 16, 16' : 폴리실리콘층6, 6 ', 16, 16': polysilicon layer
8, 8', 18, 18' : 텅스텐 실리케이트층8, 8 ', 18, 18': tungsten silicate layer
10, 10', 20, 20' : 산화막 11, 21 : 보호 산화막10, 10 ', 20, 20': oxide film 11, 21: protective oxide film
22 : 산소 플라즈마22: oxygen plasma
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 게이트전극의 형성 방법은, 반도체 기판의 활성 영역 상에 폴리실리콘층 및 텅스텐 실리케이트층을 순차적으로 형성하는 단계; 상기 텅스텐 실리케이트층 상에 산화막을 형성하는 단계; 반도체 장치의 게이트 전극에 대응하도록 상기 산화막을 패터닝하여 상기 게이트 전극을 형성하기 위한 산화막 패턴을 형성하는 단계; 상기 산화막 패턴을 에칭마스크로하여 하부 구조를 패터닝하여 상기 게이트 전극용 폴리사이드 구조를 형성하는 단계; 상기 게이트 전극용 폴리사이드 구조를 이루고 있는 텅스텐 실리케이트 패턴의 측벽 상에 흡착된 폴리머를 제거하는 단계; 및 게이트 전극의 전면부를 산화시켜 보호 산화막을 형성하는 단계를 포함한다.In order to achieve the above object of the present invention, a method of forming a gate electrode according to the present invention comprises the steps of sequentially forming a polysilicon layer and a tungsten silicate layer on the active region of the semiconductor substrate; Forming an oxide film on the tungsten silicate layer; Patterning the oxide film to correspond to the gate electrode of the semiconductor device to form an oxide pattern for forming the gate electrode; Patterning a lower structure using the oxide layer pattern as an etching mask to form a polyside structure for the gate electrode; Removing the polymer adsorbed on the sidewalls of the tungsten silicate pattern forming the polyside structure for the gate electrode; And oxidizing the front surface of the gate electrode to form a protective oxide film.
바람직하게는 산소 플라즈마를 사용하여 텅스텐 실리케이트 패턴의 측벽 상에 흡착된 폴리머를 산화시킨다.Preferably an oxygen plasma is used to oxidize the adsorbed polymer on the sidewalls of the tungsten silicate pattern.
바람직하게는, 오존 애쉬어(O3 asher)를 사용하여 텅스텐 실리케이트 패턴의 측벽 상에 흡착된 폴리머를 산화시킨다.Preferably, an ozone asher is used to oxidize the adsorbed polymer on the sidewalls of the tungsten silicate pattern.
산소 플라즈마를 사용하는 경우, 공정이 비교적 간단하며, 광범위한 조건에서 사용할 수 있고, 또한 전 단계에서 형성되어 있는 폴리사이드 구조, 즉 폴리실리콘, 텅스텐 실리케이트 패턴 및 보호 산화막에도 손상을 적게줄 수 있다.When oxygen plasma is used, the process is relatively simple, can be used in a wide range of conditions, and can also reduce damage to the polyside structure formed at the previous stage, that is, polysilicon, tungsten silicate pattern and protective oxide film.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 2e는 본 발명의 일실시예에 따른 LDD 트랜지스터의 제조 공정시 게이트 전극의 형성 방법을 나타낸 제조 공정도이다.2A through 2E are manufacturing process diagrams illustrating a method of forming a gate electrode during a manufacturing process of an LDD transistor according to an exemplary embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(12) 상에 필드 산화막(13)을 형성하여 활성 영역(active region)과 분리 영역(isolation region)으로 구분한 후, 상기 구조의 전 표면에 게이트 산화막(gate-oxide)(14)을 성장시킨다. 다음에, 게이트 산화막(14) 상에 폴리실리콘 및 텅스텐을 증착시켜 폴리실리콘층(16) 및 텅스텐층을 형성한 후, 상기 텅스텐층을 고온에서 열처리하여 텅스텐 실리케이트층(18)을 형성시켜 폴리사이드 구조를 형성한다. 다음에, 화학 기상 증착(CVD) 방법으로 상기 텅스텐 실리케이트층(18)상에 플라즈마 증강 상태에서 산화물을 증착하여 산화막(20)을 형성한다.Referring to FIG. 2A, a field oxide layer 13 is formed on a semiconductor substrate 12 to be divided into an active region and an isolation region, and then a gate oxide layer is formed on the entire surface of the structure. oxide) 14 is grown. Next, polysilicon and tungsten are deposited on the gate oxide film 14 to form a polysilicon layer 16 and a tungsten layer, and then the tungsten layer is heat-treated at a high temperature to form a tungsten silicate layer 18 to form a polyside. To form a structure. Next, an oxide film 20 is formed by depositing oxide on the tungsten silicate layer 18 in a plasma enhanced state by chemical vapor deposition (CVD).
도 2b를 참조하면, 상기 산화막(20) 상에 스핀 코팅 방법으로 포토 레지스트를 도포한 후 마스크를 이용하여 상기 포토 레지스트를 패터닝(patterning)한다. 다음에, 패터닝된 포토 레지스트를 에칭 마스크로하여 상기 텅스텐 실리케이트층(18) 상의 산화막(20)을 패터닝하여 게이트 전극을 형성하기 위한 산화막 패턴(20')을 형성한 후, 포토 레지스트를 제거한다.Referring to FIG. 2B, after the photoresist is coated on the oxide layer 20 by a spin coating method, the photoresist is patterned using a mask. Next, the oxide film 20 on the tungsten silicate layer 18 is patterned using the patterned photoresist as an etching mask to form an oxide film pattern 20 'for forming a gate electrode, and then the photoresist is removed.
도 2c를 참조하면, 상기 산화막 패턴(20')을 에칭 마스크로하여 텅스텐 실리케이트층(18) 및 폴리실리콘층(16)을 순차적으로 에칭하여, 도시한 바와 같이 텅스텐 실리케이트 패턴(18')과 폴리실리콘 패턴(16')의 복합 패턴 구조물로 이루어진 게이트 전극용 폴리사이드 구조를 형성한다.Referring to FIG. 2C, the tungsten silicate layer 18 and the polysilicon layer 16 are sequentially etched using the oxide film pattern 20 ′ as an etching mask, and as illustrated, the tungsten silicate pattern 18 ′ and poly A polyside structure for a gate electrode is formed, which is a composite pattern structure of the silicon pattern 16 '.
도 2d를 참조하면, 게이트 전극용 폴리사이드 구조를 이루고 있는 텅스텐 실리케이트 패턴의 측벽 상에 흡착된 폴리머를 산소 플라즈마(22)를 이용하여 제거한다. 즉, 반응성이 강한 산소 라디칼에 의해 상기 폴리머를 산화시켜 제거한다. 이때 산소 플라즈마 처리는 터널형(tunnel type) 또는 다운 스트림(down stream) 방식의 애쉬어(asher)를 사용할 수 있다.Referring to FIG. 2D, the polymer adsorbed on the sidewall of the tungsten silicate pattern forming the polyside structure for the gate electrode is removed using the oxygen plasma 22. That is, the polymer is oxidized and removed by highly reactive oxygen radicals. In this case, the oxygen plasma treatment may use a tunnel type or a downstream type of asher.
산소 플라즈마 처리의 바람직한 공정 조건은, 500∼5000 밀리토르(millitorr)의 압력, 300∼5000 와트(W)의 무선 주파수(Radio Frequency) 파워 및 100∼5000 sccm(standard cubic centimeter)의 산소 유량을 사용한다. 무선 주파수의 방전을 이용함으로써 효과적으로 플라즈마를 유지시킬 수 있다.Preferred process conditions for the oxygen plasma treatment use a pressure of 500-5000 millitorr, a radio frequency power of 300-5000 watts (W) and an oxygen flow rate of 100-5000 sccm (standard cubic centimeter). do. By using the radio frequency discharge, plasma can be effectively maintained.
또한, 산소 플라즈마 이외에도 오존 애쉬어(O3 asher)를 사용할 수 있다. 오존 애쉬어를 사용할 때의 공정 조건은, 500∼1000 밀리토르의 압력, 1000∼3000 sccm의 산소 유량을 사용하며 200∼300℃의 온도에서 처리한다.In addition to the oxygen plasma, ozone asher (O3 asher) may be used. Process conditions when using ozone asher are treated at a temperature of 200 to 300 ° C. using a pressure of 500 to 1000 millitorr and an oxygen flow rate of 1000 to 3000 sccm.
특히 산소 플라즈마를 사용할 경우, 공정이 비교적 간단하여 공정 시간이 단축되며, 광범위한 조건에서도 사용할 수 있다. 또한 이미 형성된 폴리실리콘, 텅스텐 실리케이트 패턴 및 게이트 산화막에도 손상을 적게줄 수 있는 장점이 있다.In particular, in the case of using an oxygen plasma, the process is relatively simple, which shortens the process time and can be used in a wide range of conditions. In addition, the polysilicon, tungsten silicate pattern and gate oxide film that are already formed there is an advantage that can reduce damage.
도 2e를 참조하면, 통상적인 습식 세정을 실시하고 850℃의 정도의 고온에서 게이트 전극의 텅스텐 실리케이트 패턴(18')의 측벽부위를 포함한 전면부를 산화시켜 보호 산화막(21)을 형성한다.Referring to FIG. 2E, the protective oxide film 21 is formed by performing normal wet cleaning and oxidizing the front surface portion including the sidewall portion of the tungsten silicate pattern 18 ′ of the gate electrode at a high temperature of about 850 ° C.
본 발명에 따른 게이트전극의 형성 방법에서는, 게이트 전극용 폴리사이드 구조를 형성한 후에 산소 플라즈마 또는 오존 애쉬어를 사용함으로써 게이트 전극의 텅스텐 실리케이트 패턴의 측벽 부위에 흡착된 폴리머를 산화시켜 효과적으로 제거할 수 있다. 그리하여, 후속되는 게이트 전극의 전면부를 산화시켜 보호 산화막을 형성하는 공정에서 유발되는 텅스텐 실리케이트 그레인의 이상 반응을 효과적으로 방지하여 LDD 트랜지스터의 성능을 향상시킬 수 있다.In the method for forming a gate electrode according to the present invention, after forming the polyside structure for the gate electrode, by using an oxygen plasma or an ozone asher, the polymer adsorbed on the sidewall portion of the tungsten silicate pattern of the gate electrode can be effectively removed. have. Thus, the abnormal reaction of tungsten silicate grains caused in the process of oxidizing the front part of the gate electrode to form a protective oxide film can be effectively prevented, thereby improving the performance of the LDD transistor.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960034523A KR100190083B1 (en) | 1996-08-20 | 1996-08-20 | Method for forming gate electrode of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960034523A KR100190083B1 (en) | 1996-08-20 | 1996-08-20 | Method for forming gate electrode of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980015267A KR19980015267A (en) | 1998-05-25 |
KR100190083B1 true KR100190083B1 (en) | 1999-06-01 |
Family
ID=19470151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960034523A KR100190083B1 (en) | 1996-08-20 | 1996-08-20 | Method for forming gate electrode of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100190083B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030088572A (en) * | 2002-05-13 | 2003-11-20 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100445064B1 (en) * | 2001-06-30 | 2004-08-21 | 주식회사 하이닉스반도체 | Method for fabrication of magnetic random access memory |
-
1996
- 1996-08-20 KR KR1019960034523A patent/KR100190083B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030088572A (en) * | 2002-05-13 | 2003-11-20 | 주식회사 하이닉스반도체 | A method for manufacturing of a Magnetic random access memory |
Also Published As
Publication number | Publication date |
---|---|
KR19980015267A (en) | 1998-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3544750B2 (en) | Method for manufacturing semiconductor device having low resistance gate electrode | |
EP1482541B1 (en) | Method of photolithographically forming narrow transistor gate elements | |
US7935592B2 (en) | Method of manufacturing semiconductor device having of spacer gate structure | |
KR100550196B1 (en) | Method of improving gate activation by employing atomic oxygen oxidation | |
US6794279B1 (en) | Passivating inorganic bottom anti-reflective coating (BARC) using rapid thermal anneal (RTA) with oxidizing gas | |
US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
JP4093855B2 (en) | Manufacturing method of semiconductor device | |
US5801077A (en) | Method of making sidewall polymer on polycide gate for LDD structure | |
JP2006509375A (en) | Multilayer gate stack | |
US6211054B1 (en) | Method of forming a conductive line and method of forming a local interconnect | |
KR20050012611A (en) | Fabricating method of semiconductor device with poly/tungsten gate electrode | |
KR100190083B1 (en) | Method for forming gate electrode of semiconductor device | |
KR100492155B1 (en) | Method for forming silicide layer of semiconductor device | |
JP4082280B2 (en) | Semiconductor device and manufacturing method thereof | |
KR19990011232A (en) | Manufacturing Method of Semiconductor Device | |
US20070082503A1 (en) | Method of fabricating a dielectric layer | |
US6063692A (en) | Oxidation barrier composed of a silicide alloy for a thin film and method of construction | |
KR0129984B1 (en) | Semiconductor device and its manufacturing method | |
KR100575620B1 (en) | method for forming salicide layer | |
KR100265849B1 (en) | A method for fabricating MOSFET | |
KR100564552B1 (en) | Method for fabricating MOS transistor having low resistive gate electrode | |
KR0161394B1 (en) | Method for fabricating semiconductor transistor | |
KR100305202B1 (en) | Method of manufacturing a transistor in a semiconductor device | |
KR100260393B1 (en) | Mos transistor and for forming method thereof | |
KR100341588B1 (en) | Method for forming semiconductor device capable of reducing resistance and leakage current of silicide layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |