KR100305202B1 - Method of manufacturing a transistor in a semiconductor device - Google Patents
Method of manufacturing a transistor in a semiconductor device Download PDFInfo
- Publication number
- KR100305202B1 KR100305202B1 KR1019990025437A KR19990025437A KR100305202B1 KR 100305202 B1 KR100305202 B1 KR 100305202B1 KR 1019990025437 A KR1019990025437 A KR 1019990025437A KR 19990025437 A KR19990025437 A KR 19990025437A KR 100305202 B1 KR100305202 B1 KR 100305202B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- polyside
- forming
- concentration impurity
- spacer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 150000004767 nitrides Chemical group 0.000 claims abstract description 10
- 239000012535 impurity Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 10
- 150000002500 ions Chemical class 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 8
- 239000010937 tungsten Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- 238000009279 wet oxidation reaction Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 99
- 238000002955 isolation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Abstract
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 다층 구조의 게이트 형성 과정에서 질화막 및 폴리사이드막을 패터닝한 후 접합 영역을 형성하고, 스페이서를 형성하여 하부의 폴리실리콘막을 패터닝하고 측벽 산화막을 형성하므로써 폴리사이드막이 비정상적인 산화를 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a transistor of a semiconductor device, wherein a nitride region and a polyside layer are patterned in the process of forming a multi-layered gate, and then a junction region is formed, a spacer is formed to pattern a lower polysilicon layer, and a sidewall oxide layer is formed. The present invention relates to a method for manufacturing a transistor of a semiconductor device of a semiconductor device in which the polyside film can prevent abnormal oxidation to improve the reliability of the device.
Description
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 특히 다층 구조의 게이트 형성 과정에서 질화막 및 폴리사이드막을 패터닝한 후 접합 영역을 형성하고 스페이서를 형성하여 하부의 폴리실리콘막을 패터닝한 후 측벽 산화막을 형성하므로써 폴리사이드막이 비정상적인 산화를 방지할 수 있는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a transistor of a semiconductor device. In particular, in the process of forming a gate of a multilayer structure, a nitride region and a polyside layer are patterned, a junction region is formed, and a spacer is formed to pattern a lower polysilicon layer, thereby forming sidewall oxide layers. Therefore, the present invention relates to a transistor manufacturing method of a semiconductor device in which a polyside film can prevent abnormal oxidation.
기존이 MOSFET의 반도체 소자에서 폴리사이드 또는 폴리실리콘 및 폴리사이드(또는 텅스텐)의 이중 구조를 게이트로 사용할 경우 게이트를 형성한 후 산화 공정에서 폴리사이드 또는 텅스텐이 비정상적으로 과도하게 산화되어 돌출되는 현상이 발생된다.When using a double structure of polyside or polysilicon and polyside (or tungsten) as a gate in a semiconductor device of a conventional MOSFET, the phenomenon of polyoxide or tungsten being excessively oxidized and protruded in an oxidation process after forming a gate Is generated.
그럼, 도 1을 참조하여 종래의 MOSFET 제조 방법을 설명하면 다음과 같다.Referring to FIG. 1, a conventional MOSFET manufacturing method will be described below.
소자 분리막(102)이 형성된 반도체 기판(101) 상부에 게이트 산화막(103), 폴리실리콘막(104), 폴리사이드막(105) 및 절연막(106)을 순차적으로 형성한 후 이들을 패터닝하여 게이트를 형성한다. 저농도 불순물 이온 주입 공정을 실시하여 반도체 기판(101)상에 저농도 불순물 영역을 형성한다. 산화 공정을 실시하여 게이트측벽에 산화막(107) 형성한다. 이때, 산화 공정에서 폴리사이드막(105) 측면이 과도하게 산화되어 돌출 산화막(108)이 형성된다. 게이트 측벽에 스페이서(109)를 형성하는데, 돌출 산화막(108) 부분에는 스페이서(109)가 돌출되게 된다. 이후 고농도 불순물 이온 주입 공정을 실시하여 접합 영역(110)을 형성한다.The gate oxide film 103, the polysilicon film 104, the polyside film 105, and the insulating film 106 are sequentially formed on the semiconductor substrate 101 on which the device isolation film 102 is formed, and then patterned to form a gate. do. A low concentration impurity ion implantation process is performed to form a low concentration impurity region on the semiconductor substrate 101. An oxidation process is performed to form an oxide film 107 on the gate side wall. At this time, the side of the polyside film 105 is excessively oxidized in the oxidation process to form the protruding oxide film 108. The spacer 109 is formed on the sidewall of the gate, and the spacer 109 protrudes from the protruding oxide film 108. Thereafter, a high concentration impurity ion implantation process is performed to form the junction region 110.
상기와 같은 공정에 의해 돌출된 부분 때문에 이온 주입 공정에서 접합 영역의 프로파일이 불균일하게 형성되어 소자의 동작에 악영향을 미치게 되고, 이에 의해 소자의 신뢰성이 저하된다.Due to the protruding portion by the above process, the profile of the junction region is unevenly formed in the ion implantation process, which adversely affects the operation of the device, thereby lowering the reliability of the device.
이를 방지하기 위해 게이트 측벽의 산화 공정을 미세하게 조절하여야 하지 만, 이렇게 조절할 경우 조그마한 공정 또는 장비의 변화에 의해서 비정상적인 돌출 부분이 다른 영역에서 발생될 가능성이 커진다.To prevent this, it is necessary to finely adjust the oxidation process of the gate sidewall, but this adjustment increases the possibility that abnormal protrusions may occur in other areas due to a small process or equipment change.
따라서, 본 발명은 게이트를 형성한 후 산화 공정에 의해 게이트 측벽에 형성되는 산화막의 불균일한 성장을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for manufacturing a transistor of a semiconductor device capable of improving the reliability of the device by preventing uneven growth of an oxide film formed on the sidewall of the gate by an oxidation process after forming the gate.
상술한 목적을 달성하기 위한 본 발명의 제 1 실시 예는 반도체 기판 상부에 게이트 산화막, 폴리실리콘막, 폴리사이드막 및 절연막을 순차적으로 형성한 후 상기 절연막 및 폴리사이드막을 패터닝하는 단계와, 불순물 이온 주입 공정을 실시하여 반도체 기판상에 접합 영역을 형성하는 단계와, 상기 패터닝된 절연막 및 폴리사이드막 측벽에 스페이서를 형성하는 단계와, 상기 패터닝된 절연막 및 스페이서를 마스크로 식각 공정을 실시하여 폴리실리콘막 및 게이트 산화막을 패터닝하는 단계와, 산화 공정을 실시하여 상기 폴리실리콘막 측벽부터 반도체 기판 상부까지 산화막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.According to a first embodiment of the present invention, a gate oxide film, a polysilicon film, a polyside film, and an insulating film are sequentially formed on a semiconductor substrate, and then patterning the insulating film and the polyside film, and impurity ions. Performing a implantation process to form a junction region on the semiconductor substrate, forming a spacer on sidewalls of the patterned insulating film and the polyside film, and etching the patterned insulating film and the spacer using a mask to perform polysilicon. Patterning the film and the gate oxide film, and performing an oxidation process to form an oxide film from the sidewall of the polysilicon film to the upper portion of the semiconductor substrate.
또한, 상술한 목적을 달성하기 위한 본 발명의 제 2 실시 예는 반도체 기판 상부에 게이트 산화막, 폴리실리콘막, 폴리사이드막 및 절연막을 순차적으로 형성한 후 상기 절연막 및 폴리사이드막을 패터닝하는 단계와, 상기 패터닝된 절연막 및 폴리사이드막 측벽에 제 1 스페이서를 형성하는 단계와, 불순물 이온 주입 공정을 실시하여 반도체 기판상에 접합 영역을 형성하는 단계와, 상기 절연막 및 제 1 스페이서를 마스크로 폴리실리콘막 및 게이트 산화막을 식각하여 게이트를 형성하는 단계와, 산화 공정을 실시하여 폴리실리콘막 측벽부터 상기 반도체 기판 상부까지 산화막을 형성하는 단계와, 상기 게이트 측벽에 제 2 스페이서를 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.In addition, a second embodiment of the present invention for achieving the above object is a step of sequentially forming a gate oxide film, a polysilicon film, a polyside film and an insulating film on a semiconductor substrate and patterning the insulating film and polyside film, Forming a first spacer on the sidewalls of the patterned insulating film and the polyside film, forming a junction region on a semiconductor substrate by performing an impurity ion implantation process, and using the insulating film and the first spacer as a mask as a polysilicon film And etching a gate oxide film to form a gate, performing an oxidation process to form an oxide film from a sidewall of the polysilicon film to an upper portion of the semiconductor substrate, and forming a second spacer on the gate sidewall. It is characterized by.
도 1은 종래의 반도체 소자의 트랜지스터 제조 방법을 설명하기 위한 소자의 단면도.1 is a cross-sectional view of a device for explaining a transistor manufacturing method of a conventional semiconductor device.
도 2(a) 및 도 2(b)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.2 (a) and 2 (b) are cross-sectional views of devices sequentially shown in order to explain a transistor manufacturing method of a semiconductor device according to a first embodiment of the present invention.
도 3(a) 및 도 3(b)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.3 (a) and 3 (b) are cross-sectional views of devices sequentially shown in order to explain a transistor manufacturing method of a semiconductor device according to a second embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>
101, 201 및 301 : 반도체 기판 102, 202 및 302 : 소자 분리막101, 201, and 301: semiconductor substrates 102, 202, and 302: device isolation film
103, 203 및 303 : 게이트 산화막 104, 204 및 304 : 폴리실리콘막103, 203, and 303: gate oxide films 104, 204, and 304: polysilicon films
105, 205 및 305 : 폴리사이드막 106, 206 및 306 : 절연막105, 205, and 305: polyside film 106, 206, and 306: insulating film
107, 209 및 309 : 산화막 108 : 돌출 산화막107, 209, and 309: oxide film 108: protruding oxide film
109, 208 : 스페이서 110, 207 및 308 : 접합 영역109, 208: spacers 110, 207, and 308: junction region
307 : 제 1 스페이서 310 : 제 2 스페이서307: first spacer 310: second spacer
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.The present invention will be described in detail with reference to the accompanying drawings.
도 2(a) 및 도 2(b)는 본 발명의 제 1 실시 예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.2 (a) and 2 (b) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a transistor of a semiconductor device according to a first embodiment of the present invention.
도 2(a)를 참조하면, 소자 분리막(202)이 형성된 반도체 기판(201) 상부에 게이트 산화막(203), 폴리실리콘막(204), 폴리사이드막(205) 및 절연막(206)을 순차적으로 형성한다. 감광막 패턴을 이용한 리소그라피 공정 및 식각 공정으로 절연막(206) 및 폴리사이드막(205)을 패터닝한다. 그리고 폴리실리콘막(204) 및 게이트 산화막(203)이 형성된 상태에서 불순물 이온 주입 공정을 실시하여 반도체 기판 (201)상에 접합 영역(207)을 형성한다. 이때, 폴리사이드막(205)으로는 텅스텐 실리사이드, 티타늄 실리사이드 또는 코발트 실리사이드가 사용되고, 폴리사이드막 (205) 대신에 텅스텐막을 사용할 수 있다. 또한, 절연막(206)은 질화막등의 산화를 방지할 수 있는 막으로 형성하거나, 산화막, 질화막의 이중막으로 형성할 수 있다.Referring to FIG. 2A, the gate oxide film 203, the polysilicon film 204, the polyside film 205, and the insulating film 206 are sequentially formed on the semiconductor substrate 201 on which the device isolation film 202 is formed. Form. The insulating film 206 and the polyside film 205 are patterned by a lithography process and an etching process using a photoresist pattern. The impurity ion implantation process is performed while the polysilicon film 204 and the gate oxide film 203 are formed to form the junction region 207 on the semiconductor substrate 201. In this case, tungsten silicide, titanium silicide or cobalt silicide may be used as the polyside film 205, and a tungsten film may be used instead of the polyside film 205. The insulating film 206 may be formed of a film capable of preventing oxidation of a nitride film or the like, or may be formed of a double film of an oxide film or a nitride film.
도 2(b)를 참조하면, 전체 구조 상부에 질화막등의 산화를 방지할 수 있는 절연막을 증착한 후 전면 식각하여 패터닝된 절연막(206) 및 폴리사이드막(205) 측벽에 스페이서(208)를 형성한다. 절연막(206) 및 스페이서(208)을 마스크로 식각 공정을 실시하여 폴리실리콘막(204) 및 게이트 산화막(203)을 제거한다. 이후 게이트 전극의 측벽에 600∼850℃의 온도에서 습식 산화 공정을 실시하여 산화막(209)을 형성하면 폴리실리콘막(204)에는 두껍게 형성되고, 접합 영역(207) 상부에는 얇게 형성되며, 폴리사이드막(205)의 측벽은 산화를 방지할 수 있다.Referring to FIG. 2 (b), a spacer 208 is formed on sidewalls of the insulating layer 206 and the polyside layer 205 formed by etching the entire surface and depositing an insulating layer capable of preventing oxidation such as a nitride layer on the entire structure. Form. The polysilicon film 204 and the gate oxide film 203 are removed by performing an etching process using the insulating film 206 and the spacer 208 as a mask. Subsequently, when the oxide film 209 is formed by performing a wet oxidation process at a temperature of 600 to 850 ° C. on the sidewall of the gate electrode, the oxide film 209 is thickly formed on the polysilicon film 204 and thinly formed on the junction region 207. The sidewalls of the film 205 can prevent oxidation.
한편, 상기의 공정에서 한번의 불순물 이온 주입 공정을 실시하여 접합 영역을 형성하였지만, 저농도 불순물 이온 주입 공정으로 저농도 불순물 영역을 형성한 후 스페이서를 형성하고 고농도 불순물 이온 주입 공정으로 고농도 불순물 영역을 형성하는 LDD 구조로 형성할 수 있다. 이때, 저농도 불순물 이온은 1017∼1019㎝-3의 농도로 주입하고, 고농도 불순물 이온은 1019∼1021㎝-3의 농도로 주입한다.On the other hand, although the junction region was formed by performing one impurity ion implantation step in the above process, after forming the low concentration impurity region by the low concentration impurity ion implantation process, the spacer is formed and the high concentration impurity region is formed by the high concentration impurity ion implantation process. It can be formed with an LDD structure. At this time, low concentration impurity ions are implanted at a concentration of 10 17 to 10 19 cm -3 , and high concentration impurity ions are implanted at a concentration of 10 19 to 10 21 cm -3 .
도 3(a) 및 도 3(b)는 본 발명의 제 2 실시 예에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.3 (a) and 3 (b) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a transistor of a semiconductor device according to a second embodiment of the present invention.
도 3(a)를 참조하면, 소자 분리막(302)이 형성된 반도체 기판(201) 상부에 게이트 산화막(303), 폴리실리콘막(304), 폴리사이드막(305) 및 절연막(306)을 순차적으로 형성한다. 감광막 패턴을 이용한 리소그라피 공정 및 식각 공정으로 절연막(306) 및 폴리사이드막(305)을 패터닝한다. 전체 구조 상부에 절연막을 형성한 후 전면 식각 공정을 실시하여 패터닝된 폴리사이드막(305) 및 절연막(306) 측벽에 제 1 스페이서(307)를 형성한다. 그리고 폴리실리콘막(304) 및 게이트 산화막(303)이 형성된 상태에서 불순물 이온 주입 공정을 실시하여 반도체 기판(301) 상에 접합 영역(308)을 형성한다. 이때, 폴리사이드막(305)으로는 텅스텐 실리사이드, 티타늄 실리사이드 또는 코발트 실리사이드가 사용되고, 폴리사이드막(305) 대신에 텅스텐막을 사용할 수 있다. 또한, 절연막(306)은 질화막등의 산화를 방지할 수 있는 막으로 형성하거나, 산화막, 질화막의 이중막으로 형성할 수 있다.Referring to FIG. 3A, the gate oxide film 303, the polysilicon film 304, the polyside film 305, and the insulating film 306 are sequentially formed on the semiconductor substrate 201 on which the device isolation film 302 is formed. Form. The insulating film 306 and the polyside film 305 are patterned by a lithography process and an etching process using a photoresist pattern. After forming an insulating film on the entire structure, the entire surface etching process is performed to form a first spacer 307 on the sidewalls of the patterned polyside film 305 and the insulating film 306. The impurity ion implantation process is performed while the polysilicon film 304 and the gate oxide film 303 are formed to form the junction region 308 on the semiconductor substrate 301. In this case, tungsten silicide, titanium silicide or cobalt silicide may be used as the polyside layer 305, and a tungsten layer may be used instead of the polyside layer 305. The insulating film 306 may be formed of a film capable of preventing oxidation of a nitride film or the like, or may be formed of a double film of an oxide film or a nitride film.
도 3(b)를 참조하면, 절연막(306) 및 제 1 스페이서(307)을 마스크로 폴리실리콘막(304) 및 게이트 산화막(303)을 식각한다. 게이트 전극의 측벽에 600∼850℃의 온도에서 습식 산화 공정을 실시하여 산화막(309)을 형성하면 폴리실리콘막 (304)의 측벽에는 두껍게 형성되고, 접합 영역(308) 상부에는 얇게 형성되며, 폴리사이드막(305)의 측벽은 산화를 방지할 수 있다. 전체 구조 상부에 질화막등의 산화를 방지할 수 있는 절연막을 증착한 후 전면 식각하여 게이트 전극 측벽에 제 2 스페이서(310)을 형성한다.Referring to FIG. 3B, the polysilicon layer 304 and the gate oxide layer 303 are etched using the insulating layer 306 and the first spacer 307 as a mask. When the oxide film 309 is formed by performing a wet oxidation process at a temperature of 600 to 850 ° C. on the sidewall of the gate electrode, a thick film is formed on the sidewall of the polysilicon film 304, and a thin film is formed on the junction region 308. Sidewalls of the side film 305 can prevent oxidation. The second spacer 310 is formed on the sidewall of the gate electrode by etching the entire surface of the entire structure after depositing an insulating film capable of preventing oxidation of the nitride film.
한편, 상기의 공정에서 한번의 불순물 이온 주입 공정을 실시하여 접합 영역을 형성하였지만, 저농도 불순물 이온 주입 공정으로 저농도 불순물 영역을 형성한 후 제 2 스페이서를 형성하고 고농도 불순물 이온 주입 공정으로 고농도 불순물 영역을 형성하는 LDD 구조로 형성할 수 있다. 이때, 저농도 불순물 이온은 1017∼1019㎝-3의 농도로 주입하고, 고농도 불순물 이온은 1019∼1021㎝-3의 농도로 주입한다.Meanwhile, although the junction region was formed by performing one impurity ion implantation step in the above process, after forming the low concentration impurity region by the low concentration impurity ion implantation process, the second spacer was formed and the high concentration impurity region was formed by the high concentration impurity ion implantation process. It can be formed in the LDD structure to form. At this time, low concentration impurity ions are implanted at a concentration of 10 17 to 10 19 cm -3 , and high concentration impurity ions are implanted at a concentration of 10 19 to 10 21 cm -3 .
상술한 바와 같이 본 발명에 의하면 폴리실리콘막과 폴리사이드막(또는 텅스텐막)의 이중 구조로 형성된 게이트에 산화 공정을 실시하면 폴리사이드막(또는 텅스텐막) 측벽에서의 비정상적으로 돌출된 산화막의 성장을 방지할 수 있어 반도체 소자의 신뢰성을 향상시킬 수 있다.As described above, according to the present invention, when an oxidation process is performed on a gate formed of a double structure of a polysilicon film and a polyside film (or tungsten film), growth of an abnormally protruding oxide film on the sidewall of the polyside film (or tungsten film) is performed. Can be prevented and the reliability of the semiconductor device can be improved.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025437A KR100305202B1 (en) | 1999-06-29 | 1999-06-29 | Method of manufacturing a transistor in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025437A KR100305202B1 (en) | 1999-06-29 | 1999-06-29 | Method of manufacturing a transistor in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004723A KR20010004723A (en) | 2001-01-15 |
| KR100305202B1 true KR100305202B1 (en) | 2001-11-01 |
Family
ID=19597171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025437A KR100305202B1 (en) | 1999-06-29 | 1999-06-29 | Method of manufacturing a transistor in a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100305202B1 (en) |
-
1999
- 1999-06-29 KR KR1019990025437A patent/KR100305202B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004723A (en) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316304B1 (en) | Method of forming spacers of multiple widths | |
| US7118954B1 (en) | High voltage metal-oxide-semiconductor transistor devices and method of making the same | |
| JPH09186327A (en) | Manufacture of semiconductor element | |
| KR20040029119A (en) | Improved high k-dielectrics using nickel silicide | |
| US7635898B2 (en) | Methods for fabricating semiconductor devices | |
| KR100305202B1 (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR0129984B1 (en) | Semiconductor device and its manufacturing method | |
| KR100419068B1 (en) | Method for manufacturing MOS transistor | |
| KR100255514B1 (en) | Fabricating method of semiconductor memory device | |
| KR100399446B1 (en) | Manufacturing method for semiconductor device | |
| KR100609035B1 (en) | Method for fabricating gate of mos transistor in semiconductor device | |
| KR20020096393A (en) | Method for Fabricating MOS transistor | |
| KR100215836B1 (en) | Fabrication process of semiconductor device | |
| KR100398574B1 (en) | Method for forming gate spacer of semiconductor device | |
| KR100186518B1 (en) | Method of fabricating semiconductor device | |
| KR100323725B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100514518B1 (en) | Manufacturing method for semiconductor device with T-shape gate | |
| KR100250686B1 (en) | Manufacturing method of a semiconductor device | |
| KR100511097B1 (en) | Method for manufacturing semiconductor device to improve hot carrier effect | |
| KR100620169B1 (en) | Method for manufacturing semiconductor device for preventing short channel effect | |
| KR20050014420A (en) | Manufacturing method for semiconductor device | |
| KR20010004029A (en) | method of contacting metal line of semiconductor device | |
| KR20020049934A (en) | Method of manufacturing a transistor in a semiconductor device | |
| KR20020056206A (en) | Method of manufacturing a semiconductor device | |
| KR20020056207A (en) | Method of manufacturing a transistor in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |